TW201351566A - 具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法 - Google Patents

具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法 Download PDF

Info

Publication number
TW201351566A
TW201351566A TW102102752A TW102102752A TW201351566A TW 201351566 A TW201351566 A TW 201351566A TW 102102752 A TW102102752 A TW 102102752A TW 102102752 A TW102102752 A TW 102102752A TW 201351566 A TW201351566 A TW 201351566A
Authority
TW
Taiwan
Prior art keywords
layer
conductive layer
air gap
semiconductor device
hard mask
Prior art date
Application number
TW102102752A
Other languages
English (en)
Inventor
Hyo-Jun Yun
Sei-Jin Kim
Hae-Il Song
Original Assignee
Sk Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sk Hynix Inc filed Critical Sk Hynix Inc
Publication of TW201351566A publication Critical patent/TW201351566A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一種用於製造記憶體裝置的方法包含以下步驟：形成一位元線圖案，其包括一第一導電層及一堆疊在一基材上方的硬遮罩；在該位元線圖案的側壁上形成一犧牲層；形成一第二導電層，其係與該犧牲層接觸並鄰接該位元線圖案；使該第二導電層凹陷；藉由移除該犧牲層來在該凹陷的第二導電層及該第一導電層之間形成一氣隙；及在該硬遮罩的側壁上形成一氣隙覆蓋層，以覆蓋該氣隙的入口。

Description

具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法 [相關案件之參照]
本申請案主張2012年6月7日提出申請之韓國專利申請案第10-2012-0060959號之優先權，其全文係以參照的方式併入於此。
本發明之示範性實施例係關於一種半導體裝置製造方法，更特別地，係關於一種具有針對低介電常數之氣隙的半導體裝置，以解決氣隙所導致的問題；及一種用於製造該半導體裝置的方法。
半導體裝置通常使用一氧化物層及一氮化物層作為一絕緣層。不過，氧化物層及氮化物層不具有滿足在其中圖案及線變得越來越精細之半導體裝置的特性之一介電常數。為了解決此疑慮，研究者正藉由在半導體裝置中形成具有低介電常數的氣隙來著手發展令人滿意的半導體裝置特性。
一例如動態隨機存取記憶體(DRAM)之半導體裝置透過一源極/汲極接觸來執行一電容器及一位元 線的電操作。由於一儲存節點接觸(SNC)及位元線(包括一位元線接觸)必須形成在一小區域內，儲存節點接觸(SNC)及位元線係置放為彼此鄰接，並在其間具有一間隔物。典型地，可將一氮化物層(例如，一氮化矽層)用作間隔物。由於氮化矽層具有高介電常數，氮化矽層無法有效地抑制位元線及儲存節點接觸(SNC)之間的寄生電容(Cb)。因此，位元線及儲存節點接觸(SNC)之間的寄生電容(Cb)變大，以致降低一位元線感測放大器的感測界限。為了解決此疑慮，本發明之申請者已提出一用於在位元線及儲存節點接觸(SNC)間形成氣隙的方法，其係在韓國專利申請案第10-2010-0140493號中揭示。
不過，若未完全覆蓋每一氣隙的頂部，例如金屬的材料會在後續的製程中穿入氣隙，導致故障。即使已覆蓋氣隙，當一氣隙覆蓋層如習知技術(例如，韓國專利申請案第2010-0140493號)所述般形成在位元線硬遮罩的頂部上時，氣隙覆蓋層可在後續製程期間受損，從而打開氣隙。
本發明本發明之示範性實施例係關於一種半導體裝置，其可藉由穩定地覆蓋氣隙來改善一後續製程的界限；及一用於製造該半導體裝置的方法。
本發明的其他實施例係關於一種半導體裝置，其可藉由最小化位元線及儲存結點接觸間的寄生電容(Cb)來改善單元資料的感測界限；及一用於製造該半導體裝置的方法。
根據本發明之一實施例，一種半導體裝置包括一第一導電層；一硬遮罩，其堆疊在該第一導電層上方；一第二導電層，其形成為鄰接該導電層之一側；一第三導電層，其堆疊在該第二導電層上方；一氣隙，其形成在該第一導電層及該第二導電層之間；及一氣隙覆蓋層，其形成在該硬遮罩及該第三導電層之間，並覆蓋該氣隙的入口。
根據本發明之另一實施例，一種半導體裝置包括一位元線圖案，其包括一位元線及一堆疊在該位元線上方的硬遮罩；一儲存節點接觸，其包括一第一導電層及一堆疊在該第一導電層上方的第二導電層，該儲存節點接觸係形成為鄰接該位元線圖案的一側；一氣隙，其形成在該位元線及該第一導電層之間；及一氣隙覆蓋層，其形成在該硬遮罩及該第二導電層之間，該氣隙覆蓋層覆蓋該氣隙的入口。
根據本發明之尚有另一實施例，一種用於製造半導體裝置的方法包含以下步驟：形成一位元線圖案，其包括一第一導電層及一堆疊在一基材上方的硬遮罩；在該位元線圖案的側壁上形成一犧牲層；形成一第二導電層，其係與該犧牲層接觸並鄰接該位元線圖案；使該第二導電層凹陷；藉由移除該犧牲層來在該凹陷的第二導電層及該第一導電層之間形成一氣隙；及在該硬遮罩的側壁上形成一氣隙覆蓋層，以覆蓋該氣隙的入口。
104‧‧‧第一圖案
104A‧‧‧第一導電層
104B‧‧‧硬遮罩
105‧‧‧絕緣層間隔物
106‧‧‧第二圖案
106A‧‧‧第二導電層
106B‧‧‧第三導電層
107‧‧‧氣隙
108‧‧‧氣隙覆蓋層
201‧‧‧基材
201A‧‧‧第一區域
201B‧‧‧第二區域
202‧‧‧位元線
203‧‧‧硬遮罩
204‧‧‧絕緣層間隔物
204A‧‧‧絕緣層
205‧‧‧儲存節點接觸
205A‧‧‧第二導電層
205B‧‧‧第三導電層
206‧‧‧氣隙
207‧‧‧氣隙覆蓋層
207A‧‧‧氣隙覆蓋薄膜
208‧‧‧絕緣層
209‧‧‧儲存節點
301‧‧‧犧牲層間隔物
301A‧‧‧犧牲層
第1圖為繪示根據本發明之一實施例之一半導體裝置的橫剖面圖。
第2圖為繪示一記憶體裝置的橫剖面圖，第1圖所示之建議技術係施加至該記憶體裝置。
第3A至3G圖為繪示根據本發明之一實施例之一製 造第2圖所示之記憶體裝置之製程的橫剖面圖。
在下文中，本發明之示範性實施例將參照伴隨圖式更詳細地敘述。不過，本發明可以不同形式體現，且不應理解為受限於此處所提出的實施例。倒不如說，提供這些實施例，以便此揭示內容將更為深入而完整，並將充分地將本發明的範圍傳達予那些熟悉此項技術者。在本揭示內容的全文中，在本發明的各個圖式與實施例中相同的元件符號表示相同的零件。
圖式不必依照比例，且在一些例子中，可誇大比例，以清楚地繪示各實施例的特性。當容易了解在本揭示內容中之「位於...之上」及「位於...上方」須以最廣義的方式詮釋，以致「位於...之上」不僅意指「直接位於某物之上」，且亦包括「位於某物之上」且在其間具有一中間特徵結構或一層的意義，而「位於...上方」不僅意指「位於某物上方」的意義，亦可包括「位於某物上方」而其間不具有中間特徵結構或層(亦即，直接位於某物之上)的意義。
第1圖為繪示根據本發明之一實施例之一半導體裝置的橫剖面圖。
參照第1圖，在一基材上方形成第一圖案104。第一圖案104可為一堆疊結構，在其中堆疊第一導電層104A及硬遮罩104B。硬遮罩104B為一絕緣層。第二圖案106係形成為鄰接第一圖案104。第二圖案106可為一堆疊結構，在其中堆疊第二導電層106A及第三導電層106B。氣隙107係形成在第一導電層104A及第二導電層106A之間。用於覆蓋氣隙107之入口的氣隙覆蓋層108係形成在硬遮罩104B及第三導電層106B之間。氣隙覆蓋層108可為一絕緣層。第一圖案104可進一步包括形成在其側壁上的絕緣層間隔物105。
根據本發明之實施例的半導體裝置包括氣隙107及氣隙覆蓋層108，其係垂直地堆疊在第一圖案104及第二圖案106之間，且氣隙107及氣隙覆蓋層108係形成在第一圖案104及第二圖案106之間。由於氣隙107係形成在第一導電層104A存在於其中之一結構的下部結構中，可最小化第一導電層104A及第二導電層106A之間的寄生電容。由於氣隙覆蓋層108係形成為硬遮罩104B及第三導電層106B間之側壁間隔物的形狀，氣隙覆蓋層108保護氣隙107的內側，使之免於穿透並在後續製程中導致故障之例如金屬的材料。舉例來說，第一導電層104A為記憶體裝置的位元線層，且第二和第三導電層為儲存節點接觸。此處，雖然為了在儲存節點接觸的上部部分中形成儲存節點而在後續製程期間損失每一儲存節點接觸的一部分，由於在下部部分中有氣隙107且氣隙覆蓋層108係在氣隙107上方形成為具有足夠高 度，氣隙107的入口遂未打開。因此，氣隙107的內側受到保護，免於例如金屬之儲存節點材料的穿透，其將在下文詳細地敘述。
第2圖為示範性地繪示一將建議技術施加至其上之記憶體裝置的橫剖面圖。該圖顯示一結構，其中氣隙及一氣隙覆蓋層係形成在位元線與儲存節點接觸之間。
參照第2圖，位元線202及硬遮罩203係堆疊在基材201上方。位元線202由一導電材料組成，且位元線202可形成為單一的多晶矽或金屬層或一多晶矽層及一金屬層的堆疊層。當位元線202形成為一多晶矽層及一金屬層的堆疊層時，一阻障金屬層可額外形成在該多晶矽層及該金屬層之間。用於形成位元線202之金屬的範例包括鎢(W)及鋁(Al)；且用於阻障金屬層之阻障金屬的範例包括氮化鎢矽(WsiN)、氮化鎢(WN)、鈦(Ti)及氮化鈦(TiN)。硬遮罩203為一絕緣層。硬遮罩203可形成為單一層的氧化物層或氮化物層或一氧化物層及一氮化物層的堆疊層。
絕緣層間隔物204可形成在位元線202及硬遮罩203的側壁上。絕緣層間隔物204可形成為具有一氧化物層或一氮化物層的單一間隔物或具有一氧化物層及一氮化物層的雙重間隔物。
儲存節點接觸205係形成在基材201上方，鄰接位元線202的側邊。儲存節點接觸205係藉由堆疊第二導電層205A及第三導電層205B而形成。在第2圖 中，將儲存節點接觸205繪示為具有兩層，但圖僅是簡化了儲存節點接觸205的結構。第二導電層205A可由選自下列所構成之群組者組成：多晶矽、矽化物、金屬及其一組合。第三導電層205B可為一金屬薄膜，且其可具有鈦(Ti)/氮化鈦(TiN)/鎢(W)的堆疊結構。換言之，Ti/TiN可用作一阻障金屬，且在阻障金屬上方可由鎢(W)組成一電極。
氣隙206係形成在絕緣層間隔物204及儲存節點接觸205間之間隔的下部部分中，且氣隙覆蓋層207係形成在間隔的上部部分中。氣隙206係配置在位元線202及儲存節點接觸205的第二導電層205A之間。氣隙覆蓋層207係形成為硬遮罩203及第三導電層205B間之側壁間隔物的形狀，並覆蓋氣隙206的入口。氣隙覆蓋層207由一例如氧化物及/或氮化物的絕緣材料組成。
儲存節點209係形成在儲存節點接觸205的上方。儲存節點209可形成在絕緣層208之開口的內壁上。當為了形成開口而蝕刻絕緣層208時，絕緣層208之下部結構的表面受損。氣隙覆蓋層207亦會受損。由於氣隙覆蓋層207係垂直地形成為在硬遮罩203及第三導電層205B之間具有足夠高度，即使一部分的氣隙覆蓋層207受損，氣隙206並未打開。因此，當儲存節點209沈積在絕緣層208的開口中時，例如儲存節點材料的雜質不會穿入氣隙206。簡而言之，氣隙206係穩定地受到保護。結果，不僅保障針對一後續製程的製程界限，且亦因為形成穩定的氣隙206而可最小化位元線202及 儲存節點接觸205間的寄生電容。
第3A至3G圖為繪示根據本發明之一實施例之一製造第2圖所示之記憶體裝置之製程的橫剖面圖。出現在第2圖中相同的參考數字指的是第3圖相同的組成元件。
參照第3A圖，堆疊位元線202及硬遮罩203的圖案係形成在一基材上方，其係在一預定製程後獲得。位元線202欲與之耦合的基材第一區域201A可為主動區或著陸插塞。隨後，絕緣層204A及犧牲層301A係循序地沈積在形成位元線202及硬遮罩203的基材結構上方。絕緣層204A可為一氮化物層。犧牲層301A可選自包括下列的群組：氮化鈦層、氧化鎢層、氧化鋁(Al2O3)層、矽(Si)層及其一組合。
參照第3B圖，絕緣層間隔物204及犧牲層間隔物301係藉由蝕刻犧牲層301A與絕緣層204A而形成在位元線202及硬遮罩203之堆疊結構的側壁上。結果，暴露出儲存節點接觸欲與之耦合的第二區域201B。第二區域201B可為主動區或著陸插塞。隨後，第二導電層205A係藉由在基材結構的輪廓上沈積一導電層並執行一回蝕製程而形成在具有位元線202及硬遮罩203之堆疊結構的圖案之間。此處，第二導電層205A的上部部分並非水平地配置在硬遮罩203的上部部分中，並足夠凹陷而在硬遮罩203的下部部分中鄰接位元線202。第二導電層205A可由選自包括下列的群組者組成：多晶矽、矽化物、金屬及其一組合。
參照第3C圖，氣隙206係藉由移除犧牲層間隔物301而形成在位元線202及第二導電層205A之間。具體而言，由於移除犧牲層間隔物301，氣隙206係形成為在絕緣層間隔物204及第二導電層205A之間鄰接位元線202。氣隙206可形成為具有接近5 nm的線寬度，以獲得最大介電常數。氣隙206的線寬度取決於犧牲層301A的沈積厚度，且氣隙206的高度取決於第二導電層205A凹陷的程度。因此，考慮到氣隙206的高度與線寬度，可決定犧牲層301A的沈積厚度及第二導電層205A凹陷的程度。
一用於移除犧牲層間隔物301的製程可為濕蝕刻製程或乾蝕刻製程。當移除犧牲層間隔物301時，絕緣層間隔物204、硬遮罩203及第二導電層205A具有選擇性，以便其不會受損。當犧牲層間隔物301為氮化鈦層時，犧牲層間隔物301可透過使用硫酸(H2SO4)及過氧化氫(H2O2)之混合溶液的濕蝕刻製程來移除。
參照第3D圖，氣隙覆蓋薄膜207A係形成在形成氣隙206之基材結構的輪廓上。此處，氣隙覆蓋薄膜207A的沈積厚度厚到足以覆蓋氣隙206的入口。當沈積氣隙覆蓋薄膜207A時，氣隙206具有非常薄的間隔。因此，僅填充氣隙206的入口部分，且氣隙覆蓋薄膜207A不會填充氣隙206的深處。根據本發明之一實施例，氣隙覆蓋薄膜207A可為透過電漿增強化學氣相沈積(PECVD)製程形成的氮化物層。氣隙覆蓋薄膜207A具有一例如氧化物及/或氮化物的絕緣材料。
參照第3E圖，氣隙覆蓋層207係藉由蝕刻氣隙覆蓋薄膜207A而形成為硬遮罩之側壁上的間隔物。
參照第3F圖，第三導電層205B係藉由在基材結構的輪廓上沈積一金屬導電材料並執行一直到硬遮罩203為止的回蝕製程或拋光製程而形成。畢竟，氣隙覆蓋層207以絕緣層間隔物204間之側壁間隔物的形狀存在於硬遮罩203及第三導電層205B的側壁上，且氣隙覆蓋層207氣密地密封位於氣隙覆蓋層207下方之氣隙206的入口。
第三導電層205B可具有包括鈦(Ti)、氮化鈦(TiN)及鎢(W)的堆疊結構。換言之，Ti/TiN可用作阻障金屬，且在Ti/TiN之阻障金屬上方可由鎢(W)組成一電極。同樣地，當第二導電層205A為多晶矽層時，第三導電層205B可在例如矽化鈷之矽化物薄膜形成於多晶矽層上方後形成。
參照第3G圖，絕緣層208係形成在基材結構的輪廓上，且開口係形成在欲形成儲存節點的區域中，之後在開口的內壁上形成儲存節點209。開口並非準確地與儲存節點接觸205對準，且一些開口會失準。當蝕刻用於形成開口的絕緣層208時，會移除絕緣層208的下方層達某一深度。此處，雖然將氣隙覆蓋層207移除達某一厚度，氣隙206僅存在於氣隙覆蓋層207的下部部分中，其不會受到氣隙覆蓋層207之部分移除的影響，且由於氣隙覆蓋層207在氣隙206上方存在並具有足夠高度，氣隙206的入口並未打開。因此，儲存節點 209的材料(例如，金屬)不會穿入氣隙206。
上述技術可應用至動態隨機存取記憶體(DRAM)裝置、靜態隨機存取記憶體(SRAM)裝置、快閃記憶體、鐵電隨機存取記憶體(FeRAM)裝置、磁性隨機存取記憶體(MRAM)裝置、相變型隨機存取記憶體(PCRAM)裝置等。
上述半導體裝置不僅可應用至桌上型電腦、膝上型電腦及伺服器的計算記憶體，且亦可應用至具有多樣規格的圖形記憶體與行動記憶體，該等由於近來在行動通訊的發展而引起注意。同樣地，上述半導體裝置不僅可應用至可攜式儲存裝置(例如，記憶棒、多媒體卡(MMC)、保全數位(SD)卡、CF、xD圖像卡、通用串列匯流排(USB)快閃裝置)，且亦可應用至多樣數位應用(例如，MP3(動態影像專家群(MPEG)層3)播放器、可攜式多媒體播放器(PMP)、數位照相機、攝錄影機及行動電話)。同樣地，一半導體裝置可應用至多晶片封裝(MCP)、磁碟單晶片(DOC)、嵌入式裝置等。此外，根據本發明之一實施例的半導體裝置可用於欲應用至多樣領域(例如，照相手機、網路攝影機、醫療攝影設備等)的CMOS影像感測器(CIS)。
根據本發明之一實施例，一半導體裝置在一氣隙及一氣隙覆蓋層垂直堆疊於相鄰圖案間的位置包括薄間隔物。氣隙僅形成在一第一導電層(例如，位元線)存在之一結構的下部部分中，且氣隙覆蓋層係形成為在該結構的下部部分上方具有足夠高度。因此，雖然氣隙 覆蓋層在一例如儲存節點形成製程的後續製程期間損失達某一程度，氣隙入口並未打開。結果，氣隙內側遂免於受到例如金屬之雜質的填充。
雖然本發明已針對特定實施例敘述，那些熟悉此項技術者當明白，在不偏離由下列之申請專利範圍所定義之本發明的精神與範圍的情況下，可作出各種變化及修改。
104‧‧‧第一圖案
104A‧‧‧第一導電層
104B‧‧‧硬遮罩
105‧‧‧絕緣層間隔物
106‧‧‧第二圖案
106A‧‧‧第二導電層
106B‧‧‧第三導電層
107‧‧‧氣隙
108‧‧‧氣隙覆蓋層

Claims (20)

  1. 一種半導體裝置，包括：一第一導電層；一硬遮罩，其係堆疊在該第一導電層上方；一第二導電層，其係形成為鄰接該導電層之一側；一第三導電層，其係堆疊在該第二導電層上方；一氣隙，其係形成在該第一導電層與該第二導電層之間；及一氣隙覆蓋層，其係形成在該硬遮罩及該第三導電層之間，並覆蓋該氣隙的入口。
  2. 如申請專利範圍第1項所述之半導體裝置，其進一步包括：一絕緣層間隔物，其係形成在該第一導電層及該硬遮罩的側壁上。
  3. 一種半導體裝置，包括：一位元線圖案，其包括一位元線及一堆疊在該位元線上方的硬遮罩；一儲存節點接觸，其包括一第一導電層及一堆疊在該第一導電層上方的第二導電層，該儲存節點接觸係形成為鄰接該位元線圖案的一側；一氣隙，其係形成在該位元線及該第一導電層之間；及一氣隙覆蓋層，其係形成在該硬遮罩及該第二導電層之間，該氣隙覆蓋層覆蓋該氣隙的入口。
  4. 如申請專利範圍第3項所述之半導體裝置，其進一步 包括：一儲存節點，其係形成在該第二導電層的上方。
  5. 如申請專利範圍第3項所述之半導體裝置，其中該第一導電層包括一多晶矽層。
  6. 如申請專利範圍第5項所述之半導體裝置，其中該第二導電層包括一金屬薄膜。
  7. 如申請專利範圍第6項所述之半導體裝置，其進一步包括：一矽化物層，其係插置於該多晶矽層及該金屬薄膜之間。
  8. 如申請專利範圍第3項所述之半導體裝置，其中該第二導電層包括一鈦(Ti)及氮化鈦(TiN)與鎢(W)的堆疊層。
  9. 如申請專利範圍第3項所述之半導體裝置，其中該氣隙覆蓋層係由一絕緣材料形成。
  10. 如申請專利範圍第9項所述之半導體裝置，其中該氣隙覆蓋層包括一氮化物層，其係透過一電漿增強化學氣相沈積(PECVD)製程獲得。
  11. 如申請專利範圍第3項所述之半導體裝置，其中該位元線圖案進一步包括：一絕緣層間隔物，其係形成在該位元線及該硬遮罩的側壁上。
  12. 如申請專利範圍第11項所述之半導體裝置，其中該絕緣層間隔物係由一氮化物層組成。
  13. 一種用於製造一半導體裝置的方法，其包含： 形成一位元線圖案，其包括一第一導電層及一堆疊在一基材上的硬遮罩；在該位元線圖案的側壁上形成一犧牲層；形成一第二導電層，其係與該犧牲層接觸，並鄰接該位元線圖案；使該第二導電層凹陷；藉由移除該犧牲層來在該凹陷的第二導電層及該第一導電層之間形成一氣隙；及在該硬遮罩的側壁上形成一氣隙覆蓋層，以覆蓋該氣隙的入口。
  14. 如申請專利範圍第13項所述之方法，其進一步包含：藉由在形成該氣隙覆蓋層之該基材的輪廓上沈積一導電材料來在該第二導電層上方形成一第三導電層，並執行一回蝕製程。
  15. 如申請專利範圍第13項所述之方法，其中該犧牲層係選自包含一氮化鈦層、一氧化鎢層、一氧化鋁層(Al2O3)、一矽(Si)層及其組合的群組。
  16. 如申請專利範圍第13項所述之方法，其中該犧牲層為一氮化鈦層，且該犧牲層係使用硫酸(H2SO4)與過氧化氫(H2O2)之一混合溶液來移除。
  17. 如申請專利範圍第13項所述之方法，其中該氣隙覆蓋層係由一氮化物層組成，該氮化物層係透過一電漿增強化學氣相沈積(PECVD)製程獲得。
  18. 如申請專利範圍第14項所述之方法，其中該第一導電層為一位元線，且該第二導電層及該第三導電層形成 一儲存節點接觸。
  19. 如申請專利範圍第13項所述之方法，其進一步包含：於形成該犧牲層之前，在堆疊有該第一導電層及該硬遮罩之一堆疊結構的側壁上形成一絕緣層間隔物。
  20. 如申請專利範圍第19項所述之方法，其中該絕緣層間隔物係由一氮化物層組成。
TW102102752A 2012-06-07 2013-01-25 具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法 TW201351566A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120060959A KR20130137393A (ko) 2012-06-07 2012-06-07 에어갭 캡핑을 위한 스페이서를 갖는 반도체 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
TW201351566A true TW201351566A (zh) 2013-12-16

Family

ID=49714625

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102102752A TW201351566A (zh) 2012-06-07 2013-01-25 具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法

Country Status (4)

Country Link
US (1) US20130328199A1 (zh)
KR (1) KR20130137393A (zh)
CN (1) CN103489866A (zh)
TW (1) TW201351566A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579998B (zh) * 2015-12-30 2017-04-21 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
US10388564B2 (en) 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts
TWI793742B (zh) * 2021-02-18 2023-02-21 南亞科技股份有限公司 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102001511B1 (ko) * 2012-12-26 2019-07-19 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
KR101978969B1 (ko) * 2013-06-17 2019-05-17 삼성전자주식회사 반도체 소자
KR102175040B1 (ko) * 2013-12-20 2020-11-05 삼성전자주식회사 반도체 소자 및 그 제조 방법
KR102188063B1 (ko) 2015-01-21 2020-12-07 삼성전자 주식회사 반도체 소자
CN105990324A (zh) * 2015-02-15 2016-10-05 华邦电子股份有限公司 半导体元件及其制造方法
KR20160139190A (ko) 2015-05-27 2016-12-07 에스케이하이닉스 주식회사 에어갭을 갖는 반도체 장치 및 그 제조 방법
KR20160148795A (ko) * 2015-06-16 2016-12-27 삼성전자주식회사 반도체 소자 및 이의 제조 방법
KR102235120B1 (ko) * 2015-06-30 2021-04-02 삼성전자주식회사 반도체 소자 및 그의 제조 방법
TWI567752B (zh) * 2015-08-07 2017-01-21 華邦電子股份有限公司 記憶元件及其製造方法
KR102403604B1 (ko) 2015-08-31 2022-05-30 삼성전자주식회사 에어 스페이서를 갖는 반도체 소자 및 그 제조 방법
KR102395192B1 (ko) 2015-11-27 2022-05-06 삼성전자주식회사 에어 스페이서를 포함하는 반도체 소자
US9666533B1 (en) 2016-06-30 2017-05-30 International Business Machines Corporation Airgap formation between source/drain contacts and gates
US9960275B1 (en) * 2016-10-28 2018-05-01 Applied Materials, Inc. Method of fabricating air-gap spacer for N7/N5 finFET and beyond
KR20180071463A (ko) 2016-12-19 2018-06-28 삼성전자주식회사 반도체 메모리 장치
KR20190034023A (ko) * 2017-09-22 2019-04-01 삼성전자주식회사 집적회로 소자
US10438850B1 (en) 2018-07-23 2019-10-08 International Business Machines Corporation Semiconductor device with local connection
CN110911406B (zh) * 2018-09-14 2024-06-07 长鑫存储技术有限公司 存储器及其形成方法、半导体器件
WO2021033572A1 (ja) * 2019-08-21 2021-02-25 東京エレクトロン株式会社 半導体装置の製造方法、半導体装置、および製造システム
KR20220158340A (ko) * 2021-05-24 2022-12-01 삼성전자주식회사 게이트 구조체를 갖는 반도체 소자들 및 그 형성 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5721154A (en) * 1996-06-18 1998-02-24 Vanguard International Semiconductor Method for fabricating a four fin capacitor structure
US6576941B1 (en) * 2002-02-20 2003-06-10 Samsung Electronics Co., Ltd. Ferroelectric capacitors on protruding portions of conductive plugs having a smaller cross-sectional size than base portions thereof
JP4322912B2 (ja) * 2006-11-24 2009-09-02 エルピーダメモリ株式会社 半導体装置及びその製造方法
KR101564052B1 (ko) * 2009-05-11 2015-10-28 삼성전자주식회사 반도체 소자 및 그 제조 방법.
KR101164972B1 (ko) * 2010-12-31 2012-07-12 에스케이하이닉스 주식회사 에어갭 스페이서를 구비한 반도체장치 및 그 제조 방법
JP2012156451A (ja) * 2011-01-28 2012-08-16 Elpida Memory Inc 半導体装置及びその製造方法
KR20120121795A (ko) * 2011-04-27 2012-11-06 에스케이하이닉스 주식회사 에어 갭을 포함하는 스페이서를 구비한 반도체 소자의 제조방법

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI579998B (zh) * 2015-12-30 2017-04-21 台灣積體電路製造股份有限公司 半導體裝置與其形成方法
US9653348B1 (en) 2015-12-30 2017-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US9852992B2 (en) 2015-12-30 2017-12-26 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10157843B2 (en) 2015-12-30 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US11355436B2 (en) 2015-12-30 2022-06-07 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and manufacturing method thereof
US10388564B2 (en) 2016-01-12 2019-08-20 Micron Technology, Inc. Method for fabricating a memory device having two contacts
US10854514B2 (en) 2016-01-12 2020-12-01 Micron Technology, Inc. Microelectronic devices including two contacts
TWI793742B (zh) * 2021-02-18 2023-02-21 南亞科技股份有限公司 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法
US11825647B2 (en) 2021-02-18 2023-11-21 Nanya Technology Corporation Semiconductor device with air gap between conductive features

Also Published As

Publication number Publication date
US20130328199A1 (en) 2013-12-12
KR20130137393A (ko) 2013-12-17
CN103489866A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
TW201351566A (zh) 具有用於覆蓋氣隙的間隔物之半導體裝置及其製造方法
US10297495B2 (en) Method of manufactuing semiconductor device
US9460964B2 (en) Method for forming void-free polysilicon and method for fabricating semiconductor device using the same
KR102001511B1 (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
TWI594367B (zh) 用以製造半導體裝置之方法
US9287395B2 (en) Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile
US8822335B2 (en) Semiconductor device with air gap and method for fabricating the same
KR102161800B1 (ko) 반도체 소자 및 이의의 제조 방법
TW201733120A (zh) 具有平坦絕緣層的半導體元件
KR20140083744A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
US11882683B2 (en) Method of forming semiconductor memory device having saddle portion
US8999845B2 (en) Method for fabricating semiconductor device by damascene process
TWI455250B (zh) 動態隨機存取記憶體低寄生電容接觸層及閘極結構及其製程
TWI539567B (zh) 降低接觸電阻的半導體結構
TWI497649B (zh) 埋入式字元線結構及其製造方法
US8557663B2 (en) Method for manufacturing semiconductor device with vertical gate transistor
US11678477B2 (en) Semiconductor constructions, and semiconductor processing methods
CN107039266B (zh) 半导体器件的制造方法
KR20140083756A (ko) 에어갭을 구비한 반도체장치 및 그 제조 방법
WO2023065543A1 (zh) 存储器件及其形成方法
TWI443834B (zh) 半導體裝置及其製造方法
JP2013098532A (ja) 半導体素子及びその形成方法
TW201711169A (zh) 晶胞接觸結構
WO2023184571A1 (zh) 半导体结构及其制备方法
WO2023130560A1 (zh) 一种半导体结构制作方法、半导体结构和存储器