CN114975444A - 半导体元件及其制备方法 - Google Patents

半导体元件及其制备方法 Download PDF

Info

Publication number
CN114975444A
CN114975444A CN202111282655.9A CN202111282655A CN114975444A CN 114975444 A CN114975444 A CN 114975444A CN 202111282655 A CN202111282655 A CN 202111282655A CN 114975444 A CN114975444 A CN 114975444A
Authority
CN
China
Prior art keywords
spacer
forming
source
drain region
spacer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111282655.9A
Other languages
English (en)
Inventor
范政祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN114975444A publication Critical patent/CN114975444A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66553—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using inside spacers, permanent or not
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种具有气隙的半导体元件及其制备方法，该气隙降低在一位元线与一电容器接触点之间的寄生电容。该半导体元件的制备方法包括形成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；形成一位元线在第一源极/漏极区上且电性连接到第一源极/漏极区。该制备方法亦包括形成一第一间隙子结构在位元线的一侧壁上；形成一电容器接触点在第二源极/漏极区上且电性连接到第二源极/漏极区。该电容器接触点邻近第一间隙子结构设置，且在形成电容器接触点期间蚀刻第一间隙子结构。该制备方法还包括形成一第二间隙子结构在该蚀刻的第一间隙子结构上；在该第二间隙子结构形成之后执行一热处理制程，以将该第一间隙子结构的一部分转换成一气隙。

Description

半导体元件及其制备方法
技术领域
本申请案主张2021年2月18日申请的美国正式申请案第17/178,984号 的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开是关于一种半导体元件及其制备方法。特别是关于一种具有一气 隙的半导体元件及其制备方法，该气隙降低在一位元线与一电容器接触点之 间的寄生电容。
背景技术
对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步， 半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的 集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件 的不同型态与尺寸规模，是整合(integrated)并封装(packaged)在一单一模块 中。再者，许多制造步骤执行于各式不同型态的半导体装置的整合 (integration)。
然而，所述半导体元件的制造与整合包含许多复杂步骤与操作。在所述 半导体元件中的整合是变得越加复杂。所述半导体元件的制造与整合的复杂 度中的增加可造成多个缺陷，例如在邻接的导电特征之间的短路以及漏电 流。据此，有持续改善所述半导体元件的制造流程的需要，以便对付所述缺 陷并可加强其效能。
上文的「先前技术」说明仅是提供背景技术，并未承认上文的「先前技 术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技 术」的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件的制备方法。该制备方法包括形 成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；以及形成 一位元线在该第一源极/漏极区上且电性连接到该第一源极/漏极区。该制备 方法亦包括形成一第一间隙子结构在该位元线的一侧壁上；以及形成一电容 器接触点在该第二源极/漏极区上且电性连接到该第二源极/漏极区。该电容 器接触点邻近该第一间隙子结构设置，且在形成该电容器接触点期间蚀刻该 第一间隙子结构。该制备方法还包括形成一第二间隙子结构在该蚀刻的第一 间隙子结构上；以及在该第二间隙子结构形成之后执行一热处理，以将该第 一间隙子结构的一部分转换成一气隙。
在一些实施例中，该第一间隙子结构为三层结构，包括一内间隙子、一 中间间隙子以及一外间隙子，该内间隙子接触点位元线，该外间隙子与该内 间隙子通过该中间间隙子而分隔开，以及其中该中间间隙子包含一能量可移 除材料，且该能量可移除材料通过该热处理制程而转换成该气隙。在一些实 施例中，该制备方法还包括形成一导电垫在该电容器接触点上且电性连接到 该电容器接触点，其中该第二间隙子结构被该导电垫所覆盖。在一些实施例 中，形成该位元线的该步骤包括蚀刻该半导体基底以形成一开孔在该第一源极/漏极区上；以及形成一半导体层在该半导体基底上，其中该开孔被该半导 体层的一部分所填满。此外，形成该位元线的该步骤包括形成一金属层在该 半导体层上；形成一图案化遮罩在该金属层上；以及使用该图案化遮罩当作 一遮罩以蚀刻该金属层与该半导体层。
在一些实施例中，在蚀刻该金属层与该半导体层期间，蚀刻该半导体层 在该开孔中的该部分，以及形成该第一间隙子结构以覆盖该半导体层的该部 分的一侧壁与该图案化遮罩的一侧壁。在一些实施例中，在该电容器接触点 形成之后，部分暴露该图案化遮罩的该侧壁，以及该第二间隙子结构直接接 触该图案化遮罩的该侧壁与该电容器接触点的一上表面。在一些实施例中， 该制备方法还包括形成一阻障层以覆盖该蚀刻的第一间隙子结构与该电容 器接触点；形成该第二间隙子结构在该阻障层上；以及在该热处理制程执行之前，使用该第二间隙子结构当作一遮罩以蚀刻该阻障层。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括 形成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；以及形 成一半导体层在该半导体基底上。该制备方法亦包括形成一金属层在该半导 体层上；以及形成一图案化遮罩在该金属层上。该制备方法还包括使用该图 案化遮罩当作一遮罩而蚀刻该半导体层与该金属层，以形成一位元线结构。 该位元线结构形成在该第一源极/漏极区上且电性连接到该第一源极/漏极 区。此外，该制备方法包括形成一第一间隙子结构在该位元线结构的一侧壁 上以及在该图案化遮罩的一侧壁上；以及形成一电容器接触点在该第二源极 /漏极区上且电性连接到该第二源极/漏极区，其中该第一间隙子结构夹置在 该位元线结构与该电容器接触点之间。该制备方法亦包括形成一第二间隙子 结构在该第一间隙子结构上；以及在该第二间隙子结构形成之后执行一热处 理制程，以形成一气隙在该第一间隙子结构中。
在一些实施例中，该制备方法还包括蚀刻该半导体基底以形成一开孔在 该第一源极/漏极区上；以及以该半导体层的一部分填满该开孔。在蚀刻该半 导体层期间部分移除该半导体层的该部分，以便在该位元线旁边形成一间 隙。此外，该制备方法包括以该第一间隙子结构填满该间隙。在一些实施例 中，该制备方法还包括在该第一间隙子结构形成之后，形成一第一介电层在 该第二源极/漏极区上；以及部分蚀刻该第一介电层以暴露该第二源极/漏极 区。此外，该制备方法包括沉积一导电材料以覆盖该第二源极/漏极区；以及 在该导电材料上执行一回蚀制程以形成该电容器接触点，其中在该回蚀制程 期间部分蚀刻该第一间隙子结构。
在一些实施例中，该制备方法还包括在该第二间隙子结构形成之前，形 成一密封层以覆盖该蚀刻的第一间隙子结构与该电容器接触点，其中该密封 层包括以下至少其一：硅(Si)、锗(Ge)、镓(Ga)、砷(As)、铟(In)、磷(P)、铜 (Cu)、硒(Se)、钛(Ti)、钽(Ta)或钨(W)。在一些实施例中，该制备方法还包括 执行一氧化或氮化处理以将该密封层转换成一阻障层；形成该第二间隙子结 构在该阻障层上；以及使用该第二间隙子结构当作一遮罩以蚀刻该阻障层。 在一些实施例中，该制备方法还包括形成一第二介电层以覆盖该第二间隙子结构与该电容器接触点；以及形成一导电垫以穿经该第二介电层，其中该导 电垫设置在该电容器接触点上且电性连接到该电容器接触点，且该导电垫直 接接触该第二间隙子结构。
本公开的再另一实施例提供一种半导体元件。该半导体元件包括一第一 源极/漏极区以及一第二源极/漏极区，设置在一半导体基底中；以及一位元 线，设置在该第一源极/漏极区上且电性连接到该第一源极/漏极区。该半导 体元件亦包括一电容器接触点，设置在该第二源极/漏极区上且电性连接到该 第二源极/漏极区；以及一第一间隙子结构，夹置在该位元线与该电容器接触 点之间。该第一间隙子结构包括一气隙。该半导体元件还包括一第二间隙子 结构，设置在该第一间隙子结构上。该气隙被该第二间隙子结构所覆盖。
在一些实施例中，该第一间隙子结构包括一内间隙子以及一外间隙子， 该内间隙子接触该位元线，该外间隙子接触该电容器接触点，且该气隙夹置 在该内间隙子与该外间隙子之间。在一些实施例中，该第一间隙子结构的该 气隙延伸进入该半导体基底中。在一些实施例中，该电容器接触点的一部分 被该第二间隙子结构所覆盖。在一些实施例中，该半导体元件还包括一图案 化遮罩，设置在该位元线结构上，其中该第二间隙子结构设置在该图案化遮 罩的一侧壁上。
在一些实施例中，该半导体元件还包括一导电垫，设置在该电容器接触 点上且电性连接到该电容器接触点，其中该导电垫延伸在该第二间隙子结构 与该图案化遮罩上。在一些实施例中，该半导体元件还包括一阻障部，夹置 在该第一间隙子结构与该第二间隙子结构之间，其中该电容器接触点被该阻 障部所覆盖。
本公开是提供一半导体元件及其制备方法的一些实施例。在一些实施例 中，该制备方法包括形成一第一间隙子结构在一位元线的一侧壁上；以及形 成一电容器接触点在邻近该第一间隙子结构处。在一些实施例中，该制备方 法亦包括形成一第二间隙子结构在该第一间隙子结构上；以及执行一热处理 制程以将该第一间隙子结构的一部分转换成一气隙。因此，可降低该位元线 与该电容器接触点之间的寄生电容，以及该第一间隙子结构的所述留下的部 分可对该半导体元件提供额外的结构支撑。再者，该第二间隙子结构可避免 在该位元线与接下来形成在该电容器接触点上的导电垫之间的未预期的短 路。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详 细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优 点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容 易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程 而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了 解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案 的揭示内容，图式中相同的元件符号是指相同的元件。
图1是流程示意图，例示本公开一些实施例的半导体元件的制备方法。
图2是顶视示意图，例示本公开一些实施例在半导体元件形成期间的一 中间阶段，该中间阶段包括形成一绝缘结构在一半导体基底中。
图3是沿图2的剖线A-A’的剖视示意图，例示本公开一些实施例在半 导体元件形成期间的一中间阶段。
图4是顶视示意图，例示本公开一些实施例在半导体元件形成期间的一 中间阶段，该中间阶段包括蚀刻该半导体基底以形成多个开孔。
图5是沿图4的剖线A-A’的剖视示意图，例示本公开一些实施例在半 导体元件形成期间的一中间阶段。
图6是顶视示意图，例示本公开一些实施例在半导体元件形成期间的一 中间阶段，该中间阶段包括依序形成一半导体层、一金属层以及一图案化遮 罩在该半导体基底上。
图7是沿图6的剖线A-A’的剖视示意图，例示本公开一些实施例在半 导体元件形成期间的一中间阶段。
图8是顶视示意图，例示本公开一些实施例在半导体元件形成期间的一 中间阶段，该中间阶段包括蚀刻该半导体层与该金属层以形成多个位元线结 构。
图9是沿图8的剖线A-A’的剖视示意图，例示本公开一些实施例在半 导体元件形成期间的一中间阶段。
图10是顶视示意图，例示本公开一些实施例在半导体元件形成期间的 一中间阶段，该中间阶段包括形成多个第一间隙子结构在所述位元线结构的 各侧壁上。
图11是沿图10的剖线A-A’的剖视示意图，例示本公开一些实施例在 半导体元件形成期间的一中间阶段。
图12是顶视示意图，例示本公开一些实施例在半导体元件形成期间的 一中间阶段，该中间阶段包括形成多个电容器接触点在邻近所述第一间隙子 结构处。
图13是沿图12的剖线A-A’的剖视示意图，例示本公开一些实施例在 半导体元件形成期间的一中间阶段。
图14是顶视示意图，例示本公开一些实施例在半导体元件形成期间的 一中间阶段，该中间阶段包括形成多个第二间隙子结构在所述第一间隙子结 构上。
图15是沿图14的剖线A-A’的剖视示意图，例示本公开一些实施例在 半导体元件形成期间的一中间阶段。
图16是顶视示意图，例示本公开一些实施例在半导体元件形成期间的 一中间阶段，该中间阶段包括形成多个导电垫在所述电容器接触点上。
图17是沿图16的剖线A-A’的剖视示意图，例示本公开一些实施例在 半导体元件形成期间的一中间阶段。
图18是剖视示意图，例示本公开一些实施例在半导体元件形成期间的 一中间阶段，该中间阶段包括将所述第一间隙子结构的一些部分转换成多个 气隙。
其中，附图标记说明如下：
10：制备方法
100a：半导体元件
100b：半导体元件
101：半导体基底
103：绝缘结构
105：掺杂区
105a：源极/漏极区
105b：源极/漏极区
107：字元线结构
109：缓冲层
112：开孔
115：半导体层
115’：半导体图案
115c：位元线接触点
117：金属层
117’：金属图案
119：位元线结构
121：图案化遮罩
124：间隙
131：内间隙子
133：中间间隙子
135：外间隙子
137：第一间隙子结构
137’：第一间隙子结构
137”：第一间隙子结构
141：第一介电层
143：电容器接触点
149：第二间隙子结构
151：第二介电层
153：导电垫
156：气隙
S1：侧壁
S2：侧壁
S3：侧壁
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S25：步骤
T1：上表面
T2：上表面
T3：上表面
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这 些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第 一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施 例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部 件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参 照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明， 其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面 (below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间 相对关系用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的 关系。所述空间相对关系用语旨在除图中所绘示的取向外亦囊括元件在使用 或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向) 且本文中所用的空间相对关系描述语可同样相应地进行解释。
图1是流程示意图，例示本公开一些实施例的半导体元件的制备方法10， 例如如图18所示的半导体元件100a，而依据一些实施例，制备方法10包括 步骤S11、S13、S15、S17、S19、S21、S23、S25。应当理解，选择性地执 行步骤S19。
步骤S11到S25先简短介绍，然后结合下列图式进行详细说明。如图1 所示，制备方法10开始于步骤S11，包括多个源极/漏极区形成在一半导体 基底中。在一些实施例中，一绝缘结构形成在该半导体基底中以界定出多个 主动区，以及所述源极/漏极区形成在所述主动区中。在步骤S13，多个位元 线结构形成在该半导体基底上。在一些实施例中，所述位元线结构的多个材 料层依序形成在半导体基底上，并使用一上层图案化遮罩当作一遮罩而蚀刻 所述材料层。
在步骤S15，多个第一间隙子结构形成在所述位元线结构的各侧壁上。 在一些实施例中，每一第一间隙子结构为三层结构，包括一内间隙子、一中 间间隙子以及一外间隙子，该内间隙子接触所述位元线结构，该外间隙子与 该内间隙子通过该中间间隙子而分隔开。再者，在一些实施例中，所述第一 间隙子结构的所述中间间隙子包含一能量可移除材料。在步骤S17，多个电 容器接触点(亦视为多个电容器接触点)形成在该半导体基底上且邻近所述第 一间隙子结构设置。在一些实施例中，在所述第一间隙子结构形成之后，一 第一介电层形成在该半导体基底上，以及形成所述电容器接触点以穿经该第 一介电层，进而实体且电性连接到所述下层的源极/漏极区。此外，在一些实 施例中，在所述电容器接触点形成期间，部分蚀刻所述第一间隙子结构。
选择性地执行图1的步骤S19。在步骤S19，形成一阻障层以覆盖所述 第一间隙子结构与所述电容器接触点。在一些实施例中，形成一密封层以覆 盖所述第一间隙子结构与所述电容器接触点，以及执行一氧化或氮化处理以 将该密封层转换成该阻障层。在一些其他实施例中，省略该氧化或淡化处理， 以及该阻障层的材料直接沉积在所述第一间隙子结构与所述电容器接触点 上。在步骤S21，多个第二间隙子结构形成在所述第一间隙子结构(或是阻障 层，若是存在的话)上。在一些实施例中，通过使用所述第二间隙子结构当作 一遮罩而蚀刻该阻障层(若是存在的话)，以便暴露所述电容器接触点。在一 些实施例中，延伸所述第二间隙子结构以覆盖所述电容器接触点的一些部 分。
在步骤S23，多个导电垫形成在所述电容器接触点上，并覆盖所述第二 间隙子结构。在一些实施例中，一第二介电层形成在所述电容器接触点与所 述第二间隙子结构上，并形成所述导电垫以穿经该第二介电层，进而实体且 电性连接到所述电容器接触点。在一些实施例中，所述第二间隙子结构被所 述导电垫所覆盖。在步骤S25，执行一热处理制程以将所述第一间隙子结构 的一些部分转换成多个气隙。在一些实施例中，所述第一间隙子结构的所述 中间间隙子包含一能量可移除材料，可通过该热处理制程将等该中间间隙子 转换成所述气隙。在该热处理之后，所述气隙夹置在所述第一间隙子结构的 所述内间隙子与所述外间隙子之间。
请注意，若是跳过步骤S19的话，则可获得图18的半导体元件100a。 若是在步骤S17与S21之间执行步骤S19的话，则可获得半导体元件100b， 而半导体元件100b具有多个阻障部，所述阻障部夹置在所述第一间隙子结 构与所述第二间隙子结构之间。在一些实施例中，半导体元件100a、100b 为动态随机存取存储器(DRAM)的一些部分。图1的步骤S11到S25结合下 列图式进行详细说明。
依据一些实施例，图2、图4、图6、图8、图10、图12、图14及图16 是顶视示意图，例示在制备半导体元件100a中的一些中间阶段；而图3、图 5、图7、图9、图11、图13、图15、图17及图18是剖视示意图，例示在 制备半导体元件100a中的一些中间阶段。应当理解，图3、图5、图7、图 9、图11、图13、图15及图17为分别沿图2、图4、图6、图8、图10、图 12、图14及图16的剖线A-A’的剖视示意图。
如图2及图3所示，提供一半导体基底101。半导体基底101可为一半 导体晶圆，例如一硅晶圆。另外或是此外，半导体基底101可包含元素 (elementary)半导体材料、化合物(compound)半导体材料及/或合金半导体材 料。元素半导体材料的例子可包括单晶硅(crystal silicon)、多晶硅 (polycrystalline silicon)、非晶硅(amorphous silicon)、锗及/或钻石，但并不以 此为限。化合物半导体材料的例子可包括碳化硅(siliconcarbide)、砷化镓 (gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indiumphosphide)、砷 化铟(indium arsenide)及/或锑化铟(indium antimonide)，但并不以此为限。合 金半导体材料的例子可包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟 (AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)以及磷 砷化镓铟(GaInAsP)，但并不以此为限。
在一些实施例中，半导体基底101包括一外延层(epitaxial layer)。举例来 说，半导体基底101具有一外延层，是覆盖一块状(bulk)半导体上。在一些 实施例中，半导体基底101为一绝缘体上覆半导体(semiconductor-on-insulator) 基底，其可包括一基底、一埋入氧化物层(buried oxide layer)以及一半导体层， 而埋入氧化物层位在基底上，半导体层位在埋入氧化物层上，而绝缘体上覆 半导体基底是例如一绝缘体上覆硅(silicon-on-insulator，SOI)基底、一绝缘体 上覆硅锗(silicon germanium-on-insulator，SGOI)基底或一绝缘体上覆锗 (germanium-on-insulator，GOI)基底。绝缘体上覆半导体基底可使用氧离子布 植分离(separation by implanted oxygen，SIMOX)、晶圆接合(waferbonding) 及/或其他可应用的方法制造。
仍请参考图2及图3，依据一些实施例，一绝缘结构103形成在半导体 基底中以界定出多个主动区，以及绝缘结构103为一浅沟隔离(STI)结构。绝 缘结构103可包含氧化硅、氮化硅、氮氧化硅或其他可应用的介电材料，且 绝缘结构103的形成可包括形成一图案化遮罩(图未示)在半导体基底101上； 通过使用该图案化遮罩当作一遮罩而蚀刻半导体基底101，以形成一开孔(图 未示)；沉积一介电材料在该开孔中以及在半导体基底101上；以及平坦化该 介电材料，直到半导体基底101暴露为止。
再者，多个掺杂区105形成在由绝缘结构103所界定出的所述主动区中。 在一些实施例中，所述掺杂区105的制作技术包含一或多个离子植入制程， 且取决于半导体元件100a的导电类型，P型掺杂物或N型掺杂物可植入所 述主动区中，以形成所述掺杂区105，而P型掺杂物例如硼(B)、镓(Ga)或铟 (In)，而N型掺杂物例如磷(P)或砷(As)。此外，所述掺杂区105在接下来的 制程中将变成半导体元件100a的多个源极/漏极区。
如图4及图5所示，依据一些实施例，在所述掺杂区105形成之后，形 成多个字元线结构107以穿经所述掺杂区105，进而形成源极/漏极区105a、 105b。其个别步骤绘示在如图1所示的制备方法10中的步骤S11。在一些实 施例中，所述字元线结构107嵌设在半导体基底101中且相互平行设置。
每一字元线结构107可包括一栅极介电层(图未示)以及一栅极电极(图未 示)，该栅极电极位在该栅极介电层上。所述栅极介电层可包含氧化硅、氮化 硅、氮氧化硅、具有高介电常数(high-k)的介电材料或其组合，以及所述栅极 电极可包含一导电材料，例如铝(Al)、铜(Cu)、钨(W)、钛(Ti)、钽(Ta)，或可 为一多层结构，包括上述材料的任意组合。所述字元线结构107的形成可包 括蚀刻半导体基底101以形成多个沟槽；以及执行一或多个沉积与蚀刻制程 以形成所述字元线结构107在所述沟槽中。
再者，如图4所示，在目前的实施例中，每一主动区被两个平行字元线 结构107所穿过。在一些实施例中，所述源极/漏极区105b位在所述主动区 的相反两端部处，以及所述源极/漏极区105a位在所述主动区的中间部处。 仍请参考图4及图5，依据一些实施例，在源极/漏极区105a、105b以及所 述字元线结构107形成之后，一缓冲层109形成在半导体基底101上，以及 多个开孔112(意即位元线接触点开孔)形成在半导体基底101中以及在所述源极/漏极区105a上。
缓冲层109可包括一或多个隔离层。举例来说，缓冲层109可包括下列 其中一或两个：一氧化硅层、一氮化硅层或一氮氧化硅层。所述开孔112的 形成可包括形成一图案化遮罩(图未示)在缓冲层109上；以及使用该图案化 遮罩当作一遮罩而蚀刻该缓冲层109与该半导体基底101。在一些实施例中， 蚀刻所述源极/漏极区105a的各上部以形成所述开孔112。
接着，如图6及图7所示，依据一些实施例，一半导体层115形成在缓 冲层109上，一金属层117形成在半导体层115上，以及一图案化遮罩121 形成在金属层117上。在一些实施例中，所述开孔112被半导体层115所填 满。在一些实施例中，半导体层115包含掺杂多晶硅。在一些其他实施例中， 半导体层115包含金属、金属硅化物、金属化合物或其组合。半导体层115 的制作技术可包含一沉积制程，例如一化学气相沉积(CVD)制程、一物理气 相沉积(PVD)制程或一原子层沉积(ALD)制程。在一些实施例中，金属层117 包含一或多个金属，例如钨。此外，金属层117的制作技术可包含一CVD 制程、一PVD制程、一ALD制程、一金属有机CVD(MOCVD)制程、一喷 溅制程、一镀覆制程或其组合。
然后，如图8及图9所示，依据一些实施例，使用图案化遮罩121当作 一遮罩而蚀刻金属层117与半导体层115，以形成多个位元线结构119在半 导体基底101上。其个别步骤绘示在如图1所示的制备方法10中的步骤S13。 每一位元线结构119包括一半导体图案115’以及一金属图案117’。该蚀刻制 程可包括一干蚀刻制程、一湿蚀刻制程或其组合。
在一些实施例中，蚀刻半导体层115填满在所述开孔112中的所述部分 (请参考图4及图5)，以形成多个间隙124在所述位元线结构119旁边，以 及所述半导体图案115’保留在所述开孔112中的所述部分(在缓冲层109的 上表面T1下方)则视为多个位元线接触点115c。表示所述位元线接触点115c 与所述位元线结构119之间的边界的所述虚线，则是用于使本公开清楚。在 所述位元线接触点115c与所述位元线结构119之间并不存在明显的界面。
在一些实施例中，所述源极/漏极区105a通过所述间隙124而部分暴露， 以及所述间隙124位在所述开孔112中。再者，在该蚀刻制程之后，所述半 导体图案115’的各侧壁S1、所述金属图案117’的各侧壁S2以及图案化遮罩121的各侧壁S3大致对准。在本公开的内容中，字词「大致地(substantially)」 意指较佳者为至少90％，更佳者为95％，再更佳者为98％，而最佳者为99％。
接下来，如图10及图11所示，依据一些实施例，多个第一间隙子结构 137形成在所述位元线结构119的各侧壁上(包括所述半导体图案115’的各侧 壁S1以及所述金属图案117’的各侧壁S2)以及在图案化遮罩121的各侧壁 S3上。其个别步骤绘示在如图1所示的制备方法10中的步骤S15。在一些 实施例中，所述间隙124(请参考图8及图9)被所述第一间隙子结构137所填 满。
在一些实施例中，每一第一间隙子结构137包括一内间隙子131、一中 间间隙子133以及一外间隙子135，内间隙子131接触所述位元线结构119 与图案化遮罩121，外间隙子135与内间隙子131通过中间间隙子133而分 隔开。在一些实施例中，所述内间隙子131与所述外间隙子135包含高密度 碳、碳化硅(SiC)、碳化硅碳(SiCN)、掺杂氧化物或其他可应用的介电材料， 但任何其他材料可交替使用。在一些实施例中，所述中间间隙子133包含一能量可移除材料。
在一些实施例中，所述中间间隙子133的该能量可移除材料具有一基础 材料以及一可分解成孔剂材料，而该可分解成孔剂材料在暴露在一能量源(意 即热源)时而被大致地移除。在一些实施例中，基础材料包含氢倍半硅氧烷 (hydrogen silsesquioxane，HSQ)、甲基硅酸盐(methylsilsesquioxane，MSQ)、 多孔聚芳醚(porous polyarylether，PAE)、多孔SiLK(porous SiLK)或多孔氧化 硅(porous SiO2)，而可分解成孔剂材料包含一成孔剂有机化合物(porogen organic compound)，其是可提供孔隙率给原本被在接下来的制程的所述中间 间隙子133所占用的空间。
在一些实施例中，所述内间隙子131的形成包括共形沉积一内间隙子材 料(图未示)在图8及图9的结构上。该沉积制程可包括一CVD制程、一PVD 制程、一ALD制程、一旋转涂布制程或其他可应用的制程。然后，通过一 非等向性蚀刻制程可蚀刻该内间隙子材料，在所有位置垂直移除相同数量的 间隙子材料，留下所述内间隙子131在所述位元线结构119的侧壁S1、S2 上以及在图案化遮罩121的侧壁S3上。在一些实施例中，该蚀刻制程为一 干蚀刻制程。使用于形成所述中间间隙子133与所述外间隙子135的一些制 程，类似于或相同于用于形成所述内间隙子131的制程，且在文中不再重复 其详细说明。
如图10及图11所示，依据一些实施例，在所述第一间隙子结构137形 成之后，形成一第一介电层141以填满所述第一间隙子结构137之间的所述 空间以及在所述源极/漏极区105b上。第一介电层141可包含低介电常数 (low-k)的介电材料。在一些实施例中，该低介电常数的介电材料具有一介电 常数，该介电常数(k值)小于大约4。该低介电常数的介电材料的例子包括氧 化硅、氮化硅、氮氧化硅(SiON)、氮碳化硅(SiCN)、氮碳氧化硅(SiOCN)、氟硅酸盐玻璃(fluorinated silica glass，FSG)、掺杂碳的氧化硅、非晶氟化碳(amorphous fluorinated carbon)、聚对二甲苯(parylene)、双苯并环丁烯 (bis-benzocyclobutenes，BCB)或是聚酰亚胺(polyimide)，但并不以此为限。 介电层141的制作技术可包含一沉积制程。在介电层141沉积之后，可执行 一平坦化制程，直到图案化遮罩121暴露为止。该平坦化制程可为一化学机 械研磨(CMP)制程。
接着，如图12及图13所示，依据一些实施例，形成多个开孔(图未示) 以穿经第一介电层141以及缓冲层109，以使所述源极/漏极区105b暴露， 以及多个电容器接触点143形成在所述开孔中。其个别步骤绘示在如图1所 示的制备方法10中的步骤S17。在一些实施例中，暴露所述源极/漏极区105b 的所述开孔的制作技术包含一干蚀刻制程，以及所述电容器接触点143的制 作技术包含一沉积制程以及接续的一回蚀制程。
在一些实施例中，所述电容器接触点143的形成包括沉积一导电材料(图 未示)在暴露所述源极/漏极区105b的所述开孔中；以及在该导电材料上执行 一回蚀制程以形成所述电容器接触点143。在一些实施例中，形成所述电容 器接触点143的该回蚀制程期间，部分蚀刻所述第一间隙子结构137，以使 所述蚀刻的第一间隙子结构137’的各上表面T2大致与所述电容器接触点 143的个上表面T3为共面。此外，所述蚀刻的第一间隙子结构137’直接接 触所述电容器接触点143。所述电容器接触点143可包括铜、钨、铝、钛、 钽、金、银、其组合或是其他可应用的导电材料。
然后，如图14及图15所示，依据一些实施例，多个第二间隙子结构149 形成在所述蚀刻的第一间隙子结构137’上。其个别步骤绘示在如图1所示的 制备方法10中的步骤S21(跳过步骤S19)。在一些实施例中，所述第二间隙 子结构149形成在图案化遮罩121的各侧壁S3(请参考图13)上。在一些实施 例中，依据一些实施例，所述第二间隙子结构149直接接触所述第一间隙子 结构137’的各上表面T2、所述电容器接触点143的各上表面T3以及图案化 遮罩121的各侧壁S3。使用于形成所述第二间隙子结构149的一些材料与制 程，类似于或相同于使用于形成所述第一间隙子结构137的所述内间隙子131 的材料与制程，且在文中不再重复其详细说明。
接下来，如图16及图17所示，依据一些实施例，一第二介电层151形 成在图14及图15的结构上。在第二介电层151形成之后，形成多个开孔(图 未示)以穿经第二介电层151，以使所述电容器接触点143暴露，以及多个导 电垫153形成在所述开孔中。其个别步骤绘示在如图1所示的制备方法10 中的步骤S23。在一些实施例中，所述第二间隙子结构149被所述导电垫153 所覆盖。在一些实施例中，延伸所述第二间隙子结构149以覆盖图案化遮罩121的一些部分。
使用于形成第二介电层151的一些材料与制程，类似于或相同于使用于 形成第一介电层141(请参考图10及图11)的材料与制程，且在文中不再重复 其详细说明。在一些实施例中，暴露所述电容器接触点143的所述开孔的制 作技术包含一干蚀刻制程，且所述导电垫153的制作技术包含一沉积制程以 及接续的一平坦化制程。所述导电垫153可包括铜、钨、铝、钛、钽、金、 银、其组合或是其他可应用的导电材料。
如图18所示，依据一些实施例，在所述导电垫153形成之后，执行一 热处理制程以将所述第一间隙子结构137’的所述中间间隙子133转换成多个 气隙156。图18为沿着类似于图17的一剖面所例示的剖视示意图。其个别 步骤绘示在如图1所示的制备方法10中的步骤S25。在该热处理制程之后， 获得处理后的所述第一间隙子结构137”，而处理后的所述第一间隙子结构 137”具有所述气隙156，所述气隙156位在所述内间隙子131与所述外间隙子135之间。
在一些其他实施例中，该热处理制程可被一光处理制程、一电子束处理 制程、其组合或是其他可应用的能量处理制程所取代。在一些实施例中，所 述气隙156的各上部被所述第二间隙子结构149所密封。在所述气隙156形 成在位于所述位元线结构119与所述电容器接触点143之间的所述第一间隙 子结构137”中之后，即获得半导体元件100a。在一些实施例中，半导体元件 100a为一DRAM的一部分。
本公开提供一半导体元件及其制备方法的一些实施例。该制备方法包括 形成一第一间隙子结构在一位元线结构的一侧壁上；以及形成一电容器接触 点在邻近该第一间隙子结构处。在一些实施例中，该制备方法亦包括形成一 第二间隙子结构在该第一间隙子结构上；以及执行一热处理制程以将该第一 间隙子结构的一部分(意即中间间隙子133)转换成一气隙。因此，可降低在 该位元线结构与该电容器接触点之间的寄生电容，且该第一间隙子结构的所 述保留部分(意即内间隙子131与外间隙子135)可对该半导体元件提供额外 的结构支撑。再者，该第二间隙子结构可避免在该位元线与接下来形成在该 电容器接触点上的导电垫之间的未预期的短路。结果，可改善整体元件效能， 以及可提升该半导体元件的良率。
本公开的一实施例提供一种半导体元件的制备方法。该制备方法包括形 成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；以及形成 一位元线在该第一源极/漏极区上且电性连接到该第一源极/漏极区。该制备 方法亦包括形成一第一间隙子结构在该位元线的一侧壁上；以及形成一电容 器接触点在该第二源极/漏极区上且电性连接到该第二源极/漏极区。该电容 器接触点邻近该第一间隙子结构设置，且在形成该电容器接触点期间蚀刻该 第一间隙子结构。该制备方法还包括形成一第二间隙子结构在该蚀刻的第一 间隙子结构上；以及在该第二间隙子结构形成之后执行一热处理，以将该第 一间隙子结构的一部分转换成一气隙。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括 形成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；以及形 成一半导体层在该半导体基底上。该制备方法亦包括形成一金属层在该半导 体层上；以及形成一图案化遮罩在该金属层上。该制备方法还包括使用该图 案化遮罩当作一遮罩而蚀刻该半导体层与该金属层，以形成一位元线结构。 该位元线结构形成在该第一源极/漏极区上且电性连接到该第一源极/漏极 区。此外，该制备方法包括形成一第一间隙子结构在该位元线结构的一侧壁 上以及在该图案化遮罩的一侧壁上；以及形成一电容器接触点在该第二源极/漏极区上且电性连接到该第二源极/漏极区，其中该第一间隙子结构夹置在 该位元线结构与该电容器接触点之间。该制备方法亦包括形成一第二间隙子 结构在该第一间隙子结构上；以及在该第二间隙子结构形成之后执行一热处 理制程，以形成一气隙在该第一间隙子结构中。
本公开的再另一实施例提供一种半导体元件。该半导体元件包括一第一 源极/漏极区以及一第二源极/漏极区，设置在一半导体基底中；以及一位元 线，设置在该第一源极/漏极区上且电性连接到该第一源极/漏极区。该半导 体元件亦包括一电容器接触点，设置在该第二源极/漏极区上且电性连接到该 第二源极/漏极区；以及一第一间隙子结构，夹置在该位元线与该电容器接触 点之间。该第一间隙子结构包括一气隙。该半导体元件还包括一第二间隙子 结构，设置在该第一间隙子结构上。该气隙被该第二间隙子结构所覆盖。
本公开的所述实施例具有一些有益的特征。通过执行一热处理制程以将 该第一间隙子结构的一部分转换成一气隙，可降低位在该第一间隙子结构的 相反侧处的所述导电特征之间的寄生电容，以及该第一间隙子结构的所述保 留部分可对该半导体元件提供额外的结构支撑。再者，通过形成该第二间隙 子结构在该第一间隙子结构上，可避免未预期的短路。结果，可改善整体元 件效能，并可提升该半导体元件的良率。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代 而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实 施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、 物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公 开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同 功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物 质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成 物、手段、方法、或步骤是包含于本申请案的权利要求内。

Claims (17)

1.一种半导体元件的制备方法，包括：
形成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；
形成一位元线在该第一源极/漏极区上且电性连接到该第一源极/漏极区；
形成一第一间隙子结构在该位元线的一侧壁上；
形成一电容器接触点在该第二源极/漏极区上且电性连接到该第二源极/漏极区，其中该电容器接触点邻近该第一间隙子结构设置，且在形成该电容器接触点期间蚀刻该第一间隙子结构；
形成一第二间隙子结构在该蚀刻的第一间隙子结构上；以及
在该第二间隙子结构形成之后执行一热处理，以将该第一间隙子结构的一部分转换成一气隙。
2.如权利要求1所述的半导体元件的制备方法，其中该第一间隙子结构为三层结构，包括一内间隙子、一中间间隙子以及一外间隙子，该内间隙子接触点位元线，该外间隙子与该内间隙子通过该中间间隙子而分隔开，以及其中该中间间隙子包含一能量可移除材料，且该能量可移除材料通过该热处理制程而转换成该气隙。
3.如权利要求1所述的半导体元件的制备方法，还包括形成一导电垫在该电容器接触点上且电性连接到该电容器接触点，其中该第二间隙子结构被该导电垫所覆盖。
4.如权利要求1所述的半导体元件的制备方法，其中形成该位元线的步骤包括：
蚀刻该半导体基底以形成一开孔在该第一源极/漏极区上；
形成一半导体层在该半导体基底上，其中该开孔被该半导体层的一部分所填满；
形成一金属层在该半导体层上；
形成一图案化遮罩在该金属层上；以及
使用该图案化遮罩当作一遮罩以蚀刻该金属层与该半导体层。
5.如权利要求4所述的半导体元件的制备方法，其中在蚀刻该金属层与该半导体层期间，蚀刻该半导体层在该开孔中的该部分，以及形成该第一间隙子结构以覆盖该半导体层的该部分的一侧壁与该图案化遮罩的一侧壁。
6.如权利要求5所述的半导体元件的制备方法，其中在该电容器接触点形成之后，部分暴露该图案化遮罩的该侧壁，以及该第二间隙子结构直接接触该图案化遮罩的该侧壁与该电容器接触点的一上表面。
7.如权利要求1所述的半导体元件的制备方法，还包括：
形成一阻障层以覆盖该蚀刻的第一间隙子结构与该电容器接触点；
形成该第二间隙子结构在该阻障层上；以及
在该热处理制程执行之前，使用该第二间隙子结构当作一遮罩以蚀刻该阻障层。
8.一种半导体元件的制备方法，包括：
形成一第一源极/漏极区以及一第二源极/漏极区在一半导体基底中；
形成一半导体层在该半导体基底上；
形成一金属层在该半导体层上；
形成一图案化遮罩在该金属层上；
使用该图案化遮罩当作一遮罩而蚀刻该半导体层与该金属层，以形成一位元线结构，其中该位元线结构形成在该第一源极/漏极区上且电性连接到该第一源极/漏极区；
形成一第一间隙子结构在该位元线结构的一侧壁上以及在该图案化遮罩的一侧壁上；
形成一电容器接触点在该第二源极/漏极区上且电性连接到该第二源极/漏极区，其中该第一间隙子结构夹置在该位元线结构与该电容器接触点之间；
形成一第二间隙子结构在该第一间隙子结构上；以及
在该第二间隙子结构形成之后执行一热处理制程，以形成一气隙在该第一间隙子结构中。
9.如权利要求8所述的半导体元件的制备方法，还包括：
蚀刻该半导体基底以形成一开孔在该第一源极/漏极区上；
以该半导体层的一部分填满该开孔，其中在蚀刻该半导体层期间部分移除该半导体层的该部分，以便在该位元线旁边形成一间隙；以及
以该第一间隙子结构填满该间隙。
10.如权利要求8所述的半导体元件的制备方法，还包括：
在该第一间隙子结构形成之后，形成一第一介电层在该第二源极/漏极区上；
部分蚀刻该第一介电层以暴露该第二源极/漏极区；
沉积一导电材料以覆盖该第二源极/漏极区；以及
在该导电材料上执行一回蚀制程以形成该电容器接触点，其中在该回蚀制程期间部分蚀刻该第一间隙子结构。
11.如权利要求8所述的半导体元件的制备方法，还包括：
形成一第二介电层以覆盖该第二间隙子结构与该电容器接触点；以及
形成一导电垫以穿经该第二介电层，其中该导电垫设置在该电容器接触点上且电性连接到该电容器接触点，且该导电垫直接接触该第二间隙子结构。
12.一种半导体元件，包括：
一第一源极/漏极区以及一第二源极/漏极区，设置在一半导体基底中；
一位元线，设置在该第一源极/漏极区上且电性连接到该第一源极/漏极区；
一电容器接触点，设置在该第二源极/漏极区上且电性连接到该第二源极/漏极区；
一第一间隙子结构，夹置在该位元线与该电容器接触点之间，其中该第一间隙子结构包括一气隙；以及
一第二间隙子结构，设置在该第一间隙子结构上，其中该气隙被该第二间隙子结构所覆盖。
13.如权利要求12所述的半导体元件，其中该第一间隙子结构包括一内间隙子以及一外间隙子，该内间隙子接触该位元线，该外间隙子接触该电容器接触点，且该气隙夹置在该内间隙子与该外间隙子之间。
14.如权利要求12所述的半导体元件，其中该第一间隙子结构的该气隙延伸进入该半导体基底中。
15.如权利要求12所述的半导体元件，其中该电容器接触点的一部分被该第二间隙子结构所覆盖。
16.如权利要求13所述的半导体元件，还包括一图案化遮罩，设置在该位元线结构上，其中该第二间隙子结构设置在该图案化遮罩的一侧壁上。
17.如权利要求16所述的半导体元件，还包括一导电垫，设置在该电容器接触点上且电性连接到该电容器接触点，其中该导电垫延伸在该第二间隙子结构与该图案化遮罩上。
CN202111282655.9A 2021-02-18 2021-11-01 半导体元件及其制备方法 Pending CN114975444A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/178,984 2021-02-18
US17/178,984 US11398484B1 (en) 2021-02-18 2021-02-18 Semiconductor device with air gap between bit line and capacitor contact and method for forming the same

Publications (1)

Publication Number Publication Date
CN114975444A true CN114975444A (zh) 2022-08-30

Family

ID=82483892

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111282655.9A Pending CN114975444A (zh) 2021-02-18 2021-11-01 半导体元件及其制备方法

Country Status (3)

Country Link
US (2) US11398484B1 (zh)
CN (1) CN114975444A (zh)
TW (1) TWI793742B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521804B2 (en) * 2005-02-03 2009-04-21 Samsung Electronics Co., Ltd. Semiconductor device preventing electrical short and method of manufacturing the same
US8849929B2 (en) * 2011-04-27 2014-09-30 Microsoft Corporation Applying actions to item sets within a constraint
KR20130137393A (ko) * 2012-06-07 2013-12-17 에스케이하이닉스 주식회사 에어갭 캡핑을 위한 스페이서를 갖는 반도체 장치 및 그 제조 방법
KR20140086645A (ko) * 2012-12-28 2014-07-08 에스케이하이닉스 주식회사 자기정렬된 에어갭을 구비한 반도체장치 및 그 제조 방법
KR102001493B1 (ko) * 2013-04-16 2019-07-18 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9425200B2 (en) * 2013-11-07 2016-08-23 SK Hynix Inc. Semiconductor device including air gaps and method for fabricating the same
US10707215B2 (en) * 2018-08-22 2020-07-07 Micron Technology, Inc. Methods of forming semiconductor devices, and related semiconductor devices, memory devices, and electronic systems

Also Published As

Publication number Publication date
US11398484B1 (en) 2022-07-26
US11825647B2 (en) 2023-11-21
TW202234662A (zh) 2022-09-01
US20220262802A1 (en) 2022-08-18
TWI793742B (zh) 2023-02-21
US20220262804A1 (en) 2022-08-18

Similar Documents

Publication Publication Date Title
US20220271173A1 (en) Formation method of semiconductor device with isolation structure
CN113964125A (zh) 具有石墨烯层的半导体元件及其制备方法
CN112687645A (zh) 具有位在接合垫侧壁上的间隙子的半导体元件及制备方法
CN112786554A (zh) 半导体元件
US11670587B2 (en) Semiconductor device with copper-manganese liner and method for forming the same
CN114464594A (zh) 半导体元件结构及其制备方法
US11876045B2 (en) Method for preparing semiconductor device with copper-manganese liner
CN112397511A (zh) 具有气隙结构的半导体元件及其制备方法
TWI779638B (zh) 積體電路結構及其製備方法
CN115223986A (zh) 半导体元件及其制备方法
TWI793742B (zh) 位元線與電容器接觸點之間具有氣隙的半導體元件的製備方法
CN114613744A (zh) 具有含锰导电栓塞的半导体元件结构及其制备方法
TWI786821B (zh) 在兩個導電部件之間具有氣隙之半導體元件及其製備方法
CN114914242A (zh) 半导体元件及其制备方法
CN114496977A (zh) 半导体元件结构及其制备方法
CN112420665A (zh) 具有空气间隔物的半导体元件及其制造方法
US20240021708A1 (en) Structure and formation method of semiconductor device with power rail
US11665886B2 (en) Method for fabricating semiconductor device with carbon liner over gate structure
CN112736082B (zh) 半导体元件及其制备方法
US20240021480A1 (en) Structure and formation method of semiconductor device with dielectric fin
US20240186244A1 (en) Semiconductor device structure with energy removable structure and method for preparing the same
CN115346940A (zh) 半导体元件及其制备方法
CN114695309A (zh) 半导体元件结构及其制备方法
CN116600561A (zh) 半导体元件及其制备方法
CN115621250A (zh) 着陆垫下方具有气隙的半导体元件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination