CN114496977A - 半导体元件结构及其制备方法 - Google Patents

半导体元件结构及其制备方法 Download PDF

Info

Publication number
CN114496977A
CN114496977A CN202110908628.1A CN202110908628A CN114496977A CN 114496977 A CN114496977 A CN 114496977A CN 202110908628 A CN202110908628 A CN 202110908628A CN 114496977 A CN114496977 A CN 114496977A
Authority
CN
China
Prior art keywords
layer
conductive
liner
opening
conductive layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110908628.1A
Other languages
English (en)
Inventor
郭锦德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanya Technology Corp
Original Assignee
Nanya Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanya Technology Corp filed Critical Nanya Technology Corp
Publication of CN114496977A publication Critical patent/CN114496977A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H01L21/76852—Barrier, adhesion or liner layers the layer covering a conductive structure the layer also covering the sidewalls of the conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1052—Formation of thin functional dielectric layers
    • H01L2221/1057—Formation of thin functional dielectric layers in via holes or trenches
    • H01L2221/1063—Sacrificial or temporary thin dielectric films in openings in a dielectric
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/485—Bit line contacts

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Inorganic Compounds Of Heavy Metals (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

本公开提供一种具有不同深宽比的导电栓柱与含锰衬垫层的半导体元件结构及其制备方法。该半导体元件结构包括：一基底，具有一图案密集区以及一图案稀疏区；一第一导电层，设置在该基底上；一第一介电层，设置在该第一导电层上；一第一导电栓柱与一第二导电栓柱，设置在该第一介电层中，其中该第一导电栓柱与该第二导电栓柱包含铜，并通过包含锰的一第一衬垫层而与该第一介电层分隔开；其中该第一导电栓柱与该第二导电栓柱具有不同深宽比。

Description

半导体元件结构及其制备方法
技术领域
本申请案主张2020年11月13日申请的美国正式申请案第17/097,876号的优先权及益处，该美国正式申请案的内容以全文引用的方式并入本文中。
本公开关于一种半导体元件结构及其制备方法。特别是有关于一种具有多个不同深宽比的导电栓柱与含锰衬垫层的半导体元件结构及其制备方法。
背景技术
对于许多现代应用，半导体元件是不可或缺的。随着电子科技的进步，半导体元件的尺寸变得越来越小，于此同时提供较佳的功能以及包含较大的集成电路数量。由于半导体元件的规格小型化，实现不同功能的半导体元件的不同型态与尺寸规模，整合(integrated)并封装(packaged)在一单一模块中。再者，许多制造步骤执行于各式不同型态的半导体装置的整合(integration)。
然而，所述半导体元件的制造与整合包含许多复杂步骤与操作。在所述半导体元件中的整合变得越加复杂。所述半导体元件的制造与整合的复杂度中的增加可造成多个缺陷，例如导电结构中形成的空孔(void)，其由于难以填充高深宽比的开孔所造成。据此，有持续改善所述半导体元件的制造流程的需要，以便对付所述缺陷。
上文的「先前技术」说明仅提供背景技术，并未承认上文的「先前技术」说明揭示本公开的标的，不构成本公开的先前技术，且上文的「先前技术」的任何说明均不应作为本案的任一部分。
发明内容
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括：一基底，具有一图案密集区以及一图案稀疏区；一第一导电层，设置在该基底上；一第一介电层，设置在该第一导电层；一第一导电栓柱与一第二导电栓柱，设置在该第一介电层中；其中该第一导电栓柱与该第二导电栓柱包含铜，并通过包含锰的一第一衬垫层而与该第一介电层分隔开；其中该第一导电栓柱与该第二导电栓柱具有不同深宽比。
在一些实施例中，该半导体元件结构还包括一第二导电层，设置在该第一导电层上，其中该第一导电层与该第二导电层包含铜，以及该第一导电栓柱电性连接该第一导电层到该第二导电层。
在一些实施例中，该第一衬垫层包含铜锰硅(CuMnSi)。
在一些实施例中，该第二导电栓柱的一宽度大于该第一导电栓柱的一宽度，以及该第二导电栓柱的一高度大于该第一导电栓柱的一高度。
在一些实施例中，该基底包括：一第一下导电层，设置在一半导体基底下；一第二下导电层，设置在该第一导电层下；一第一下导电栓柱，设置在该第一下导电层与该第二下导电层之间，且电性连接该第一下导电层与该第二下导电层，其中该第一下导电栓柱包含铜；以及一第一下衬垫层，围绕该第一下导电层设置，其中该第一下衬垫层包含锰。
在一些实施例中，该半导体元件结构还包括一第一下介电层以及一气隙，该第一下介电层围绕该第一下衬垫层设置，该气隙位在该第一下衬垫层与该第一下介电层之间。
在一些实施例中，该第一衬垫层包括：一第一衬垫子层，设置在该第一导电层上且直接接触该第一导电层，其中该第一衬垫子层包含锰硅(MnSi)；以及一第二衬垫子层，设置在该第一衬垫子层上，其中该第二衬垫子层包含锰。
在一些实施例中，该第二衬垫层包含铜猛硅。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：准备一基底，该基底具有一图案密集区以及一图案稀疏区；形成一第一导电层在该基底上；形成一第一介电层在该第一导电层上；蚀刻该第一介电层以形成一第一开孔以及一第二开孔，进而暴露该第一导电层，其中该第一开孔与该第二开孔具有不同深宽比；形成一第一衬垫层与一第一导电栓柱在该第一开孔以及形成一第二导电栓柱在该第二开孔中，其中该第一衬垫层包含锰，该第一导电栓柱包含铜，以及该第一导电栓柱以及该第二导电栓柱被该第一衬垫层所围绕；以及形成一第二导电层在该第一介电层上、在该第一衬垫层上以及在该第一导电层上，其中该第二导电层包含铜。
在一些实施例中，准备该基底包括：形成一第一下导电层在一半导体基底上，其中该第一下导电层包含铜；形成一第一下介电层在该第一导电层上；蚀刻该第一下介电层以形成一第一下开孔，进而暴露该第一导电层；形成一第一下衬垫层以及一第一下导电栓柱在该第一下开孔中，其中该第一下衬垫层包含锰，该第一下导电栓柱包含铜，以及该第一下导电栓柱被该第一下衬垫层所围绕；以及形成一第一下导电层在该第一下介电层上、在该第一衬垫层上以及在该第一下导电层上，其中该第一下导电层包含铜。
在一些实施例中，该半导体元件结构的制备方法还包括在该第一下衬垫层与该第一下导电栓柱形成之前，形成一能量可移除层以加衬该第一下开孔，其中在该能量可移除层形成之后，部分暴露该第一下导电层。
在一些实施例中，该半导体元件结构的制备方法还包括在该第二下导电层形成之后，执行一热处理制程以转换该能量可移除层成为一气隙。
在一些实施例中，该半导体元件结构的制备方法还包括：形成一第二下介电层在该第二下导电层上；蚀刻该第二下介电层以形成一第二下开孔，进而暴露该第二下导电层；形成一第二下衬垫层以及一第二下导电栓柱在该第二开孔中，其中该第二下导电栓柱被该第二下衬垫层所围绕，该第二下衬垫层包含锰，以及该第二下导电栓柱包含铜。
在一些实施例中，该第一下导电栓柱与该第二下导电栓柱均还包含钨。
在一些实施例中，该第二下导电层通过该第二下衬垫层而与该第二下介电层分隔开，以及该第二下衬垫层的一部分夹置在该第二下导电栓柱与该第二下导电层之间。
在一些实施例中，形成该第二下衬垫层包括：形成一第一衬垫子层在该第二介电层的一上表面上，其中该第二下开孔的各侧壁以及一下表面被该第一衬垫子层所覆盖，以及其中该第一衬垫子层包含锰硅；形成一第二衬垫子层在该第一衬垫子层上，其中该第二衬垫子层包含锰；以及形成一第三衬垫子层在该第二衬垫子层上，其中该第三衬垫子层包含铜锰(CuMn)。
在一些实施例中，该第二开孔的一宽度大于该第一开孔的一宽度。
在一些实施例中，该第二开孔的一高度大于该第一开孔的一高度。
在一些实施例中，该第二导电栓柱的一高度大于该第一导电栓柱的一高度。
在一些实施例中，该第二导电栓柱的一宽度大于该第一导电栓柱的一宽度。
本公开的一些实施例提供一种半导体元件结构。在一些实施例中，该半导体元件结构具有一导电栓柱以及一衬垫层，该导电栓柱位在二导电层之间，且电性连接该二导电层，而该二导电层在垂直方向设置，该衬垫层围绕该导电栓柱设置。该导电栓柱包含铜，以及该衬垫层包含锰。该含锰衬垫层经配置以降低或避免多个空孔形成在该导电栓柱中，借此减少该导电栓柱的接触电阻。因此，可提升该半导体元件结构的操作速度，其显著地改变整体元件效能。
上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
参阅实施方式与权利要求合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。
图1例示本公开一些实施例的一半导体元件结构的剖视示意图。
图2例示本公开一些实施例的一改良半导体元件结构的剖视示意图。
图3例示本公开一些实施例的一改良半导体元件结构的剖视示意图。
图4例示本公开一些实施例的一改良半导体元件结构的剖视示意图。
图5例示本公开一些实施例的一半导体元件结构的制备方法的流程示意图。
图6例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，依序形成一第一导电层以及一第一介电层在一半导体基底上。
图7例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，蚀刻该第一介电层以暴露该第一导电层的一部分。
图8例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一能量可移除材料在该第一介电层上。
图9例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，蚀刻该能量可移除材料以形成一能量可移除层在该第一介电层中。
图10例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一衬垫材料在该能量可移除层上。
图11例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，蚀刻该衬垫材料以形成一衬垫层在该第一介电层中并被该能量可移除层所围绕。
图12例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一导电栓柱在该第一介电层中并被该衬垫层所围绕。
图13例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一第二导电层在该第一介电层上。
图14例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成具有一开孔的一第二介电层，以通过该开孔暴露该第二导电层。
图15例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一衬垫层在该第二介电层上。
图16例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一导电栓柱在该第二介电层中并被该衬垫层所围绕。
图17例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一第三导电层在该第二介电层上。
图18例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在一改良半导体元件结构形成期间，形成一衬垫层在该第二介电层上。
图19例示本公开一些实施例的一半导体元件结构的剖视示意图，其中该半导体元件结构具有一图案密集区以及一图案稀疏区。
图20例示本公开一些实施例的一半导体元件结构的制备方法的流程示意图，其中该半导体元件结构具有一图案密集区以及一图案稀疏区。
图21例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，依序形成一第一导电层以及具有一第一开孔的一第一介电层在一半导体基底上。
图22例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成一能量可移除层在该图案密集区的该第一开孔中。
图23例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成多个衬垫层在所述第一开孔中。
图24例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成多个导电栓柱在所述第一开孔中以及形成一第二导电层在该第一介电层上。
图25例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成具有多个第二开孔的一第二介电层在该第二导电层上。
图26例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成多个衬垫层在所述第二开孔中。
图27例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在该半导体元件结构形成期间，形成多个导电栓柱在所述第二开孔中以及形成一第三导电层在该第二介电层上。
图28例示本公开一些实施例具有多个存储器胞的阵列的一例示集成电路的部分结构示意图。
其中，附图标记说明如下：
10：制备方法
100a：半导体元件结构
100b：半导体元件结构
1000：存储器元件
101：半导体基底
103：第一导电层
105：第一介电层
110：第一开孔
110’：第一开孔
110”：第一开孔
113：能量可移除材料
113’：能量可移除结构
113”：能量可移除结构
123：衬垫材料
123’：衬垫层
133：导电栓柱
143：第二导电层
145：第二介电层
145T：上表面
150：第二开孔
150’：第二开孔
150B：下表面
150S：侧壁
153：衬垫层
155：第一衬垫子层
157：第二衬垫子层
159：第三衬垫子层
163：导电栓柱
173：第三导电层
180：气隙
200a：半导体元件结构
200b：半导体元件结构
250：第二开孔
253：衬垫层
30：制备方法
300：半导体元件结构
301：半导体基底
303：第一导电层
305：第一介电层
310a：第一开孔
310a’：第一开孔
310a”：第一开孔
310b：第一开孔
310b’：第一开孔
313：能量可移除层
313’：能量可移除结构
323a：衬垫层
323b：衬垫层
333a：导电栓柱
333b：导电栓柱
343：第二导电层
345：第二介电层
350a：第二开孔
350a’：第二开孔
350b：第二开孔
350b’：第二开孔
353：衬垫层
355：第一衬垫子层
357：第二衬垫子层
363a：导电栓柱
363b：导电栓柱
373：第三导电层
380：气隙
50：存储器胞
51：场效晶体管
53：电容器
55：漏极
57：源极
59：栅极
A：图案密集区
B：图案稀疏区
BL：位元线
D1：深度
D2：深度
H1：高度
H2：高度
S11：步骤
S13：步骤
S15：步骤
S17：步骤
S19：步骤
S21：步骤
S23：步骤
S31：步骤
S33：步骤
S35：步骤
S37：步骤
S39：步骤
S41：步骤
S43：步骤
W1：宽度
W2：宽度
W3：宽度
W4：宽度
WL：字元线
具体实施方式
以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。
此外，为易于说明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空间相对关用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关。所述空间相对关用语旨在除图中所绘示的取向外亦囊括元件在使用或操作中的不同取向。所述装置可具有其他取向(旋转90度或处于其他取向)且本文中所用的空间相对关描述语可同样相应地进行解释。
图1例示本公开一些实施例的一半导体元件结构100a的剖视示意图。依据一些实施例，如图1所示，半导体元件结构100a具有一第一导电层103、一第一介电层105、一第二导电层143、一第二介电层145以及一第三导电层173；第一导电层103设置在一半导体基底101上；第一介电层105设置在第一导电层103上；第二导电层143设置在第一介电层105上；第二介电层145设置在第二导电层143上；第三导电层173设置在第二介电层145上。
半导体元件结构100a亦包括设置在第一介电层105中的一衬垫层123’以及一导电栓柱133。在一些实施例中，导电栓柱133被衬垫层123’所围绕，以及衬垫层123’被第一介电层105所围绕。应当理解，第一导电层103通过导电栓柱143而电性连接到第二导电层143。
再者，半导体元件结构100a包括一能量可移除结构113’，设置在第一介电层105中以及在衬垫层123’与第一介电层105之间。在一些实施例中，一气隙180被能量可移除结构113’所包围。换言之，气隙180设置在衬垫层123’与第一介电层105之间。在一些实施例中，衬垫层123’被能量可移除结构113’与气隙180所围绕。在一些另外的实施例中，并未形成能量可移除结构113’。在这些例子中，衬垫层123’通过气隙180而与第一介电层105分隔开。
半导体元件结构100a还包括设置在第二导电层143与第三导电层1732之间的一衬垫层153以及一导电栓柱163。在一些实施例中，导电栓柱163被衬垫层153所围绕。应当理解，第二导电层143通过导电栓柱163与衬垫层153而电性连接到第三导电层173。
在一些实施例中，衬垫层153设置在第二介电层145与第三导电层173之间，且在导电栓柱163与第二介电层145之间以及在导电栓柱163与第二导电层143之间延伸。在一些实施例中，导电栓柱163的各侧壁与下表面被衬垫层153所覆盖。在一些实施例中，衬垫层153的一部分夹置在导电栓柱163与第二导电层143之间。
在一些实施例中，衬垫层153为一叠层(laminated)多层结构。依据一些实施例，如图1所示，衬垫层153具有一第一衬垫子层155、一第二衬垫子层157以及一第三衬垫子层159；第二衬垫子层157设置在第一衬垫子层155上；第三衬垫子层159设置在第二衬垫子层157上。在一些实施例中，第一衬垫子层155直接接触第二导电层143与第二介电层145。在一些实施例中，第三衬垫子层159直接接触导电栓柱163与第三导电层173。
在一些实施例中，半导体元结构100a为一动态随机存取存储器(DRAM)。在这些例子中，多个导电层(包括第一导电层103、第二导电层143以及第三导电层173)可当作用于DRAM的位元线(BL)、存储节点及/或配线层(wiring layers)，以及多个导电栓柱(包括导电栓柱133与163)可当作用于DRAM的位元线接触点栓柱、电容接触点栓柱及/或内连接结构。
在一些实施例中，第一导电层103、第二导电层143、第三导电层173以及导电栓柱133与163均包含铜(Cu)，以及衬垫层123’与153均包含锰(Mn)。在一些其他实施例中，导电栓柱133与163均还包含钨(W)。特别是，依据一些实施例，衬垫层123’包含铜锰硅(copper-manganese-silicon，CuMnSi)，衬垫层153的第一衬垫子层155包含锰硅(manganesesilicon，MnSi)，衬垫层153的第二衬垫子层157包含锰(Mn)，以及衬垫层153的第三衬垫子层159包含铜锰(copper manganese，CuMn)。
含锰衬垫层123’与153经配置以降低或避免多个空孔形成在导电栓柱133与163中，借此减少导电栓柱133与163的接触电阻。因此，可提升半导体元件结构100a的操作速度，其显著地改善整体元件效能。
图2例示本公开一些实施例的一改良半导体元件结构100b的剖视示意图，其为半导体元件结构100a的一另外的实施例。出于一致性和清楚的理由，出现在图1及图2中的类似元件将标记为相同的元件编号。
类似于半导体元件结构100a，半导体元件结构100b包括设置在第一介电层105中的导电栓柱133与衬垫层123’，以及导电栓柱133被衬垫层123’所围绕。其差异在于能量可移除结构113”与气隙180并未形成在半导体元件结构100b的第一介电层105中。意即，衬垫层123’直接接触第一介电层105。
此外，类似于半导体元件结构100a，半导体元件结构100b的含锰衬垫层123’与153经配置以降低或避免多个空孔形成在导电栓柱133与163中，借此减少导电栓柱133与163的接触电阻。因此，可提升半导体元件结构100b的操作速度，其显著地改善整体元件效能。
图3例示本公开一些实施例的一改良半导体元件结构200a的剖视示意图，其为半导体元件结构100a的一另外的实施例。出于一致性和清楚的理由，出现在图1及图3中的类似元件将标记为相同的元件编号。
类似于半导体元件结构100a，半导体元件结构200a包括设置在第二导电层143与第三导电层1723之间的一衬垫层253以及导电栓柱163。其差异在于半导体元件结构200a的衬垫层253为一单一层。在一些实施例中，衬垫层253包含铜锰硅。
此外，类似于半导体元件结构100a，半导体元件结构200a的衬垫层123’与253经配置以降低或避免多个孔洞形成在导电栓柱133与163中，借此减少导电栓塞133与163的接触电阻。因此，可提升半导体元件结构200a的操作速度，其显著地改善整体元件的效能。
图4例示本公开一些实施例的一改良半导体元件结构200b的剖视示意图，其为半导体元件结构200a的一另外的实施例。出于一致性和清楚的理由，出现在图3及图4中的类似元件将标记为相同的元件编号。
类似于半导体元件结构200a，半导体元件结构200b包括设置在第一介电层105中的导电栓柱133与衬垫层123’，以及导电栓柱133被衬垫层123’所围绕。其差异在于能量可移除结构113”与气隙180并未形成在半导体元件结构200b的第一介电层105中。意即，衬垫层123’直接接触第一介电层105。
此外，类似于半导体元件结构200a，半导体元件结构200b的含锰衬垫层123’与253经配置以降低或避免多个孔洞形成在导电栓柱133与263中，借此减少导电栓塞133与263的接触电阻。因此，可提升半导体元件结构200b的操作速度，其显著地改善整体元件的效能。
图5例示本公开一些实施例的一半导体元件结构(包括半导体元件结构100与改良的半导体元件结构100b、200a、200b)的制备方法10的流程示意图，制备方法10包括步骤S11、S13、S15、S17、S19、S21以及S23。图5的步骤S11到S23结合以下图式进行详细说明。
图6到图17例示本公开一些实施例在半导体元件结构100a形成期间的各中间阶段的剖视示意图。如图6所示，提供半导体基底101。半导体基底101可为一半导体晶圆，例如一硅晶圆。
另外或是此外，半导体基底101可包含元素(elementary)半导体材料、化合物(compound)半导体材料及/或合金半导体材料。元素半导体材料的例子可包括结晶硅(crystal silicon)、多晶硅(polycrystalline silicon)、非晶硅(amorphous silicon)、锗及/或钻石，但并不以此为限。化合物半导体材料的例子可包括碳化硅(siliconcarbide)、砷化镓(gallium arsenic)、磷化镓(gallium phosphide)、磷化铟(indiumphosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)，但并不以此为限。合金半导体材料的例子可包括硅锗(SiGe)、磷砷化镓(GaAsP)、砷化铝铟(AlInAs)、砷化铝镓(AlGaAs)、砷化镓铟(GaInAs)、磷化镓铟(GaInP)以及磷砷化镓铟(GaInAsP)，但并不以此为限。
在一些实施例中，半导体基底101包括一外延层(epitaxial layer)。举例来说，半导体基底101具有一外延层，覆盖一块状(bulk)半导体上。在一些实施例中，半导体基底101为一绝缘体上覆半导体(semiconductor-on-insulator)基底，其可包括一基底、一埋入氧化物层(buried oxide layer)以及一半导体层，而埋入氧化物层位在基底上，半导体层位在埋入氧化物层上，而绝缘体上覆半导体基底例如一绝缘体上覆硅(silicon-on-insulator，SOI)基底、一绝缘体上覆硅锗(silicon germanium-on-insulator，SGOI)基底或一绝缘体上覆锗(germanium-on-insulator，GOI)基底。绝缘体上覆半导体基底可使用氧离子布植分离(separation by implanted oxygen，SIMOX)、晶圆接合(wafer bonding)及/或其他适合的方法制造。
仍请参考图6，依据一些实施例，第一导电层103形成在半导体基底101上，以及第一介电层105形成在第一导电层103上。其个别步骤绘示在如图5所示的方法10中的步骤S11。
在一些实施例中，第一导电层103包含铜，以及第一导电层103的制作技术包含一沉积制程，例如一化学气相沉积(CVD)制程、一物理气相沉积(PVD)制程、一原子层沉积(ALD)制程、一金属有机化学气相沉积(MOCVD)制程、一喷溅(sputtering)制程、一镀覆(plating)制程或其他可应用的制程。在一些实施例中，第一介电层105包含氧化硅、氮化硅、氮氧化硅或其他可应用的介电材料，以及第一介电层105的制作技术包含一沉积制程，例如一CVD制程、一PVD制程、一ALD制程、一旋转涂布制程或其他可应用的制程。
接着，依据一些实施例，如图7所示，在第一介电层105上执行一蚀刻制程，以形成一第一开孔110，进而暴露第一导电层103。其个别步骤绘示在如图5所示的方法10中的步骤S13。第一开孔110的形成可包括形成一图案化遮罩(图未示)在第一介电层105上，以及通过使用该图案化遮罩当作一遮罩以蚀刻第一介电层105。此外，用于形成第一开孔110的蚀刻制程可为一湿蚀刻制程、一干蚀刻制程或其组合。
接下来，依据一些实施例，如图8所示，一能量可移除材料113共形地形成在第一介电层105上。在一些实施例中，第一开孔110的各侧壁以及下表面被能量可移除材料113所覆盖。然后，依据一些实施例，如图9所示，在能量可移除材料113上执行一非等向性蚀刻制程，以在所有位置垂直地移除相同数量的能量可移除材料113，留下一能量可移除层113’在第一开孔110的各侧壁上。
在一些实施例中，能量可移除层113’的材料包括一基础材料以及一可分解成孔剂材料，而该可分解成孔剂材料在暴露在一能量源(意即热源)时而被大致地移除。在一些实施例中，基础材料包含氢倍半硅氧烷(hydrogen silsesquioxane，HSQ)、甲基硅酸盐(methylsilsesquioxane，MSQ)、多孔聚芳醚(porous polyarylether，PAE)、多孔SiLK(porous SiLK)或多孔氧化硅(porous SiO2)，而可分解成孔剂材料包含一成孔剂有机化合物(porogen organic compound)，其可提供孔隙率给原本被在接下来的制程的能量可移除层113’所占用的空间。
再者，能量可移除材料113通过一CVD、一PVD、一ALD、一旋转涂布或其他适合的制程进行沉积。此外，在能量可移除材料113上所执行的非等向性蚀刻制程可为一干蚀刻制程。依据一些实施例，在非等向性蚀刻制程执行之后，获得第一开孔110’被能量可移除层113’所围绕的一余留部分，以及第一导电层103通过第一开孔110’的该余留部分而部分暴露。
应当理解，能量可移除层113’的形成是可选择的。在一些实施例中，并未执行能量可移除层113(图8)的沉积制程以及用于形成能量可移除层113’(图9)的非等向性蚀刻制程。在这些例子中，并未形成气隙180以及能量可移除结构113”，以及所得的结构可类似于在图2中的半导体元件结构100b或是在图4中的半导体元件结构200b。
接着，依据一些实施例，如图10所示，一衬垫材料123共形地沉积在第一介电层105上。在一些实施例中，第一开孔110’的该余留部分的各侧壁与下表面被衬垫材料113所覆盖。然后，依据一些实施例，如图11所示，在衬垫材料123上执行一非等向性蚀刻制程，以在所有位置垂直地移除相同数量的衬垫材料123，留下衬垫层123’在能量可移除层113’的各侧壁上。
在一些实施例中，衬垫层123’的材料包含锰(Mn)，例如铜锰硅(copper-manganese-silicon，CuMnSi)。在一些实施例中，衬垫材料123通过一CVD制程、一PVD制程、一ALD制程、一喷溅制程或移他可应用的制程进行沉积。此外，在衬垫材料123上所执行的非等向性蚀刻制程可为一干蚀刻制程。依据一些实施例，在非等向性蚀刻制程执行之后，获得第一开孔110”被衬垫层123’所围绕的一余留部分，以及第一导电层103通过第一开孔110”的该余留部分而部分暴露。
依据一些实施例，如图12所示，在衬垫层123’形成之后，导电栓柱133形成在第一开孔110”的该余留部分中。其个别步骤绘示在如图5所示的方法10中的步骤S15。在一些实施例中，导电栓柱133被衬垫层123’所围绕。
在一些实施例中，导电栓柱133包含铜。在一些实施例中，导电栓柱133包含铜与钨(W)。导电栓柱133的形成可包括共形地沉积一导电材料(图未示)在第一介电层105上并充填第一开孔110”的该余留部分，以及执行一平坦化制程以移除该导电材料在第一介电层105的上表面上的多余部分。在一些实施例中，用于形成导电栓柱133的平坦化制程为一化学机械研磨(CMP)制程。
接着，依据一些实施例，如图13所示，第二导电层143形成在第一介电层105上。其个别步骤绘示在如图5所示的方法10中的步骤S17。在一些实施例中，第二导电层143包含铜。使用于形成第二导电层143的一些制程，类似于或相同于使用于形成第一导电层103的制程，而其详细说明不再在文中重复。在一些实施例中，能量可移除层113’、衬垫层123’以及导电栓柱133被第二导电层143所覆盖。
在一些实施例中，第二导电层143与导电栓柱133包含相同材料，且同时形成。举例来说，平坦化制程并未移除导电材料在第一介电层105的上表面上的多余部分，以及导电材料在第一介电层105的上表面上的该部分形成第二导电层143，而无须执行额外的沉积制程。
接下来，依据一些实施例，如图14所示，第二介电层145形成在第二导电层143上，以及在第二介电层145上执行一蚀刻制程以形成一第二开孔150，进而暴露第二导电层143。其个别步骤绘示在如图5所示的方法10中的步骤S19。使用于形成第二介电层145的一些材料与制程，类似于或相同于使用于形成第一介电层105的材料与制程，且其详细说明不再在文中重复。此外，第二开孔150的制作技术包含使用一图案化遮罩。使用于形成第二开孔150的一些制程，类似于或相同于使用于形成第一开孔110的制程，且其详细说明不再在文中重复。
依据一些实施例，如图15所示，在第二开孔150形成之后，衬垫层153形成在第二介电层145上。在一些实施例中，第二开孔150通过衬垫层153进行加衬。尤其是，依据一些实施例，第二介电层145的上表面145T、第二开孔150的各侧壁150S与下表面150B(参考图14)被衬垫层153所覆盖。
在一些实施例中，衬垫层153为多层结构，其包括第一衬垫子层155、第二衬垫子层157以及第三衬垫子层159。在一些实施例中，第一衬垫子层155包含锰硅，第二衬垫子层157包含锰，以及第三衬垫子层159包含铜锰。在一些实施例中，第一衬垫子层155、第二衬垫子层157以及第三衬垫子层159的制作技术包含多个沉积制程，例如CVD、PVD、MOCVD、喷溅、镀覆。在衬垫层153形成之后，获得第二开孔150’被衬垫层153所围绕的一余留部分。
接着，依据一些实施例，如图16所示，导电栓柱163形成在第二开孔150’的该余留部分中。其个别步骤绘示在如图5所示的方法10中的步骤S21。在一些实施例中，导电栓柱163被衬垫层153所围绕。
在一些实施例中，导电栓柱163包含铜。在一些实施例中，导电栓柱163包含铜与钨。导电栓柱163的形成可包括共形地沉积一导电材料(图未示)在衬垫层153上并充填第二开孔150’的该余留部分，以及执行一平坦化制程以移除导电材料在衬垫层153的上表面上的多余部分。在一些实施例中，用于形成导电栓柱163的平坦化制程为一CMP制程。
依据一些实施例，如图17所示，在导电栓柱163形成之后，第三导电层173形成在第二介电层145上。其个别步骤绘示在如图5所示的方法10中的步骤S23。在一些实施例中，第三导电层173包含铜。使用于第三导电层173的一些制程，类似于或相同于使用于形成第一导电层103的制程，且其详细说明不再在文中重复。在一些实施例中，衬垫层153与导电栓柱153被第三导电层173所覆盖。类似于第二导电层143与导电栓柱133，第三导电层173与导电栓柱163包含相同材料，且可同时形成。
请往回参考图1，在图17中的结构上执行一热处理制程，以转换能量可移除层113’成为气隙180。在一些实施例中，气隙180被能量可移除结构113”所包围，而能量可移除结构113”为能量可移除层113’的该余留部分。
更特别地，依据一些实施例，使用热处理制程以移除能量可移除层113’的可分解成孔剂材料，以产生孔洞(pores)，以及在可分解成孔剂材料移除之后，所述孔洞被空气所充填，以便获得气隙180。在一些其他实施例中，热处理制程可被一光处理制程、一电子束处理制程、其组合或是其他可应用的能量处理制程所取代。举例来说，可使用一紫外光(ultra-violet light，UV light)或雷射光，以移除能能量可移除层113’的可分解成孔剂材料，以便获得气隙180。在气隙180形成之后，获得半导体元件结构100a。
图18例示本公开一些实施例的一中间阶段的剖视示意图，其中该中间阶段在改良半导体元件结构200a形成期间，形成衬垫层253在第二介电层145上。依据一些实施例，如图18所示，在第二开孔150形成之后(例如图14的步骤之后)，衬垫层253形成在第二介电层145上。
在一些实施例中，衬垫层253为一单一层，其覆盖第二介电层145的上表面145T、第二开孔150的各侧壁150S以及下表面150B(参考图14)。在一些实施例中，衬垫层253包含铜锰硅。在衬垫层253形成之后，获得第二开孔250被衬垫层253所围绕的一余留部分。
接下来，第二开孔250的该余留部分被导电栓柱163所充填，以及形成第三导电层173以覆盖衬垫层253与导电栓柱163。在第三导电层173形成之后，执行一热处理制程以转换能量可移除层113’成为气隙180。在一些实施例中，气隙180被能量可移除结构113”所包围，而能量可移除结构113”为能量可移除层113’的该余留部分。气隙180形成之后，获得图3的改良的半导体元件结构200a。
图19例示本公开一些实施例的一半导体元件结构300的剖视示意图，其中半导体元件结构300具有一图案密集区A以及一图案稀疏区B。半导体元件结构300可类似于半导体元件结构100a，其类似的元件编号代表类似元件。
半导体元件结构300包括一第一导电层303、一第一介电层305、一第二导电层343、一第二介电层345以及一第三导电层373；第一导电层303设置在一半导体基底301上；第一介电层305设置在第一导电层303上；第二导电层343设置在第一介电层305上；第二介电层345设置在第二导电层343上；第三导电层373设置在第二介电层345上。类似于前述所述实施例的详细描述的关于此实施例的详细描述，经不再在文中重复。
在图案密集区A中，半导体元件结构300具有设置在第一介电层305中的一衬垫层323a与一导电栓柱333a，以及设置在第二介电层345中的一衬垫层353与一导电栓柱363a。在一些实施例中，导电栓柱333a被衬垫层323a所围绕，以及导电栓柱363a被衬垫层353所围绕。再者，半导体元件结构300具有一能量可移除结构313’以及一气隙380，而气隙380被在图案密集区A中的能量可移除结构313’所包围。
在图案稀疏区B中，半导体元件结构300具有设置在第一介电层305中的一衬垫层323b与一导电栓柱333b，以及设置在第二介电层345中的一导电栓柱363b。在一些实施例中，导电栓柱333b被衬垫层323b所围绕。应当理解，衬垫层353从图案密集区A延伸到图案稀疏区B，以及导电栓柱363b被衬垫层353所围绕。
接下来，衬垫层353为一多层结构，其包括一第一衬垫子层355以及一第二衬垫子层357，而第二衬垫子层357设置在第一衬垫子层355上。在一些实施例中，第一衬垫子层355直接接触第二导电层343与第二介电层345。在一些实施例中，第二衬垫子层357直接接触导电栓柱363a与363b，以及第三导电层373。在一些实施例中，导电栓柱363a与363b视为一第一导电栓柱以及一第二导电栓柱，其具有不同深宽比。
在一些实施例中，第一导电层303、第二导电层343、第三导电层373以及导电栓柱333a、333b、363a、363b均包含铜，以及衬垫层323a、323b、353均包含锰。在一些其他实施例中，导电栓柱333a、333b、363a、363b均还包含钨。特别是，依据一些实施例，衬垫层323a与323b均包含铜锰硅，衬垫层353的第一衬垫子层355包含富含锰的锰硅或锰，以及衬垫层353的第二衬垫子层357包含铜锰。
图20例示本公开一些实施例的半导体元件结构300的制备方法30的流程示意图，以及制备方法30包括步骤S31、S33、S35、S37、S39、S41以及S43。图20的步骤S31到S43结合下列图式进行详细说明。
图21到图27例示本公开一些实施例在半导体元件结构300形成期间的各中间阶段的剖视示意图。如图21所示，第一导电层303形成在半导体基底301上，以及第一介电层305形成在第一导电层303上。其个别步骤绘示在如图20所示的方法30中的步骤S31。
使用于形成半导体基底301的一些材料与制程类似于或相同于使用于形成半导体基底101的材料与制程，其详细说明不再在文中重复。第一导电层303与第一介电层305的制作技术包含多个沉积制程，例如CVD、PVD、ALD、喷溅、旋转涂布。
仍请参考图21，依据一些实施例，蚀刻第一介电层301以形成一第一开孔310a在图案密集区A中以及形成一第一开孔310b在图案稀疏区B中。在一些实施例中，第一开孔310a与310b均暴露第一导电层303的一部分。其个别步骤绘示在如图20所示的方法30中的步骤S33。用于形成第一开孔310a与310b的蚀刻制程可为湿蚀刻制程、干蚀刻制程或其组合。
在第一介电层305中的第一开孔310a与310b形成之后，可形成一图案化遮罩(图未示)以覆盖在图案稀疏区B中的结构，以及一能量可移除材料(图未示)可共形地沉积在第一介电层305上。然后，依据一些实施例，如图22所示，在能量可移除材料上可执行一非等向性蚀刻制程，以在所有地方垂直地移除相同数量的能量可移除材料，留下一能量可移除层313在图案稀疏区B中的第一开孔310a的各侧壁上。
在能量可移除层313形成之后，第一开孔310a’的一余留部分被能量可移除层313所围绕。使用于形成能量可移除层313的一些材料，可类似于或相同于使用于能量可移除层113’(参考图9)的材料，且其详细描述不再在文中重复。再者，在执行用于形成能量可移除层313的非等向性蚀刻制程之后，可移除使用于保护在图案稀疏区B中的第一开孔310b的该图案化遮罩。
接着，依据一些实施例，如图23所示，衬垫层323a形成在第一开孔310a’的该余留部分中，以及衬垫层323b形成在第一开孔310b中。衬垫层323a与323b可同时形成。
在一些实施例中，衬垫层323a与323b的形成包括共形地沉积一衬垫材料(图未示)在第一介电层305上并覆盖开孔310a’与310b的各侧壁与各下表面，以及执行一非等向性蚀刻制程以在所有位置垂直地移除相同数量的衬垫材料，留下衬垫层323a在位在图案密集区A中的能量可移除层313的各侧壁上，并留下衬垫层323b在位在图案稀疏区B中的第一开孔310b的各侧壁上。在非等向性蚀刻制程执行之后，第一开孔310a”的一余留部分被衬垫层323a所围绕，以及第一开孔310b’的一余留部分被衬垫层323b所围绕。
如图24所示，依据一些实施例，在衬垫层323a与323b形成之后，导电栓柱333a形成在图案密集区A中，以及导电栓柱333b形成在图案稀疏区B中。在一些实施例中，第一开孔310a”的所述余留部分被导电栓柱333a所充填，以及第一开孔310b’的该余留部分被导电栓柱333b所充填。其个别步骤绘示在如图20所示的方法30中的步骤S35。
导电栓柱333a与333b可同时形成。在一些实施例中，导电栓柱333a与333b的形成包含一沉积制程以及接续的一平坦化制程。应当理解，依据一些实施例，在图案稀疏区B中的衬垫层323b与导电栓柱333b并未被任何能量可移除层所围绕。
仍请参考图24，依据一些实施例，第二导电层343形成在第一介电层305上。其个别步骤绘示在如图20所示的方法30中的步骤S37。使用于形成第二导电层343的一些材料与制程，类似于或相同于使用于形成第一导电层303的材料与制程，且其详细说明不再在文中重复。
接下来，如图25所示，依据一些实施例中，第二介电层345形成在第二导电层343上，以及蚀刻第二介电层345以形成一第二开孔350a在图案密集区A中以及形成一第二开孔350b在图案稀疏区B中。在一些实施例中，第二开孔350a与350b均暴露第二导电层343的一部分。其个别步骤绘示在如图20所示的方法30中的步骤S39。在一些实施例中，开孔350a与开孔350b视为具有不同深宽比的一第一开孔以及一第二开孔。
使用于形成第二介电层345的一些材料与制程，类似于或相同于使用于形成第一介电层305的材料与制程，且其详细说明不再在文中重复。此外，用于形成第二开孔350a与350b的蚀刻制程，可为湿蚀刻制程、干蚀刻制程或其组合。如图25所示，在图案密集区A中的第二开孔350a具有一宽度W3，以及在图案稀疏区B中的第二开孔350b具有一宽度W4。应当理解，依据一些实施例，宽度W4大于宽度W3。
如图26所示，依据一些实施例，在第二开孔350a与350b形成之后，衬垫层353的第一衬垫子层355共形地沉积在第二介电层345上并覆盖第二开孔350a与350b的各侧壁与各下表面，以及衬垫层353的第二衬垫子层357共形地沉积在第一衬垫子层355上。衬垫层353的第一衬垫子层355与第二衬垫子层357的制作技术包含多个沉积制程，例如CVD、PVD、ALD、MOCVD、喷溅、镀覆。在衬垫层353形成之后，在图案密集区A中的第二开孔350a’的一余留部分以及在图案稀疏区B中的第二开孔350b’的一余留部分被衬垫层353所围绕。
如图26所示，依据一些实施例，第二开孔350b’的该余留部分的宽度W2大于第二开孔350a’的该余留部分的宽度W1。再者，依据一些实施例，第二开孔350b’的该余留部分的深度D2大于第二开孔350a’的该余留部分的深度D1。
接着，如图27所示，依据一些实施例，导电栓柱363a形成在图案密集区A中，以及导电栓柱363b形成在图案稀疏区B中。在一些实施例中，第二开孔350a’的该余留部分被导电栓柱363a所充填，以及第二开孔350b’的该余留部分被导电栓柱363b所充填。其个别步骤绘示在如图20所示的方法30中的步骤S41。
导电栓柱363a与363b可同时形成。类似于导电栓柱333a与333b，导电栓柱363a与363b的形成可包括一沉积制程以及接续的一平坦化制程。
仍请参考图27，第三导电层373形成在第二介电层345上。在一些实施例中，衬垫层353、以及导电栓柱363a与363b被第三导电层373所覆盖。使用于形成第三导电层373的一些制程，类似于或相同于使用于形成第一导电层303的制程，其详细说明不再在文中重复。其个别步骤绘示在如图20所示的方法30中的步骤S43。
在一些实施例中，在图案稀疏区B中的第二开孔350b较宽于在图案密集区A中的第二开孔350a(参考图25，宽度W4大于宽度W3)。因此，在衬垫层353形成之后，位在图案稀疏区B中的第二开孔350b’的该余留部分的深度D2，大于位在图案密集区A中的第二开孔350a’的该余留部分的深度D1(参考图26)。因此，如图27所示，依据一些实施例，位在图案稀疏区B中的导电栓柱363b的宽度W2大于位在图案密集区A中的导电栓柱363a的宽度W1，以及位在图案稀疏区B中的导电栓柱363b的高度H2大于位在图案密集区A中的导电栓柱363a的高度H1。
执行一热处理制程以转换能量可移除层313成为气隙380。在一些其他实施例中，热处理制程可被一光处理制程、一电子束处理制程、其组合或是其他可应用的能量处理制程所取代。在一些实施例中，气隙380被能量可移除结构313’所包围，而能量可移除结构313’为能量可移除层313的该余留部分。在气隙380形成之后，获得半导体元件结构300。应当理解，依据一些实施例，位在图案稀疏区B中的衬垫层323b与导电栓柱333b并未被任何气隙所围绕。
图28例示本公开一些实施例具有多个存储器胞50的一阵列的一例示集成电路的部分结构示意图，集成电路例如一存储器元件1000。在一些实施例中，存储器元件1000具有一动态随机存取存储器(DRAM)元件。在一些实施例中，存储器元件1000具有多个存储器胞50，配置成一栅格图案(grid pattern)，并具有多个列(rows)及行(columns)。多个存储器胞50可依据系统需求(system requirements)以及制造技术(fabrication technology)而改变。
在一些实施例中，每一存储器胞50具有一存取元件以及一存储元件。存取元件经配置以提供控制存取到存储元件。特别是，依据一些实施例，存取元件为一场效晶体管(FET)51，且存储元件为一电容器53。在每一存储器胞50中，场效晶体管51具有一漏极55、一源极57以及一栅极59。电容器53的一端子(terminal)电性连接到场效晶体管51的源极57，而电容器53的另一端子可电性连接到接地(ground)。此外，在每一存储器胞50中，场效晶体管51的栅极59电性连接到一字元线WL，且场效晶体管51的漏极55电性连接到一位元线BL。
以上的描述提及场效晶体管51电性连接到电容器53的端子为源极57，且场效晶体管51电性连接到位元线BL的端子为漏极55。然而，在读取(read)与写入(write)操作期间，场效晶体管51电性连接到电容器53的端子可为漏极，且场效晶体管51电性连接到位元线BL的端子可为源极。意即，场效晶体管51的任一端子可为一源极或一漏极，其取决于场效晶体管51被施加到源极、漏极与栅极的电压所控制的方式。
通过控制在栅极59经由字元线WL的电压，一电压电位(voltage potential)可跨经场效晶体管51而产生，以使电荷(electrical charge)可从源极55流向电容器53。因此，存储在电容器53中的电荷可表示成在存储器胞50中的一二位元数据。举例来说，存储在电容器53中的一临界电压上的一正电荷表示成二位元的「1」。若是在电容器53中的电荷在临界值下的话，一二位元「0」可称为被存储在存储器胞50中。
所述位元线BL经配置以从所述存储器胞50读取或写入数据，以及将数据读取或写入到所述存储器胞50。所述字元线WL经配置以致动(activate)场效晶体管51，进行存取所述存储器胞50的一特定列。据此，存储器元件1000亦具有一周围电路区，其可包括一地址缓冲器(address buffer)、一行解码器(row decoder)以及一列解码器(column decoder)。行解码器与列解码器选择地存取所述存储器胞50以响应多个地址信号，而在读取、写入与刷新(refresh)操作期间，所述地址信号提供给地址缓冲器。所述地址信号典型地通过一外部控制器所提供，而外部控制器例如一微处理器或其他类型的存储器控制器。
请往回参考图19，气隙380形成在半导体元件结构300的图案密集区A中，同时没有气隙形成在半导体元件结构300的图案稀疏区B中。再者，具有较小宽度W1与较小高度H1的导电栓柱363a形成在图案密集区A中，同时具有较大宽度W2与较大高度H2的导电栓柱363b形成在图案稀疏区B中。图案密集区A可为在存储器元件1000中的所述存储器胞50的任何区域，以及图案稀疏区B可为在存储器元件1000中的地址缓冲器、列解码器或行解码器的任何区域。
本公开提供半导体元件结构100a、100b、200a、200b、300的多个实施例。在一些实施例中，半导体元件结构100a、100b、200a、200b、300均具有一导电栓柱以及一衬垫层，该导电栓柱设置在位在垂直方向的电性连接的两个导电层之间，该衬垫层围绕该导电栓柱。该导电栓柱包含铜，以及该衬垫层包含锰。该含锰衬垫层经配置以降低或避免多个空孔形成在导电栓柱中，借此减小导电栓柱的接触电阻。因此，可提升半导体元件结构100a、100b、200a、200b、300的操作速度，其显著地改善整体元件效能。
本公开的一实施例提供一种半导体元件结构。该半导体元件结构包括：一基底，具有一图案密集区以及一图案稀疏区；一第一导电层，设置在该基底上；一第一介电层，设置在该第一导电层；一第一导电栓柱与一第二导电栓柱，设置在该第一介电层中；其中该第一导电栓柱与该第二导电栓柱包含铜，并通过包含锰的一第一衬垫层而与该第一介电层分隔开；其中该第一导电栓柱与该第二导电栓柱具有不同深宽比。
本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括：准备一基底，该基底具有一图案密集区以及一图案稀疏区；形成一第一导电层在该基底上；形成一第一介电层在该第一导电层上；蚀刻该第一介电层以形成一第一开孔以及一第二开孔，进而暴露该第一导电层，其中该第一开孔与该第二开孔具有不同深宽比；形成一第一衬垫层与一第一导电栓柱在该第一开孔以及形成一第二导电栓柱在该第二开孔中，其中该第一衬垫层包含锰，该第一导电栓柱包含铜，以及该第一导电栓柱以及该第二导电栓柱被该第一衬垫层所围绕；以及形成一第二导电层在该第一介电层上、在该第一衬垫层上以及在该第一导电层上，其中该第二导电层包含铜。
本公开的所述实施例具有一些优点。通过形成含锰衬垫层，可减小含锰衬垫层所围绕的导电栓柱的电阻。因此，可提升半导体元件结构的操作速度，其显著地改善整体元件效能。
虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。
再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求内。

Claims (20)

1.一种半导体元件结构，包括：
一基底，具有一图案密集区以及一图案稀疏区；
一第一导电层，设置在该基底上；
一第一介电层，设置在该第一导电层；
一第一导电栓柱与一第二导电栓柱，设置在该第一介电层中；
其中该第一导电栓柱与该第二导电栓柱包含铜，并通过包含锰的一第一衬垫层而与该第一介电层分隔开；
其中该第一导电栓柱与该第二导电栓柱具有不同深宽比。
2.如权利要求1所述的半导体元件结构，还包括一第二导电层，设置在该第一导电层上，其中该第一导电层与该第二导电层包含铜，以及该第一导电栓柱电性连接该第一导电层到该第二导电层。
3.如权利要求1所述的半导体元件结构，其中该第一衬垫层包含铜锰硅。
4.如权利要求1所述的半导体元件结构，其中该第二导电栓柱的一宽度大于该第一导电栓柱的一宽度，以及该第二导电栓柱的一高度大于该第一导电栓柱的一高度。
5.如权利要求1所述的半导体元件结构，其中该基底包括：
一第一下导电层，设置在一半导体基底下；
一第二下导电层，设置在该第一导电层下；
一第一下导电栓柱，设置在该第一下导电层与该第二下导电层之间，且电性连接该第一下导电层与该第二下导电层，其中该第一下导电栓柱包含铜；以及
一第一下衬垫层，围绕该第一下导电层设置，其中该第一下衬垫层包含锰。
6.如权利要求5所述的半导体元件结构，还包括一第一下介电层以及一气隙，该第一下介电层围绕该第一下衬垫层设置，该气隙位在该第一下衬垫层与该第一下介电层之间。
7.如权利要求6所述的半导体元件结构，其中该第一衬垫层包括：
一第一衬垫子层，设置在该第一导电层上且直接接触该第一导电层，其中该第一衬垫子层包含锰硅；以及
一第二衬垫子层，设置在该第一衬垫子层上，其中该第二衬垫子层包含锰。
8.如权利要求7所述的半导体元件结构，其中该第二衬垫层包含铜猛硅。
9.一种半导体元件结构的制备方法，包括：
准备一基底，该基底具有一图案密集区以及一图案稀疏区；
形成一第一导电层在该基底上；
形成一第一介电层在该第一导电层上；
蚀刻该第一介电层以形成一第一开孔以及一第二开孔，进而暴露该第一导电层，其中该第一开孔与该第二开孔具有不同深宽比；
形成一第一衬垫层与一第一导电栓柱在该第一开孔以及形成一第二导电栓柱在该第二开孔中，其中该第一衬垫层包含锰，该第一导电栓柱包含铜，以及该第一导电栓柱以及该第二导电栓柱被该第一衬垫层所围绕；以及
形成一第二导电层在该第一介电层上、在该第一衬垫层上以及在该第一导电层上，其中该第二导电层包含铜。
10.如权利要求9所述的半导体元件结构的制备方法，其中准备该基底包括：
形成一第一下导电层在一半导体基底上，其中该第一下导电层包含铜；
形成一第一下介电层在该第一导电层上；
蚀刻该第一下介电层以形成一第一下开孔，进而暴露该第一导电层；
形成一第一下衬垫层以及一第一下导电栓柱在该第一下开孔中，其中该第一下衬垫层包含锰，该第一下导电栓柱包含铜，以及该第一下导电栓柱被该第一下衬垫层所围绕；以及
形成一第一下导电层在该第一下介电层上、在该第一衬垫层上以及在该第一下导电层上，其中该第一下导电层包含铜。
11.如权利要求10所述的半导体元件结构的制备方法，还包括：在该第一下衬垫层与该第一下导电栓柱形成之前，形成一能量可移除层以加衬该第一下开孔，其中在该能量可移除层形成之后，部分暴露该第一下导电层。
12.如权利要求11所述的半导体元件结构的制备方法，还包括：在该第二下导电层形成之后，执行一热处理制程以转换该能量可移除层成为一气隙。
13.如权利要求10所述的半导体元件结构的制备方法，还包括：
形成一第二下介电层在该第二下导电层上；
蚀刻该第二下介电层以形成一第二下开孔，进而暴露该第二下导电层；
形成一第二下衬垫层以及一第二下导电栓柱在该第二开孔中，其中该第二下导电栓柱被该第二下衬垫层所围绕，该第二下衬垫层包含锰，以及该第二下导电栓柱包含铜。
14.如权利要求13所述的半导体元件结构的制备方法，其中该第一下导电栓柱与该第二下导电栓柱均还包含钨。
15.如权利要求13所述的半导体元件结构的制备方法，其中该第二下导电层通过该第二下衬垫层而与该第二下介电层分隔开，以及该第二下衬垫层的一部分夹置在该第二下导电栓柱与该第二下导电层之间。
16.如权利要求13所述的半导体元件结构的制备方法，其中形成该第二下衬垫层包括：
形成一第一衬垫子层在一第二介电层的一上表面上，其中该第二下开孔的各侧壁以及一下表面被该第一衬垫子层所覆盖，以及其中该第一衬垫子层包含锰硅；
形成一第二衬垫子层在该第一衬垫子层上，其中该第二衬垫子层包含锰；以及
形成一第三衬垫子层在该第二衬垫子层上，其中该第三衬垫子层包含铜锰。
17.如权利要求9所述的半导体元件结构的制备方法，其中该第二开孔的一宽度大于该第一开孔的一宽度。
18.如权利要求17所述的半导体元件结构的制备方法，其中该第二开孔的一高度大于该第一开孔的一高度。
19.如权利要求9所述的半导体元件结构的制备方法，其中该第二导电栓柱的一高度大于该第一导电栓柱的一高度。
20.如权利要求19所述的半导体元件结构的制备方法，其中该第二导电栓柱的一宽度大于该第一导电栓柱的一宽度。
CN202110908628.1A 2020-11-13 2021-08-09 半导体元件结构及其制备方法 Pending CN114496977A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/097,876 2020-11-13
US17/097,876 US11646268B2 (en) 2020-11-13 2020-11-13 Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses

Publications (1)

Publication Number Publication Date
CN114496977A true CN114496977A (zh) 2022-05-13

Family

ID=81491794

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110908628.1A Pending CN114496977A (zh) 2020-11-13 2021-08-09 半导体元件结构及其制备方法

Country Status (3)

Country Link
US (2) US11646268B2 (zh)
CN (1) CN114496977A (zh)
TW (1) TWI786722B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496169B2 (en) * 2015-02-12 2016-11-15 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming an interconnect structure having an air gap and structure thereof

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4794135B2 (ja) * 2004-04-16 2011-10-19 富士通株式会社 半導体装置の製造方法
JP2007081113A (ja) * 2005-09-14 2007-03-29 Sony Corp 半導体装置の製造方法
EP1990432B1 (en) 2006-02-28 2012-04-11 Advanced Interconnect Materials, LLC Semiconductor device, its manufacturing method, and sputtering target material for use in the method
JP5381701B2 (ja) * 2007-02-27 2014-01-08 日立化成株式会社 金属用研磨液及び研磨方法
US8106512B2 (en) 2008-02-29 2012-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Low resistance high reliability contact via and metal line structure for semiconductor device
JP2010171064A (ja) * 2009-01-20 2010-08-05 Panasonic Corp 半導体装置及びその製造方法
US8241991B2 (en) 2010-03-05 2012-08-14 Asm Japan K.K. Method for forming interconnect structure having airgap
US9926639B2 (en) 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
KR102057067B1 (ko) * 2013-01-29 2019-12-18 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
KR102190654B1 (ko) * 2014-04-07 2020-12-15 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US10014179B2 (en) * 2015-02-13 2018-07-03 Applied Materials, Inc. Methods for forming cobalt-copper selective fill for an interconnect
US9793216B2 (en) * 2016-01-26 2017-10-17 Globalfoundries Inc. Fabrication of IC structure with metal plug
US9728399B1 (en) * 2016-07-22 2017-08-08 International Business Machines Corporation Simultaneous formation of liner and metal conductor
KR102680860B1 (ko) * 2016-09-05 2024-07-03 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102494574B1 (ko) * 2017-09-12 2023-02-03 삼성전자주식회사 반도체 메모리 장치
KR102635828B1 (ko) * 2018-09-20 2024-02-15 삼성전자주식회사 반도체 소자 및 이의 제조 방법
US11075165B2 (en) * 2019-07-19 2021-07-27 Applied Materials, Inc. Methods and apparatus for forming dual metal interconnects
US20220020638A1 (en) * 2020-07-17 2022-01-20 International Business Machines Corporation Interconnect Structures with Selective Barrier for BEOL Applications
KR20220059846A (ko) * 2020-11-03 2022-05-10 삼성전자주식회사 배선 콘택 플러그들을 포함하는 반도체 메모리 소자
US11469182B2 (en) * 2020-11-10 2022-10-11 Nanya Technology Corporation Semiconductor device structure with manganese-containing lining layer and method for preparing the same
US11488905B2 (en) * 2020-12-08 2022-11-01 Nanya Technology Corporation Semiconductor device structure with manganese-containing conductive plug and method for forming the same

Also Published As

Publication number Publication date
US11646268B2 (en) 2023-05-09
US12014986B2 (en) 2024-06-18
TW202220107A (zh) 2022-05-16
TWI786722B (zh) 2022-12-11
US20220238452A1 (en) 2022-07-28
US20220157734A1 (en) 2022-05-19

Similar Documents

Publication Publication Date Title
US11114335B1 (en) Semiconductor device structure with air gap structure and method for forming the same
US11824004B2 (en) Method for fabricating semiconductor device structure with manganese-containing conductive plug
US11776912B2 (en) Method for preparing semiconductor device structure with manganese-containing lining layer
US20220059355A1 (en) Method for preparing semiconductor device with air gap in pattern-dense region
CN114975444A (zh) 半导体元件及其制备方法
US12014986B2 (en) Method for preparing semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing lining layer
US11581258B2 (en) Semiconductor device structure with manganese-containing interconnect structure and method for forming the same
US12125744B2 (en) Semiconductor device with composite conductive features and method for preparing the same
US12131908B2 (en) Semiconductor structure with air gap in pattern-dense region and method of manufacturing the same
US20240339325A1 (en) Semiconductor structure with air gap in pattern-dense region and method of manufacturing the same
US20240258159A1 (en) Semiconductor device with composite conductive features and method for preparing the same
US12051644B2 (en) Semiconductor device structure with stacked conductive plugs and method for preparing the same
US20230178473A1 (en) Semiconductor device structure with stacked conductive plugs and method for preparing the same
TWI779670B (zh) 具有複合接合焊墊之半導體元件的製備方法
CN118866812A (zh) 具有复合导电部件的半导体元件的制备方法
TW202437519A (zh) 具有複合導電部件的半導體元件的製備方法
CN116110866A (zh) 半导体元件结构及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination