KR102680860B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102680860B1
KR102680860B1 KR1020160114022A KR20160114022A KR102680860B1 KR 102680860 B1 KR102680860 B1 KR 102680860B1 KR 1020160114022 A KR1020160114022 A KR 1020160114022A KR 20160114022 A KR20160114022 A KR 20160114022A KR 102680860 B1 KR102680860 B1 KR 102680860B1
Authority
KR
South Korea
Prior art keywords
trench
bulk layer
growth control
layer
control region
Prior art date
Application number
KR1020160114022A
Other languages
English (en)
Other versions
KR20180026995A (ko
Inventor
최정헌
김정익
양명
김철성
현상진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020160114022A priority Critical patent/KR102680860B1/ko
Priority to US15/624,783 priority patent/US10269629B2/en
Priority to CN201710794636.1A priority patent/CN107799464B/zh
Publication of KR20180026995A publication Critical patent/KR20180026995A/ko
Application granted granted Critical
Publication of KR102680860B1 publication Critical patent/KR102680860B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

일 실시예에 따른 반도체 장치는 기판, 상기 기판 위에 제1 트렌치 및 상기 제1 트렌치보다 종횡비가 작은 제2 트렌치를 갖는 절연막, 상기 제1 트렌치 및 제2 트렌치에 위치하는 배리어막, 상기 배리어막 상에 위치하는 시드층, 상기 시드층 상에 위치하고 상기 제1 트렌치를 채우는 제1 벌크층, 및 상기 시드층 상에 위치하고 상기 제2 트렌치를 채우는 제2 벌크층을 포함하고, 상기 제2 벌크층의 평균 입자 크기는 상기 제1 벌크층의 평균 입자 크기보다 크다.

Description

반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}
본 개시는 반도체 장치 및 그 제조 방법에 관한 것이다.
반도체 소자는 소형화, 다기능화 및/또는 낮은 제조 단가 등의 특성들을 가지므로 많은 전자 산업에서 사용되고 있다. 반도체 소자는 데이터를 저장하는 기억 소자, 데이터를 연산처리 하는 논리 소자, 및 다양한 기능을 동시에 수행할 수 있는 하이브리드(hybrid) 소자 등을 포함할 수 있다.
전자 산업이 고도로 발전함에 따라, 반도체 장치의 고집적화로 인해 반도체 소자의 크기가 미세화되고 있다. 이에 따라, 콘택 도전막을 형성하기 위해 미세한 패턴에 도전 물질을 증착하는 과정에서 공정 마진의 부족으로 인한 여러 가지 문제점들이 발생되어 반도체 소자의 구현이 점점 어려워지고 있다. 이러한 반도체 장치의 고집적화에 대한 요구들을 충족시키기 위하여 다양한 연구들이 수행되고 있다.
반도체 장치의 고집적화 등에 의해 상호 접속을 위한 콘택부의 종횡비가 커지게 되어 심(seam) 및/또는 보이드(void)가 발생할 수 있다.
본 개시의 실시예들은 콘택부에서 발생하는 심(seam) 및/또는 보이드(void)를 줄이기 위한 반도체 장치 및 그 제조 방법을 제공하고자 한다.
본 개시의 일 실시예에 따른 반도체 장치는 기판, 상기 기판 위에 제1 트렌치 및 상기 제1 트렌치보다 종횡비가 작은 제2 트렌치를 갖는 절연막, 상기 제1 트렌치 및 제2 트렌치에 위치하는 배리어막, 상기 배리어막 상에 위치하는 시드층, 상기 시드층 상에 위치하고 상기 제1 트렌치를 채우는 제1 벌크층, 및 상기 시드층 상에 위치하고 상기 제2 트렌치를 채우는 제2 벌크층을 포함하고, 상기 제2 벌크층의 평균 입자 크기는 상기 제1 벌크층의 평균 입자 크기보다 크다.
본 개시의 일 실시예에 따른 반도체 장치의 제조 방법은 기판 위에 제1 트렌치 및 상기 제1 트렌치보다 종횡비가 작은 제2 트렌치를 갖는 절연막을 형성하는 단계, 상기 제1 트렌치 및 상기 제2 트렌치를 덮도록 배리어막을 형성하는 단계, 상기 배리어막을 덮도록 상기 제1 트렌치 및 상기 제2 트렌치에 시드층을 형성하는 단계, 상기 시드층을 플라즈마 처리하는 단계, 상기 제1 트렌치에 제1 벌크층을 형성하는 단계, 및 상기 제2 트렌치에 제2 벌크층을 형성하는 단계를 포함하고, 상기 제2 벌크층을 형성하는 단계의 공정 온도는 상기 제1 벌크층을 형성하는 단계의 공정 온도보다 높다.
본 개시의 실시예들에 따르면, 서로 다른 종횡비를 갖는 트렌치에 벌크층을 형성하는 과정에서 플라즈마 처리를 하여 심(seam) 및/또는 보이드(void) 등이 벌크층에 생성되는 것을 방지할 수 있다.
도 1은 일 실시예에 따른 반도체 장치의 트렌치 충진 구조를 나타내는 단면도이다.
도 2 및 도 3은 도 1의 일부 영역을 확대하여 제1, 2 성장 조절 영역을 나타내는 확대도들이다.
도 4는 도 1에 도시한 반도체 장치의 트렌치에 형성된 벌크층의 입자 모양을 나타내는 단면도이다.
도 5는 일 실시예에 따른 반도체 장치의 트렌치 충진 구조를 나타내는 단면도이다.
도 6은 도 5의 실시예에서 도시된 제3 벌크층의 변형된 구조를 나타내는 단면도이다.
도 7은 도 5에 도시한 반도체 장치의 트렌치에 형성된 벌크층의 입자 모양을 나타내는 단면도이다.
도 8 내지 도 15는 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 16 내지 도 19는 도 8 내지 도 15에서 설명한 반도체 장치의 제조 방법의 변형예를 나타내는 단면도들이다.
도 20은 일 실시예에 따른 반도체 장치를 개략적으로 나타내는 블록도이다.
도 21은 일 실시예에 따른 게이트 구조를 개략적으로 나타내는 단면도이다.
도 22는 일 실시예에 따른 트랜지스터에서 소스 및 드레인 콘택 구조를 개략적으로 나타내는 단면도이다.
이하, 도 1을 참고하여 본 개시의 일 실시예에 따른 반도체 장치에서의 트렌치 충진 구조에 대해 설명하기로 한다.
도 1은 일 실시예에 따른 반도체 장치의 트렌치 충진 구조를 나타내는 개략적인 단면도이다.
도 1을 참고하면, 기판(110) 위에 트렌치 하부층(120)이 위치한다. 기판(110)은 벌크 실리콘 기판 또는 절연층 상의 실리콘(SOI) 기판일 수 있다. 이와 달리, 기판(110)은 실리콘 기판일 수 있고, 또는 베이스 기판 상에 에피층이 형성된 기판일 수도 있다. 트렌치 하부층(120)은 실리사이드층, 소스 영역, 드레인 영역, 또는 게이트 절연층일 수 있다. 트렌치 하부층(120)이 실리사이드층이면 기판(110)에 형성된 배선과 트렌치 충진 구조가 접속할 수 있고, 트렌치 하부층(120)이 소스 및/또는 드레인 영역이면 트렌치 충진 구조가 소스 영역 및 드레인 영역과 콘택 구조를 형성하며, 트렌치 하부층(120)이 게이트 절연층이면 트렌치 충진 구조가 게이트를 형성할 수 있다.
트렌치 하부층(120) 위에 제1 트렌치(T1)와 제2 트렌치(T2)를 갖는 절연막(130)이 위치한다. 도 1에서 절연막(130)은 단일 층으로 도시하였으나 복수 층으로 형성될 수도 있다. 절연막(130)은 화학 기상 증착 방법에 의해 형성될 수 있다.
본 실시예에서, 제1 트렌치(T1)의 종횡비는 제2 트렌치(T2)의 종횡비에 비해 크다. 본 실시예에서 종횡비는 트렌치의 입구의 폭:트렌치의 깊이로 정의할 수 있다.
제1 트렌치(T1)와 제2 트렌치(T2)는 각각 제1 영역(A)과 제2 영역(B)에 형성되고, 제1 영역(A)과 제2 영역(B)은 반도체 시스템에서 서로 다른 영역을 가리키며, 본 실시예에서는 제1 영역(A)과 제2 영역(B)에 각각 위치하는 반도체 소자에서의 트렌치 충진 구조를 나타낼 수 있다.
제1 트렌치(T1) 및 제2 트렌치(T2) 내에 콘포멀(conformal)하게 배리어막(140)이 형성되어 있다. 배리어막(140)은 티타늄, 탄탈륨, 코발트, 티타늄 질화물, 탄탈륨질화물, 및 코발트질화물 중에서 선택된 적어도 하나 이상의 물질을 포함할 수 있다. 배리어막(140)은 앞에서 언급한 물질들의 조합을 포함한 각 층으로 이루어진 복수 층으로 이루어질 수도 있다. 이 때, 각 층의 조합된 물질은 각 층마다 다를 수 있다.
배리어막(140) 상에 시드층(150)이 위치한다. 시드층(150)은 제1 트렌치(T1) 및 제2 트렌치(T2) 내부의 측면 및 하부면을 따라 콘포멀하게 형성되어 있다.
시드층(150)은 구리, 티타늄, 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 루비듐, 코발트 또는 텅스텐으로 이루어지거나 이들 중에서 적어도 하나를 포함하는 합금으로 이루어질 수 있다.
시드층(150) 표면에는 성장 조절 영역이 위치한다. 성장 조절 영역은 후술하는 제조 방법에서 설명하는 바와 같이 플라즈마 처리에 의해 형성된 영역일 수 있다.
제1 트렌치(T1) 내에 위치하는 시드층(150)을 제1 시드층, 제2 트렌치(T2) 내에 위치하는 시드층(150)을 제2 시드층이라고 할 때, 상기 제1 시드층은 플라즈마 물질을 포함하는 제1 성장 조절 영역(150a)을 포함하고, 상기 제2 시드층은 플라즈마 물질을 포함하는 제2 성장 조절 영역(150b)을 포함할 수 있다. 제1 성장 조절 영역(150a) 및 제2 성장 조절 영역(150b)은 각각 시드층(150)의 표면에 위치할 수 있다. 이 때, 시드층(150)에 포함된 플라즈마 물질의 농도는 시드층(150)의 표면에서부터 배리어막(140)에 가까이 갈수록 줄어들 수 있다.
제1 트렌치(T1) 측부에 위치하는 시드층(150)에 포함된 플라즈마 물질의 농도는 제1 트렌치(T1) 하부에 위치하는 시드층(150)에 포함된 플라즈마 물질의 농도보다 클 수 있다. 마찬가지로, 제2 트렌치(T2) 측부에 위치하는 시드층(150)에 포함된 플라즈마 물질의 농도는 제2 트렌치(T2) 하부에 위치하는 시드층(150)에 포함된 플라즈마 물질의 농도보다 클 수 있다.
도시하지 않았지만, 제1 트렌치(T1) 측부에 위치하는 제1 성장 조절 영역(150a)의 두께는 제1 트렌치(T1) 하부에 위치하는 제1 성장 조절 영역(150a)의 두께보다 두꺼울 수 있다. 마찬가지로, 제2 트렌치(T2) 측부에 위치하는 제2 성장 조절 영역(150b)의 두께는 제2 트렌치(T2) 하부에 위치하는 제2 성장 조절 영역(150b)의 두께보다 두꺼울 수 있다.
변형 실시예로, 제1, 2 성장 조절 영역(150a, 150b)은 각각 시드층(150)의 대부분의 영역에 형성될 수 있고, 이 때도 제1, 2 성장 조절 영역(150a, 150b)에 포함된 플라즈마 물질의 농도는 각각 시드층(150)의 표면에서부터 배리어막(140)에 가까이 갈수록 줄어들 수 있다.
이상에서, 제1 트렌치(T1) 내에 제1 성장 조절 영역(150a)이 형성된 것으로 설명하였으나, 변형 실시예로, 제1 트렌치(T1)의 종횡비가 커짐에 따라 후술하는 제조 방법의 플라즈마 처리 단계에서 제1 트렌치(T1) 내부의 시드층(150)에는 플라즈마가 거의 조사되지 않아 제1 성장 조절 영역(150a)이 형성되지 않을 수도 있다. 이 때, 절연막(130)의 상부에만 제1 성장 조절 영역(150a)이 형성될 수 있다. 또한, 절연막(130)의 상부에 위치하는 제1 성장 조절 영역이 연장되어 제1 트렌치(T1) 측부 일부에 제1 성장 조절 영역(150a)이 형성될 수도 있다.
본 실시예에서 제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b)의 평균 농도 또는 평균 두께는 서로 다를 수 있다. 이에 대해 도 2 및 도 3을 참고하여 설명하기로 한다.
도 2 및 도 3은 도 1의 일부 영역을 확대하여 제1, 2 성장 조절 영역을 나타내는 확대도들이다.
도 2를 참고하면, 제1 트렌치(T1) 하부에 위치하는 제1 성장 조절 영역(150a)의 농도는 제2 트렌치(T2) 하부에 위치하는 제2 성장 조절 영역(150b)의 농도보다 작다. 도시하지 않았지만, 제1 트렌치(T1) 측부에 위치하는 제1 성장 조절 영역(150a)과 이에 대응하여 위치하는 제2 트렌치(T2) 측부에 위치하는 제2 성장 조절 영역(150b)의 농도를 비교할 때도 제1 성장 조절 영역(150a)의 농도가 제2 성장 조절 영역(150b)의 농도보다 작을 수 있다.
제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b) 각각의 농도는 제1 트렌치(T1) 및 제2 트렌치(T2) 내에서 어디에 위치하는지에 따라 다를 수 있으나, 제1 트렌치(T1)에 위치하는 제1 성장 조절 영역(150a)에 포함된 플라즈마 물질의 평균 농도는, 제2 트렌치(T2)에 위치하는 제2 성장 조절 영역(150b)에 포함된 플라즈마 물질의 평균 농도보다 작을 수 있다.
도 3을 참고하면, 제1 트렌치(T1) 하부에 위치하는 제1 성장 조절 영역(150a)의 두께는 제2 트렌치(T2) 하부에 위치하는 제2 영역(B)에 위치하는 제2 성장 조절 영역(150b)의 평균 두께보다 얇다. 도시하지 않았지만, 제1 트렌치(T1) 측부에 위치하는 제1 성장 조절 영역(150a)과 이에 대응하여 위치하는 제2 트렌치(T2) 측부에 위치하는 제2 성장 조절 영역(150b)의 두께를 비교할 때도 제1 성장 조절 영역(150a)의 두께가 제2 성장 조절 영역(150b)의 두께보다 얇을 수 있다.
제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b) 각각의 두께는 제1 트렌치(T1) 및 제2 트렌치(T2) 내에서 어디에 위치하는지에 따라 다를 수 있으나, 제1 트렌치(T1)에 위치하는 제1 성장 조절 영역(150a)의 평균 두께는, 제2 트렌치(T2)에 위치하는 제2 성장 조절 영역(150b)의 평균 두께보다 얇을 수 있다.
도 2 및 도 3에서는 제1, 2 성장 조절 영역(150a, 150b)의 농도와 두께를 구별하여 설명하였으나, 제1 트렌치(T1)에 위치하는 제1 성장 조절 영역(150a)의 평균 농도가 제2 트렌치(T2)에 위치하는 제2 성장 조절 영역(150b)의 평균 농도보다 작으면서 제1 트렌치(T1)에 위치하는 제1 성장 조절 영역(150a)의 평균 두께가 제2 트렌치(T2)에 위치하는 제2 성장 조절 영역(150b)의 평균 두께보다 얇을 수도 있다.
다시 도 1을 참고하면, 시드층(150) 상에 벌크층이 위치한다. 상기 벌크층은 제1 영역(A)에 위치하는 제1 벌크층(160a)과 제2 영역(B)에 위치하는 제2 벌크층(160b)을 포함한다. 제1 벌크층(160a)과 제2 벌크층(160b)은 각각 제1 트렌치(T1)와 제2 트렌치(T2)를 완전히 채울 수 있다. 도 1에서 제2 트렌치(T2) 내에는 제1 벌크층(160a)이 형성되지 않는 것으로 도시하였으나, 제2 트렌치(T2) 내에 제1 벌크층(160a)이 약간 형성될 수도 있다.
제1, 2 벌크층(160a, 160b)은 구리, 티타늄, 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 루비듐, 코발트, 텅스텐, 또는 이들의 합금을 포함할 수 있다.
본 실시예에서 제1 벌크층(160a)을 이루는 물질의 평균 입자 크기(average grain size)는 제2 벌크층(160b)을 이루는 물질의 평균 입자 크기보다 작다. 이에 대해 도 4에 도시한 내용을 참고하여 설명하기로 한다.
도 4는 도 1에 도시한 반도체 장치의 트렌치에 형성된 벌크층의 입자 모양을 나타내는 단면도이다.
도 4를 참고하면, 제1 벌크층(160a)에는 제1 입자들(161)이 생성되어 있고, 이러한 제1 입자들(161)의 평균 입자 크기는 제1 트렌치(T1)의 폭보다 작을 수 있다. 제2 벌크층(160b)에는 제2 입자들(162)이 생성되어 있고, 제2 입자들(162)의 평균 입자 크기는 제1 입자들(161)의 평균 입자 크기보다 크다.
본 실시예에 따른 제1 벌크층(160a)과 제2 벌크층(160b)은 각각 텅스텐으로 형성할 수 있고, 이처럼 제1 벌크층(160a)과 제2 벌크층(160b)은 서로 동일한 물질로 이루어질 수 있으나, 변형예로 제1 벌크층(160a)과 제2 벌크층(160b)이 서로 다른 물질을 포함할 수도 있다.
본 실시예에서 후술하는 제조 방법에서 설명하는 바와 같이 서로 다른 종횡비를 갖는 트렌치(T1, T2)에 플라즈마를 처리하기 때문에 상대적으로 폭이 좁은 제1 트렌치(T1)에 제1 벌크층(160a)을 제1 트렌치(T1)의 바닥에서부터 위로 차례로 형성할 수 있으므로 심(seam)이나 보이드(void)가 생성되지 않도록 할 수 있다. 상대적으로 폭이 넓은 제2 트렌치(T2)에는 제2 벌크층(160b)을 따로 형성하기 때문에 제1 벌크층(160a)과 제2 벌크층(160b)의 평균 입자 크기가 다르게 될 수 있다.
도 5는 일 실시예에 따른 반도체 장치의 트렌치 충진 구조를 나타내는 단면도이다. 도 6은 도 5의 실시예에서 도시된 제3 벌크층의 변형된 구조를 나타내는 단면도이다.
도 5를 참고하면, 본 실시예에 따른 반도체 장치는 제3 영역(B')에 형성된 제3 트렌치(T3)를 충진하는 구조를 더 포함한다. 다시 말해, 도 1에서 설명한 실시예에서는 제1, 2 영역(A, B)에서의 트렌치 충진 구조를 나타내고 있으나, 본 실시예에서는 제1, 2 영역(A, B) 외에 제3 영역(B')에 위치하는 트렌치 충진 구조를 더 포함한다. 이하에서는 도 1의 실시예와 차이가 있는 부분에 대해서만 설명하기로 한다.
도 5를 참고하면, 제3 영역(B')에 형성된 제3 트렌치(T3) 내에 콘포멀하게 배리어막(140)이 형성되어 있다. 배리어막(140) 상에 제3 성장 조절 영역(150c)을 포함하는 시드층(150)이 위치하고, 시드층(150) 상에 제3 벌크층(160c)과 제4 벌크층(160d)이 차례로 위치한다.
본 실시예에 따른 제3 트렌치(T3)의 종횡비는 제1 트렌치(T1)의 종횡비보다 작고 제2 트렌치(T2)의 종횡비보다 크다.
제3 트렌치(T3) 내에 위치하는 시드층(150)을 제3 시드층이라고 할 때, 상기 제3 시드층은 플라즈마 물질을 포함하는 제3 성장 조절 영역(150c)을 포함할 수 있다. 제3 성장 조절 영역(150c)은 시드층(150)의 표면에 위치하고, 제3 성장 조절 영역(150c)에 포함된 플라즈마 농도는 시드층(150)의 표면에서부터 배리어막(140)에 가까이 갈수록 줄어들 수 있다. 변형 실시예로 시드층(150) 대부분의 영역에 제3 성장 조절 영역(150c)이 형성되면서 제3 성장 조절 영역(150c)에 포함된 플라즈마 물질의 농도가 시드층(150) 표면에서부터 배리어막(140)에 가까이 갈수록 줄어들 수 있다.
도시하지 않았지만, 제3 성장 조절 영역(150c)의 평균 농도 또는 평균 두께는 제1, 2 성장 조절 영역(150a, 150b)의 평균 농도 또는 평균 두께와 다를 수 있고, 제3 성장 조절 영역(150c)에 포함된 플라즈마 물질의 평균 농도는 제1 성장 조절 영역(150a)에 포함된 플라즈마 물질의 평균 농도보다 크고, 제2 성장 조절 영역(150b)의 평균 농도보다 작을 수 있으며, 제3 성장 조절 영역(150c)의 평균 두께는 제1 성장 조절 영역(150a)의 평균 두께보다 두껍고 제2 성장 조절 영역(150b)의 평균 두께보다 얇을 수 있다.
제3 영역(B')의 시드층(150) 상에 제3 벌크층(160c)이 위치한다. 제3 벌크층(160c)은 시드층(150)의 표면을 따라 콘포멀하게 형성될 수 있다. 제3 벌크층(160c)은 제1 영역(A)의 제1 벌크층(160a)과 동시에 형성될 수 있다. 도 5에서 콘포멀하게 형성된 제3 벌크층(160c)과 달리 변형 실시예로 도 6을 참고하면, 제3 벌크층(160c)은 제3 트렌치(T3)의 측부에서 상대적으로 얇고 제3 트렌치(T3)의 하부에서 상대적으로 두껍게 형성될 수도 있다.
제3 벌크층(160c) 상에 제4 벌크층(160d)이 위치한다. 제4 벌크층(160d)은 제3 트렌치(T3)를 완전히 채울 수 있다. 제4 벌크층(160d)은 제2 영역(B)의 제2 벌크층(160b)과 동시에 형성될 수 있다.
도 5 및 도 6에서 제2 트렌치(T2) 내에는 제1 벌크층(160a) 및 제3 벌크층(160c)이 전혀 형성되지 않는 것으로 도시하였으나, 제1 벌크층(160a) 및 제3 벌크층(160c)을 형성하는 물질이 제2 트렌치(T2) 내에 약간 형성될 수도 있다.
본 실시예에서 제3 벌크층(160c)을 이루는 물질의 평균 입자 크기(average grain size)는 제4 벌크층(160d)을 이루는 물질의 평균 입자 크기보다 작다. 이에 대해 도 7에 도시한 내용을 참고하여 설명하기로 한다.
도 7은 도 5에 도시한 반도체 장치의 트렌치에 형성된 벌크층의 입자 모양을 나타내는 단면도이다.
도 7을 참고하면, 제3 벌크층(160c)에는 제3 입자들(163)이 생성되어 있고, 이러한 제3 입자들(163)의 평균 입자 크기는 제1 트렌치(T1)에 형성된 제1 벌크층(160a)의 제1 입자들(161)의 평균 입자 크기와 같거나 작을 수 있다. 제4 벌크층(160d)에는 제4 입자들(164)이 생성되어 있고, 제4 입자들(164)의 평균 입자 크기는 제3 입자들(163)의 평균 입자 크기보다 클 수 있다. 제4 입자들(164)의 평균 입자 크기는 제2 트렌치(T2)에 형성된 제2 벌크층(160b)의 제2 입자들(162)의 평균 입자 크기와 동일하거나 작을 수 있다.
이상에서 설명한 차이점 외에 도 1 내지 도 4에서 설명한 내용은 본 실시예에 모두 적용할 수 있다.
이하에서는 앞에서 설명한 일 실시예에 따른 반도체 장치를 제조하는 방법의 한 예시에 대해서 설명하기로 한다.
도 8 내지 도 15는 일 실시예에 따른 반도체 장치의 제조 방법을 나타내는 단면도들이다.
도 8을 참고하면, 기판(110) 위에 트렌치 하부층(120)을 형성한다.
트렌치 하부층(120)은 어떠한 콘택 구조 또는 소자를 형성하는지에 따라 실리사이드층, 소스 영역, 드레인 영역, 또는 게이트 절연층에 대응할 수 있다.
트렌치 하부층(120) 위에 화학 기상 증착 방법 등에 의해 제1 트렌치(T1) 및 제2 트렌치(T2)를 갖는 절연막(130)을 형성한다. 여기서, 제1 트렌치(T1)의 종횡비는 제2 트렌치(T2)의 종횡비에 비해 크도록 형성한다. 제1 트렌치(T1)와 제2 트렌치(T2)는 각각 제1 영역(A)과 제2 영역(B)에 형성되고, 제1 영역(A)과 제2 영역(B)은 시스템 LSI의 서로 다른 영역에 해당할 수 있다. 따라서, 각 영역(A, B)의 집적도는 서로 다를 수 있고, 제1 영역(A)과 제2 영역(B)에 각각 형성되는 제1 트렌치(T1) 및 제2 트렌치(T2)는 서로 다른 종횡비를 가질 수 있다.
도 9를 참고하면, 제1 트렌치(T1) 및 제2 트렌치(T2) 내부를 덮도록 절연막(130) 상에 배리어막(140)을 형성한다.
배리어막(140)은 화학 기상 증착 방법, 스퍼터링 방법, 또는 원자층 증착 방법 등으로 형성될 수 있으며, 티타늄, 탄탈륨, 코발트, 티타늄 질화물, 탄탈륨질화물, 및 코발트질화물 중에서 선택된 적어도 하나 이상의 물질을 포함하도록 단일층으로 형성하거나 적층하여 복수층으로 형성할 수도 있다. 배리어막(140)이 티타늄 및 티타늄질화물로 형성되는 경우에는 티타늄 및 티타늄질화물은 하나의 공정으로 형성될 수 있다.
배리어막(140)은 후속의 공정에 의해 형성되는 시드층 또는 벌크층에 포함되는 금속이 기판(110)이나 절연막(130)으로 확산되는 것을 방지한다.
도 10을 참고하면, 배리어막(140) 상에 시드층(150)을 형성한다.
시드층(150)은 제1 트렌치(T1) 및 제2 트렌치(T2) 내부의 측면 및 하부면을 따라 콘포멀하게 형성되고, 절연막(130)의 상부면에도 형성될 수 있다.
시드층(150)은 구리, 티타늄, 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 루비듐, 코발트 또는 텅스텐으로 형성하거나 이들 중에서 적어도 하나를 포함하는 합금으로 형성할 수도 있다. 시드층(150)은 후속의 공정에서 벌크층의 형성을 가능하게 하거나 촉진할 수 있다.
도 11을 참고하면, 시드층(150)에 플라즈마 처리를 한다.
시드층(150)의 노출된 표면이 플라즈마 처리되고, 제1 영역(A)에는 시드층(150)의 표면을 따라 제1 성장 조절 영역(150a)이 형성되고, 제2 영역(B)에는 시드층(150)의 표면을 따라 제2 성장 조절 영역(150b)이 형성된다. 이 때, 제1 트렌치(T1)의 종횡비가 제2 트렌치(T2)의 종횡비보다 크고, 제1 트렌치(T1)의 폭이 제2 트렌치(T2)의 폭보다 작으므로 제1 트렌치(T1)에 위치하는 시드층(150) 표면에 처리되는 플라즈마의 강도는 제1 트렌치(T1) 주변의 절연막(130) 상부의 시드층(150) 표면에 처리되는 플라즈마의 강도 및 제2 영역(B)의 시드층(150) 표면에 처리되는 플라즈마의 강도보다 약하다.
또, 제2 트렌치(T2)의 종횡비는 제1 트렌치(T1)의 종횡비 대비하여 작으며 제2 트렌치(T2)의 폭이 상대적으로 넓으므로, 제2 트렌치(T2)에 위치하는 시드층(150)의 표면에 처리되는 플라즈마의 강도는 제1 트렌치(T1) 주변의 절연막(130) 상부 또는 제2 트렌치(T2) 주변의 절연막(130) 상부의 시드층(150) 표면에 처리되는 플라즈마의 강도와 실질적으로 동일할 수 있다.
이처럼 본 실시예에 따른 반도체 장치에서 서로 다른 종횡비를 갖는 제1 트렌치(T1)와 제2 트렌치(T2)에 형성된 시드층(150)을 동시에 플라즈마 처리함으로써, 도 2 및 도 3에서 도시한 바와 같이 제1 트렌치(T1) 내의 시드층(150)과 제2 트렌치(T2) 내의 시드층(150)에 서로 농도가 다르거나 두께가 다른 성장 조절 영역을 형성할 수 있다.
본 실시예에서 제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b)이 시드층(150) 표면에 형성되는 것으로 설명하였으나, 플라즈마의 강도가 커지거나 동일한 조건의 플라즈마 강도라 하더라도 시드층(150)의 두께가 얇아질수록 시드층(150) 내에 분포되어 있는 성장 조절 영역이 차지하는 공간은 커질 수 있다.
도 12에 도시한 바와 같이 제1 영역(A)에서는 절연막(130)의 상부에만 제1 성장 조절 영역(150a)이 형성될 수 있다. 제1 트렌치(T1)의 종횡비가 커짐에 따라 플라즈마 처리 단계에서 제1 트렌치(T1) 내부의 시드층(150)에는 플라즈마가 거의 조사되지 않거나 플라즈마 처리 단계에서 플라즈마 강도를 조절하여 제1 트렌치(T1) 내부의 시드층(150)에는 제1 성장 조절 영역(150a)이 형성되지 않도록 할 수 있다.
플라즈마 처리 단계에서 사용되는 플라즈마 장치는 당업자에게 잘 알려진 통상의 플라즈마 장치를 사용할 수 있으며, 또한 플라즈마가 기판(110)과는 이격된 영역에서 발생되는 리모트 플라즈마 기술을 적용할 수도 있다.
플라즈마 처리 단계는, 질소 함유 가스, 예를 들어 N2, N2H4, NH3, 또는 이들의 혼합 가스를 이용하여 수행 될 수 있다. 플라즈마 처리 이전의 시드층(150) 표면은 에너지적으로 불안정한 표면 결함을 가진다. 따라서, 상술한 플라즈마에 의하여 활성화된 원자들 또는 이온들, 예를 들어 질소 원자들 또는 질소 이온들은 상기 표면 결함과 결합하여 댕글링 본딩(dangling bonding)을 형성하며, 이에 따라 시드층(150) 표면을 에너지적으로 안정화시킬 수 있다.
또한, 경우에 따라서는 수소 원자들 또는 수소 이온들이 시드층(150) 표면과 결합하여 댕글링 본딩을 형성할 수 있다.
이러한 플라즈마 처리의 공정 조건을 예시적으로 설명하기로 한다. 플라즈마 처리 단계에서 사용되는 질소 함유 가스는, 예를 들어 1 sccm 내지 50 sccm 범위의 유량을 가질 수 있다. 또한, 플라즈마 처리 단계는, 불활성 가스, 예를 들어 아르곤 가스, 크립톤 가스, 또는 제논 가스를 함께 이용하여 수행될 수 있으며, 상기 불활성 가스는 1 sccm 내지 20 sccm 범위의 유량을 가질 수 있다. 또한, 플라즈마 처리 단계는, 1 W 내지 2000 W 범위의 RF 전력 하에서 수행될 수 있다. 또한, 플라즈마 처리 단계는, 바이어스(bias) 전력을 인가하지 않고 수행될 수 있다. 또한, 플라즈마 처리 단계의 공정 온도는 -50℃ 내지 250℃ 범위일 수 있으며, 압력은 8 mTorr 이하일 수 있다.
본 실시예에서는 서로 다른 종횡비, 특히 서로 다른 폭을 갖는 트렌치 내에 위치하는 시드층(150)에 플라즈마를 조사하므로 동일한 조건의 플라즈마를 처리하더라도 시드층(150)의 위치에 따라 다른 강도의 플라즈마가 조사될 수 있다. 이 때, 제1 영역(A1)에서 절연막(130) 상부에 제1 성장 조절 영역(150a)이 형성되어 후술하는 벌크층의 성장을 억제하고, 제1 트렌치(T1) 내부의 시드층(150) 상에는 상대적으로 농도가 적거나 두께가 얇은 제1 성장 조절 영역(150a)이 형성되거나 제1 성장 조절 영역(150a)이 형성되지 않음으로써 제1 트렌치(T1) 하부에 위치하는 시드층(150) 표면에서부터 벌크층의 성장이 먼저 일어날 수 있다.
도 13 및 도 14를 참고하면, 시드층(150) 상에 제1 벌크층(160a)을 형성한다.
제1 벌크층(160a)은 예를 들어 WF6, WCl6, 및 W(CO)6를 포함하는 다양한 텅스텐 함유 가스 중 적어도 하나를 사용하고, 실란(SiH4), 디실란(Si2H6) 하이드라진 (N2H4), 디보란(B2H6), 및 게르만(GeH4)을 포함하는 환원제들 중 적어도 하나를 사용하여 형성될 수 있다. 제1 벌크층(160a)은 시드층(150)과 동일한 물질로 형성될 수 있다. 예를 들어, 제1 벌크층(160a)은 구리, 티타늄, 금, 은, 백금, 팔라듐, 니켈, 알루미늄, 루비듐, 코발트, 텅스텐, 또는 이들의 합금을 포함하도록 형성할 수 있다.
도 13을 참고하면, 앞에서 설명한 바와 같이 동일한 공정 조건으로 시드층(150) 상에 제1 벌크층(160a)을 증착하더라도, 제2 트렌치(T2) 하부에 위치하는 시드층(150)은 제2 성장 조절 영역(150b)에 의해 에너지적으로 안정화된 상태이므로 제2 트렌치(T2)에는 제1 벌크층(160a)이 형성되지 않을 수 있다. 또한, 제1 트렌치(T1)에서는 그 하부에 위치하는 시드층(150) 표면에서부터 제1 벌크층(160a)이 성장을 시작한다. 이처럼, 제1 트렌치(T1)의 하부에서부터 제1 벌크층(160a)이 성장하여 제1 트렌치(T1)를 채우게 되므로 심(seam)이나 보이드(void) 없이 도 14에 도시한 바와 같이 제1 트렌치(T1)가 제1 벌크층(160a)으로 완전히 채워질 수 있다.
제1 벌크층(160a)을 형성하는 단계에서의 제1 공정 온도는 약 200℃ 내지 400℃의 범위를 가질 수 있다.
도 14의 단계에서 제1 벌크층(160a)이 제1 트렌치(T1)에만 형성되는 것으로 도시하였으나, 제1 벌크층(160a)이 제2 트렌치(T2) 내에 약간 형성될 수도 있다.
도 15를 참고하면, 제1 벌크층(160a) 및 시드층(150) 상에 제2 벌크층(160b)을 형성한다.
제2 벌크층(160b)은 제1 벌크층(160a)과 동일한 물질로 형성될 수 있다. 본 실시예에서 제2 벌크층(160b)을 형성하기 위한 제2 공정 온도는 앞에서 설명한 제1 벌크층(160a)의 제1 공정 온도보다 높다. 왜냐하면 제2 트렌치(T2) 하부에 위치하는 시드층(150) 표면에는 제2 벌크층(160b)의 형성을 억제하는 제2 성장 조절 영역(150b)이 형성되어 있으므로 상기 제2 공정 온도를 높여 성장 속도(growth rate)를 빠르게 하고, 결과적으로, 도 4에 도시한 바와 같이 제2 벌크층(160b)의 평균 입자 크기가 제1 벌크층(160a)의 평균 입자 크기보다 크도록 형성할 수 있다. 본 실시예에서 제2 공정 온도는 약 250℃ 내지 450℃의 범위를 가질 수 있다.
제2 벌크층(160b)을 형성하는 단계에서, 제2 벌크층(160b)은 제1 트렌치(T1)를 채우는 제1 벌크층(160a) 상부에도 형성될 수 있다. 이 때, 제1 영역(A)에서는 제1 벌크층(160a) 위에 이보다 평균 입자 크기가 큰 제2 벌크층(160b)이 위치하는 구조가 나타날 수 있으나, 제2 벌크층(160b)을 형성한 후에 평탄화 공정을 진행하게 되면 제1 영역(A)에 형성된 제2 벌크층(160b)은 제거될 수 있다. 평탄화 공정은 절연막(130) 상부면이 노출되도록 진행하고, 이처럼 평탄화 공정을 진행하면 도 1에 도시한 일 실시예에 따른 반도체 장치의 트렌치 충진 구조를 형성할 수 있다.
여기서, 평탄화 공정은 CMP 공정 또는 에치백(etch back) 공정을 이용할 수 있다.
도 16 내지 도 19는 도 8 내지 도 15에서 설명한 반도체 장치의 제조 방법의 변형예를 나타내는 단면도들이다.
도 16을 참고하면, 본 실시예에 따른 반도체 장치의 제조 방법은 제3 영역(B')에 형성된 제3 트렌치(T3)의 충진 구조를 제조하는 방법을 더 포함한다. 다시 말해, 도 8 내지 도 15에서 설명한 실시예에서는 제1, 2 영역(A, B)에서의 트렌치 충진 구조를 제조하는 방법을 나타내고 있으나, 본 실시예에서는 제1, 2 영역(A, B) 외에 제3 영역(B')에 관한 구조를 제조하는 방법을 더 포함한다.
이하에서는 도 8 내지 도 15의 실시예와 차이가 있는 부분에 대해서만 설명하기로 한다.
도 8 내지 도 12에서 설명한 단계와 동일한 공정을 진행하여 도 16에 도시한 바와 같이, 제3 영역(B')에 형성된 제3 트렌치(T3) 내에 제1 트렌치(T1) 및 제2 트렌치(T2)와 마찬가지로 배리어막(140)과 시드층(150)을 형성한다. 제3 트렌치(T3)의 종횡비는 제1 트렌치(T1)의 종횡비보다 작고 제2 트렌치(T2)의 종횡비보다 크도록 형성하고, 특히 제3 트렌치(T3)의 폭은 제1 트렌치(T1)의 폭보다 크며 제2 트렌치(T2)의 폭보다 작게 형성한다.
이후 시드층(150)에 플라즈마 처리하면, 도 16에 도시한 바와 같이 제3 영역(B')에 제3 성장 조절 영역(150c)이 형성되고, 도 6의 구조 실시예에서 설명한 바와 같이 제3 성장 조절 영역(150c)의 평균 농도 또는 평균 두께는 제1, 2 성장 조절 영역(150a, 150b)의 평균 농도 또는 평균 두께와 다를 수 있다. 이 때, 처리하는 플라즈마가 강해지면 제3 트렌치(T3)에 형성되는 후술하는 제3 벌크층(160c)의 두께가 얇아지고, 처리하는 플라즈마가 약해지면 제3 벌크층(160c)의 두께가 두꺼워질 수 있다.
제3 트렌치(T3)에 형성하는 콘택 구조에서 저저항 콘택이 중요한 경우이면 처리하는 플라즈마 강도를 강하게 조절하여 제3 벌크층(160c)의 두께를 얇게 하고 이후 제3 벌크층(160c) 위에 형성되어 도 6에 나타나는 제4 벌크층(160d)의 두께를 상대적으로 두껍게 형성할 수 있다.
이와 달리, 제3 트렌치(T3)에 형성하는 콘택 구조에서 배리어 특성과 같은 소자 특성이 더 중요한 경우이면 처리하는 플라즈마 강도를 약하게 조절하여 도 6에 도시한 바와 달리 제3 벌크층(160c)의 두께를 제4 벌크층(160d) 대비하여 상대적으로 두껍게 형성할 수도 있다.
도 16을 참고하면, 제1 트렌치(T1) 내부의 시드층(150) 상에 제1 벌크층(160a)을 형성하고, 제3 트렌치(T3)의 시드층(150) 상에 제3 벌크층(160c)을 형성한다. 이 때, 제1 트렌치(T1)에서는 그 하부에 위치하는 시드층(150) 표면에서부터 제1 벌크층(160a)이 성장을 시작한다. 제1 트렌치(T1)와 유사하게 제2 트렌치(T2)에서도 그 하부에 위치하는 시드층(150) 표면에서부터 제3 벌크층(160c)이 성장할 수 있다. 제2 트렌치(T2) 하부에 위치하는 시드층(150)은 제2 성장 조절 영역(150b)에 의해 에너지적으로 안정화된 상태이므로 제2 트렌치(T2)에는 제1 벌크층 (160a) 또는 제3 벌크층(160c)이 형성되지 않을 수 있다.
도 17을 참고하면, 제1 성장 조절 영역(150a), 제2 성장 조절 영역(150b), 및 제3 성장 조절 영역(150c)의 평균 농도 또는 평균 두께 차이에 의해 영역별로 시드층(150)의 안정화 정도가 다르다. 따라서, 동일한 공정 조건으로 시드층(150) 상에 벌크층을 형성하더라도 제1 영역(A)에는 제1 트렌치(T1)를 완전히 채우면서 제1 벌크층(160a)이 형성되고, 제2 영역(B)에는 현 단계에서 벌크층이 형성되지 않으며, 제3 영역(B')에는 제3 트렌치(T3)의 시드층(150) 상에 콘포멀하게 제3 벌크층(160c)이 형성될 수 있다. 콘포멀하게 형성된 제3 벌크층(160c)의 변형 실시예로 도 18을 참고하면, 제3 벌크층(160c)은 제3 트렌치(T3)의 측부에서 상대적으로 얇고 제3 트렌치(T3)의 하부에서 상대적으로 두껍게 형성될 수 있다.
제1 벌크층(160a)과 제3 벌크층(160c)은 동시에 형성될 수 있고, 동일한 물질로 형성될 수 있다. 도 7에 도시한 바와 같이 제3 벌크층(160c)의 제3 입자들(163)의 평균 입자 크기는 제1 벌크층(160a)의 제1 입자들(161)의 평균 입자 크기와 같거나 작을 수 있다.
제1 벌크층(160a) 및 제3 벌크층(160c)을 형성하는 단계에서의 제1 공정 온도는 약 200℃ 내지 400℃의 범위를 가질 수 있다.
도 17 및 도 18의 단계에서 제2 트렌치(T2) 내에는 제1 벌크층(160a) 및 제3 벌크층(160c)이 전혀 형성되지 않는 것으로 도시하였으나, 제1 벌크층(160a) 및 제3 벌크층(160c)을 형성하는 물질이 제2 트렌치(T2) 내에 약간 형성될 수도 있다.
도 19를 참고하면, 제1 벌크층(160a), 제3 벌크층(160c), 및 시드층(150) 상에 제2 벌크층(160b)을 형성한다.
제2 벌크층(160b)은 제1 벌크층(160a) 및 제3 벌크층(160c)과 동일한 물질로 형성될 수 있다. 본 실시예에서 제2 벌크층(160b)을 형성하기 위한 제2 공정 온도는 앞에서 설명한 제1 벌크층(160a)의 제1 공정 온도보다 높다. 왜냐하면 제2 트렌치(T2)에 위치하는 시드층(150) 표면에는 제2 벌크층(160b)의 형성을 억제하는 제2 성장 조절 영역(150b)이 형성되어 있으므로 제1 벌크층(160a) 및 제3 벌크층(160c)을 형성할 때와 동일한 조건으로는 제2 벌크층(160b)을 형성하기 어렵다. 따라서, 상기 제2 공정 온도를 높여 성장 속도(growth rate)를 빠르게 하고, 결과적으로, 도 7에 도시한 바와 같이 제2 벌크층(160b)의 입자 크기가 제1 벌크층(160a) 및 제3 벌크층(160c)의 평균 입자 크기보다 크도록 제2 벌크층(160b)을 형성할 수 있다.
제2 벌크층(160b)을 형성하는 단계에서, 제2 벌크층(160b)은 제3 트렌치(T3)를 완전히 채울 수 있다. 또한, 제2 벌크층(160b)은 제1 트렌치(T1)를 채우는 제1 벌크층(160a) 상부에도 형성될 수 있다. 이 때, 제1 영역(A)에서는 제1 벌크층(160a) 위에 이보다 평균 입자 크기가 큰 제2 벌크층(160b)이 위치하는 구조가 나타나고, 제3 영역(B')에서는 제3 벌크층(160c) 위에 이보다 평균 입자 크기가 큰 제2 벌크층(160b)이 위치하는 구조가 나타날 수 있다. 하지만, 제2 벌크층(160b)을 형성한 후에 평탄화 공정을 진행하고, 이로 의해 제1 영역(A)에 형성된 제2 벌크층(160b)은 제거되고 제2 영역(B)에서 제3 트렌치(T3)를 채우고 남은 부분에 해당하는 제2 벌크층(160b)은 제거될 수 있다. 평탄화 공정은 절연막(130) 상부면이 노출되도록 진행하고, 이처럼 평탄화 공정을 진행하면 도 6에 도시한 일 실시예에 따른 반도체 장치의 트렌치 충진 구조를 형성할 수 있다.
이하에서는 앞에서 설명한 트렌치 충진 구조가 적용되는 반도체 장치에 대해 개략적으로 설명하기로 한다.
도 20은 일 실시예에 따른 반도체 장치를 개략적으로 나타내는 블록도이다.
도 20을 참고하면, 일 실시예에 따른 반도체 장치(1000)는 SRAM 형성 영역 500)과 로직 영역(600)을 포함하는 시스템 LSI, 예를 들면 AP(Application Processor)일 수 있다. SRAM 형성 영역(500)에는 제1 트랜지스터(511) 및 제3 트랜지스터(512)가 배치되고, 로직 영역(600)에는 제2 트랜지스터(611) 및 제4 트랜지스터(612)가 배치될 수 있다. 여기서, SRAM 형성 영역(500)의 집적도가 로직 영역(600)의 집적도보다 상대적으로 클 수 있다.
도 20에서는 예시적으로 SRAM 형성 영역(500)과 로직 영역(600)을 도시하였으나, 이에 한정되는 것은 아니고 시스템 LSI에서 로직 영역(600) 대신 수동 소자 영역 또는 입출력 패드 형성 영역 등과, SRAM 형성 영역(500) 대신 메모리 소자에 해당하는 다른 종류의 소자들이 형성되는 영역, 예를 들어 DRAM, MRAM, RRAM, PRAM 형성 영역 등에도 본 개시에 따른 실시예들이 적용될 수 있다.
이하에서는 일 실시예에 따른 반도체 장치에서 서로 다른 영역에 위치하는 게이트 또는 소스/드레인 영역 콘택 구조에 도 8 내지 도 15를 참고하여 설명한 제조 방법을 적용한 경우에 대해 설명하기로 한다.
도 21은 일 실시예에 따른 게이트를 개략적으로 나타내는 단면도이다.
도 21을 참고하면, 기판(110)의 활성 영역을 한정하는 소자 분리 패턴(205)이 형성되어 있다. 기판(110)은 도 1에서 설명한 바와 같이 벌크 실리콘 기판 또는 절연층 상의 실리콘(SOI), 실리콘 기판, 또는 베이스 기판 상에 에피층이 형성된 기판일 수도 있다.
기판(110)에는 소스 영역(220) 및 드레인 영역(230)이 형성되어 있다. 기판(110) 위에는 게이트 절연막(210)이 위치한다. 게이트 절연막(210)은 높은 유전 상수를 갖는 고유전막을 포함할 수 있다. 게이트 절연막(210)은 금속 산화물, 금속-반도체-산소 화합물막 중에서 적어도 하나를 포함할 수 있다. 금속 산화물은 일례로 하프늄 산화막 또는 지르코늄 산화물일 수 있고, 금속-반도체-산소 화합물막은 일례로 하프늄-실리콘-산소-질소 화합물일 수 있다.
기판(110) 위에는 게이트 절연막(210)과 중첩하는 제1 트렌치(T1) 및 제2 트렌치(T2)를 갖는 절연막(130)이 위치한다.
제1 트렌치(T1) 및 제2 트렌치(T2)에는 배리어막(140)이 콘포몰하게 형성되어 있고, 절연막(130)과 배리어막(140) 사이에 게이트 스페이서(240)가 형성되어 있다. 소스 영역(220) 및 드레인 영역(230)은 게이트 스페이서(240)를 이용하여 엘디디(LDD) 구조로 형성될 수 있다.
배리어막(140) 상에 시드층(150)이 위치한다. 시드층(150)에는 제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b)이 형성되어 있다.
시드층(150) 상에 제1 트렌치(T1)를 채우는 제1 금속 게이트 전극(160a)이 형성되어 있고, 제2 트렌치(T2)를 채우는 제2 금속 게이트 전극(160b)이 형성되어 있다. 제1 금속 게이트 전극(160a) 및 제2 금속 게이트 전극(160b)은 각각 도 1에서 설명한 제1 벌크층(160a) 및 제2 벌크층(160b)에 대응할 수 있다.
본 실시예에서 제1 트랜지스터(511)의 게이트가 형성되는 제1 트렌치(T1)의 종횡비는 제2 트랜지스터(611)의 게이트가 형성되는 제2 트렌치(T2)의 종횡비에 비해 크다. 또한, 도시하지 않았지만, 도 1에서 설명한 바와 같이 제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b)의 평균 농도 또는 평균 두께는 서로 다를 수 있고, 앞에서 설명한 일 실시예에 따른 트렌치 충진 구조에 관한 설명은 본 실시예에 모두 적용할 수 있다. 다시 말해, 도 21의 실시예는 트렌치 충진 구조를 게이트에 적용한 한 예를 나타낸다.
도 22는 일 실시예에 따른 트랜지스터에서 소스 및 드레인 콘택 구조를 개략적으로 나타내는 단면도이다.
도 22를 참고하면, 기판(110)에는 소스 영역(350) 및 드레인 영역(360)이 형성되어 있고, 기판(110)의 활성 영역 상에 게이트 절연막(310)이 위치한다. 게이트 절연막(310) 위에 게이트 전극(320)이 위치하고, 게이트 전극(320) 위에 금속 산화물 실리사이드층(330)이 위치할 수 있다. 게이트 절연막(310), 게이트 전극(320), 및 금속 산화물 실리사이드층(330)을 포함하는 게이트 구조체의 측면에 스페이서(340)가 위치하며, 스페이서(340)는 실리콘 질화물, 실리콘 산질화물, 또는 티타늄 산질화물 등을 사용하여 형성할 수 있다.
기판(110) 위에 상기 게이트 구조체를 덮는 절연막(130)이 위치한다. 절연막(130)은 제1 트렌치(T1) 및 제2 트렌치(T2)를 갖는다. 제1 트렌치(T1) 및 제2 트렌치(T2)에는 배리어막(140)이 콘포몰하게 형성되어 있고, 배리어막(140) 상에 시드층(150)이 위치한다. 시드층(150)에는 제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b)이 형성되어 있다.
시드층(150) 상에 제1 트렌치(T1)를 채우는 제1 벌크층(160a)이 형성되어 있고, 제2 트렌치(T2)를 채우는 제2 벌크층(160b)이 형성되어 있다.
본 실시예에서 제3 트랜지스터(512)의 소스 영역(350) 및 드레인 영역(360) 콘택 구조에서 형성되는 제1 트렌치(T1)의 종횡비는 제4 트랜지스터(612)의 소스 영역(350) 및 드레인 영역(360) 콘택 구조에서 형성되는 제2 트렌치(T2)의 종횡비에 비해 크다. 또한, 도시하지 않았지만, 도 1에서 설명한 바와 같이 제1 성장 조절 영역(150a)과 제2 성장 조절 영역(150b)의 평균 농도 또는 평균 두께는 서로 다를 수 있고, 앞에서 설명한 일 실시예에 따른 트렌치 충진 구조에 관한 설명은 본 실시예에 모두 적용할 수 있다. 다시 말해, 도 22의 실시예는 트렌치 충진 구조를 소스 영역 및 드레인 영역 콘택 구조에 적용한 한 예를 나타낸다.
앞에서 설명한 도 20 내지 도 22의 실시예를 변형한 실시예에 따른 반도체 장치(1000)에서는, SRAM 형성 영역(500) 내에 위치하는 복수의 트랜지스터가 서로 다른 종횡비를 갖는 트렌치 구조를 가지거나 로직 영역(600) 내에 위치하는 복수의 트랜지스터가 서로 다른 종횡비를 갖는 트렌치 구조를 가질 수도 있다.
이상과 같이, 본 개시는 한정된 실시예와 도면을 통하여 설명되었으나, 본 개시는 이에 한정되는 것은 아니며, 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 본 개시의 기술 사상과 아래에 기재된 특허청구범위의 균등범위 내에서 다양한 수정 및 변형이 가능하다.
112: 기판
120: 트렌치 하부층
130: 절연막
150: 시드층
150a, 150b, 150c, 150d: 성장 조절 영역
160a, 160b, 160c, 160d: 벌크층
161, 162, 163, 164: 입자
220, 350: 소스 영역
230, 360: 드레인 영역
511, 512, 611, 612: 트랜지스터
T1, T2, T3, T4: 트렌치

Claims (20)

  1. 기판,
    상기 기판 위에 제1 트렌치 및 상기 제1 트렌치보다 종횡비가 작은 제2 트렌치를 갖는 절연막,
    상기 제1 트렌치 및 제2 트렌치에 위치하는 배리어막,
    상기 배리어막 상에 위치하는 시드층,
    상기 시드층 상에 위치하고 상기 제1 트렌치를 채우는 제1 벌크층, 및
    상기 시드층 상에 위치하고 상기 제2 트렌치를 채우는 제2 벌크층을 포함하고,
    상기 제2 벌크층의 평균 입자 크기는 상기 제1 벌크층의 평균 입자 크기보다 크고,
    상기 제2 트렌치에 위치하는 시드층은 플라즈마 물질을 포함하는 성장 조절 영역을 포함하고, 상기 성장 조절 영역에 포함된 플라즈마 물질의 농도는 상기 제2 벌크층에서부터 상기 제2 트렌치에 위치하는 상기 배리어막에 가까이 갈수록 줄어드는 반도체 장치.
  2. 제1항에서,
    상기 절연막의 제3 트렌치에 위치하는 제3 벌크층 및 상기 제3 벌크층 위에 위치하며 상기 제3 트렌치를 채우는 제4 벌크층을 더 포함하며,
    상기 제3 트렌치의 종횡비는 상기 제1 트렌치의 종횡비보다 작고 상기 제2 트렌치의 종횡비보다 큰 반도체 장치.
  3. 제2항에서,
    상기 제3 벌크층의 평균 입자 크기는 상기 제1 벌크층의 평균 입자 크기와 동일하거나 작은 반도체 장치.
  4. 제2항에서,
    상기 제4 벌크층의 평균 입자 크기는 상기 제2 벌크층의 평균 입자 크기와 동일하거나 작은 반도체 장치.
  5. 제1항에서,
    상기 성장 조절 영역은 상기 제2 벌크층에 인접하여 위치하는 반도체 장치.
  6. 삭제
  7. 기판,
    상기 기판 위에 제1 트렌치 및 상기 제1 트렌치보다 종횡비가 작은 제2 트렌치를 갖는 절연막,
    상기 제1 트렌치 및 제2 트렌치에 위치하는 배리어막,
    상기 배리어막 상에 위치하고, 상기 제1 트렌치에 위치하는 제1 시드층과 상기 제2 트렌치에 위치하는 제2 시드층,
    상기 제1 시드층 상에 위치하고 상기 제1 트렌치를 채우는 제1 벌크층, 및
    상기 제2 시드층 상에 위치하고 상기 제2 트렌치를 채우는 제2 벌크층을 포함하고,
    상기 제1 시드층 및 상기 제2 시드층은 각각 플라즈마 물질을 포함하는 제1 성장 조절 영역 및 제2 성장 조절 영역을 포함하고,
    상기 제1 성장 조절 영역에 포함된 플라즈마 물질의 평균 농도는 상기 제2 성장 조절 영역에 포함된 플라즈마 물질의 평균 농도보다 작거나, 상기 제1 성장 조절 영역의 평균 두께는 상기 제2 성장 조절 영역의 평균 두께보다 얇은 반도체 장치.
  8. 제7항에서,
    상기 제1 성장 조절 영역은 상기 제1 벌크층에 인접하여 위치하고, 상기 제2 성장 조절 영역은 상기 제2 벌크층에 인접하여 위치하는 반도체 장치.
  9. 제7항에서,
    상기 제1 성장 조절 영역에 포함된 플라즈마 물질의 농도는 상기 제1 벌크층에서부터 상기 제1 트렌치에 위치하는 상기 배리어막에 가까이 갈수록 줄어들고, 상기 제2 성장 조절 영역에 포함된 플라즈마 물질의 농도는 상기 제2 벌크층에서부터 상기 제2 트렌치에 위치하는 상기 배리어막에 가까이 갈수록 줄어드는 반도체 장치.
  10. 제7항에서,
    상기 절연막의 제3 트렌치에 위치하는 제3 벌크층 및 상기 제3 벌크층 위에 위치하며 상기 제3 트렌치를 채우는 제4 벌크층을 더 포함하며,
    상기 제3 트렌치의 종횡비는 상기 제1 트렌치의 종횡비보다 작고 상기 제2 트렌치의 종횡비보다 큰 반도체 장치.
  11. 제10항에서,
    상기 제3 트렌치에 위치하는 제3 시드층을 더 포함하고, 상기 제3 시드층은 플라즈마 물질을 포함하는 제3 성장 조절 영역을 포함하며,
    상기 제3 성장 조절 영역에 포함된 플라즈마 물질의 평균 농도는 상기 제1 성장 조절 영역에 포함된 플라즈마 물질의 평균 농도보다 크며 상기 제2 성장 조절 영역에 포함된 플라즈마 물질의 평균 농도보다 작거나, 상기 제3 성장 조절 영역의 평균 두께는 상기 제1 성장 조절 영역의 평균 두께보다 두껍고 상기 제2 성장 조절 영역의 평균 두께보다 얇은 반도체 장치.
  12. 기판 위에 제1 트렌치 및 상기 제1 트렌치보다 종횡비가 작은 제2 트렌치를 갖는 절연막을 형성하는 단계,
    상기 제1 트렌치 및 상기 제2 트렌치를 덮도록 배리어막을 형성하는 단계,
    상기 배리어막을 덮도록 상기 제1 트렌치 및 상기 제2 트렌치에 시드층을 형성하는 단계,
    상기 시드층을 플라즈마 처리하는 단계,
    상기 제1 트렌치에 제1 벌크층을 형성하는 단계, 및
    상기 제2 트렌치에 제2 벌크층을 형성하는 단계를 포함하고,
    상기 제2 벌크층을 형성하는 단계의 공정 온도는 상기 제1 벌크층을 형성하는 단계의 공정 온도보다 높은 반도체 장치의 제조 방법.
  13. 제12항에서,
    상기 제1 벌크층을 형성하는 단계는 상기 제1 벌크층이 상기 제1 트렌치의 바닥에서부터 채워지기 시작하여 상기 제1 트렌치를 완전히 채우는 단계를 포함하고,
    상기 제2 벌크층을 형성하는 단계는 상기 제1 트렌치 상부에서 상기 제1 벌크층을 덮으면서 상기 제2 트렌치를 채우는 단계를 포함하는 반도체 장치의 제조 방법.
  14. 제12항에서,
    상기 시드층을 플라즈마 처리하는 단계에서,
    상기 제1 트렌치 내부에 위치하는 제1 시드층에 처리되는 플라즈마의 강도는 상기 제2 트렌치 내부에 위치하는 제2 시드층에 처리되는 플라즈마의 강도보다 약한 반도체 장치의 제조 방법.
  15. 제12항에서,
    상기 제1 트렌치 상부에 인접한 상기 절연막 상부에 위치하는 시드층에 플라즈마 물질을 포함하는 제1 성장 조절 영역이 형성되고, 상기 제1 트렌치의 하부 및 측부의 일부에는 상기 제1 성장 조절 영역이 형성되지 않는 반도체 장치의 제조 방법.
  16. 제12항에서,
    상기 시드층을 플라즈마 처리하는 단계는
    상기 제1 트렌치에 위치하는 제1 시드층에 제1 성장 조절 영역을 형성하고, 상기 제2 트렌치에 위치하는 제2 시드층에 제2 성장 조절 영역을 형성하는 단계를 포함하는 반도체 장치의 제조 방법.
  17. 제12항에서,
    상기 제1 트렌치에 상기 제1 벌크층을 형성하는 단계에서 상기 제2 트렌치에는 상기 제1 벌크층이 형성되지 않는 반도체 장치의 제조 방법.
  18. 제12항에서,
    상기 절연막을 형성하는 단계는 상기 제1 트렌치보다 종횡비가 작고 상기 제2 트렌치보다 큰 종횡비를 갖는 제3 트렌치를 형성하는 단계를 더 포함하는 반도체 장치의 제조 방법.
  19. 제18항에서,
    상기 제3 트렌치에 제3 벌크층을 형성하는 단계를 더 포함하고,
    상기 제3 벌크층은 상기 제1 벌크층과 동시에 형성되는 반도체 장치의 제조 방법.
  20. 제19항에서,
    상기 제3 트렌치에 상기 제3 벌크층이 형성된 후에 제4 벌크층으로 상기 제3 트렌치를 채우는 단계를 더 포함하고,
    상기 제4 벌크층은 상기 제2 벌크층과 동시에 형성되는 반도체 장치의 제조 방법.
KR1020160114022A 2016-09-05 2016-09-05 반도체 장치 및 그 제조 방법 KR102680860B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020160114022A KR102680860B1 (ko) 2016-09-05 2016-09-05 반도체 장치 및 그 제조 방법
US15/624,783 US10269629B2 (en) 2016-09-05 2017-06-16 Semiconductor device and method of manufacturing the same
CN201710794636.1A CN107799464B (zh) 2016-09-05 2017-09-05 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160114022A KR102680860B1 (ko) 2016-09-05 2016-09-05 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20180026995A KR20180026995A (ko) 2018-03-14
KR102680860B1 true KR102680860B1 (ko) 2024-07-03

Family

ID=61281488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160114022A KR102680860B1 (ko) 2016-09-05 2016-09-05 반도체 장치 및 그 제조 방법

Country Status (3)

Country Link
US (1) US10269629B2 (ko)
KR (1) KR102680860B1 (ko)
CN (1) CN107799464B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10157785B2 (en) 2017-05-01 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10879115B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US11421318B2 (en) 2018-05-04 2022-08-23 Applied Materials, Inc. Methods and apparatus for high reflectivity aluminum layers
US11587875B2 (en) * 2020-08-11 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Connecting structure and method for forming the same
US11646268B2 (en) 2020-11-13 2023-05-09 Nanya Technology Corporation Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses
US11700727B2 (en) 2020-12-03 2023-07-11 Micron Technology, Inc. Microelectronic device structures including tiered stacks comprising staggered block structures separated by slot structures, and related electronic systems and methods
JP2022113991A (ja) * 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345325A (ja) 2000-06-02 2001-12-14 Nec Kyushu Ltd 半導体装置の配線形成方法
US20090174075A1 (en) * 2008-01-07 2009-07-09 International Business Machines Corporation Simultaneous grain modulation for beol applications

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861648B2 (ja) 1992-07-10 1999-02-24 日本電気株式会社 半導体製造装置および半導体装置の製造方法
KR100214852B1 (ko) 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
KR20000000882A (ko) 1998-06-05 2000-01-15 김영환 반도체 소자의 텅스텐 플러그 형성방법
KR100314809B1 (ko) 1999-12-30 2001-11-26 박종섭 반도체 소자의 대머신 게이트 형성방법
KR20010096408A (ko) 2000-04-11 2001-11-07 이경수 금속 배선 형성방법
KR20020051155A (ko) 2000-12-22 2002-06-28 윤종용 전기 도금법을 이용한 반도체 장치의 구리 배선 제조 방법
KR100701673B1 (ko) 2001-12-18 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR100558002B1 (ko) 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
JP3759525B2 (ja) 2003-10-27 2006-03-29 松下電器産業株式会社 半導体装置の製造方法
US7265038B2 (en) * 2003-11-25 2007-09-04 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
US7387962B2 (en) * 2005-10-17 2008-06-17 Samsung Electronics Co., Ltd Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
KR20100032644A (ko) 2008-09-18 2010-03-26 삼성전자주식회사 선택적 플라즈마 처리를 이용한 반도체 소자의 금속배선 형성방법
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
KR101762657B1 (ko) * 2011-01-31 2017-07-31 삼성전자주식회사 도전 패턴 구조물 및 이의 형성 방법
US8815734B2 (en) * 2011-11-07 2014-08-26 International Business Machines Corporation Use of gas cluster ion beam to reduce metal void formation in interconnect structures
US9059096B2 (en) 2012-01-23 2015-06-16 International Business Machines Corporation Method to form silicide contact in trenches
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
JP6494940B2 (ja) * 2013-07-25 2019-04-03 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填
KR102354460B1 (ko) * 2015-02-12 2022-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345325A (ja) 2000-06-02 2001-12-14 Nec Kyushu Ltd 半導体装置の配線形成方法
US20090174075A1 (en) * 2008-01-07 2009-07-09 International Business Machines Corporation Simultaneous grain modulation for beol applications

Also Published As

Publication number Publication date
CN107799464B (zh) 2023-09-08
US10269629B2 (en) 2019-04-23
KR20180026995A (ko) 2018-03-14
CN107799464A (zh) 2018-03-13
US20180068889A1 (en) 2018-03-08

Similar Documents

Publication Publication Date Title
KR102680860B1 (ko) 반도체 장치 및 그 제조 방법
US11862563B2 (en) Cobalt based interconnects and methods of fabrication thereof
TWI673795B (zh) 去耦合的貫孔填充
TWI633624B (zh) 用於銅阻障層應用之摻雜的氮化鉭
US20090032949A1 (en) Method of depositing Tungsten using plasma-treated tungsten nitride
US20130307032A1 (en) Methods of forming conductive contacts for a semiconductor device
US9899258B1 (en) Metal liner overhang reduction and manufacturing method thereof
JP2011199021A (ja) 半導体装置及びその製造方法
TW200849471A (en) A void-free contact plug
US20100068881A1 (en) Method of forming metallization in a semiconductor device using selective plasma treatment
KR20210117343A (ko) 억제 제어를 사용한 텅스텐 피처 충진
US10950498B2 (en) Selective and self-limiting tungsten etch process
US7122474B2 (en) Method for forming barrier metal of semiconductor device
US6060389A (en) Semiconductor fabrication employing a conformal layer of CVD deposited TiN at the periphery of an interconnect
US20050146045A1 (en) Method for forming tungsten contact plug
US9978607B2 (en) Through via structure and method
US6674171B2 (en) Semiconductor device with a low resistance wiring
US7524749B2 (en) Metallization method of semiconductor device
JP7362911B2 (ja) 選択的自己制限式タングステンエッチングプロセス
TWI850444B (zh) 選擇性和自我限制性之鎢蝕刻製程
KR20080091989A (ko) 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체
CN114664729A (zh) 半导体集成电路装置的接触插塞形成方法
US20050269709A1 (en) Interconnect structure including tungsten nitride and a method of manufacture therefor
KR101052930B1 (ko) 반도체 소자의 매몰 게이트 및 형성 방법
KR20040061264A (ko) 반도체소자의 금속배선 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right