CN107799464A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN107799464A
CN107799464A CN201710794636.1A CN201710794636A CN107799464A CN 107799464 A CN107799464 A CN 107799464A CN 201710794636 A CN201710794636 A CN 201710794636A CN 107799464 A CN107799464 A CN 107799464A
Authority
CN
China
Prior art keywords
groove
layer
body layer
control area
inculating crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710794636.1A
Other languages
English (en)
Other versions
CN107799464B (zh
Inventor
崔正宪
金桢益
梁明
金哲性
玄尚镇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107799464A publication Critical patent/CN107799464A/zh
Application granted granted Critical
Publication of CN107799464B publication Critical patent/CN107799464B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
    • H01L23/53266—Additional layers associated with refractory-metal layers, e.g. adhesion, barrier, cladding layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

公开了一种半导体器件及其制造方法。所述半导体器件包括：衬底；在所述衬底上的绝缘层，所述绝缘层中包括有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；在第一沟槽和第二沟槽中的阻挡层；在所述第一沟槽和所述第二沟槽中的所述阻挡层上的籽晶层；在籽晶层上并填充在第一沟槽中的第一体层；和在籽晶层上并填充在第二沟槽中的第二体层，其中第二体层的平均晶粒大小大于第一体层的平均晶粒大小。

Description

半导体器件及其制造方法
相关申请的交叉引用
本公开要求2016年9月5日在韩国知识产权局提交的题为“半导体器件及其制造方法(Semiconductor Device and Method of Manufacturing the Same)”的韩国专利申请No.10-2016-0114022的优先权，其全部公开通过引用合并于此。
技术领域
实施例涉及一种半导体器件及其制造方法。
背景技术
半导体器件具有诸如小尺寸、多功能和/或低制造成本等特性，使得半导体器件可以在许多电子工业中使用。半导体器件可以包括存储数据的存储器件、计算和处理数据的逻辑器件、能够同时执行各种功能的混合器件等。
在本背景技术部分中公开的上述信息仅用于增强对本发明背景的理解，因此可以包含不形成本领域普通技术人员在本国已知的现有技术的信息。
发明内容
实施例可以通过提供一种半导体器件来实现，所述半导体器件包括：衬底；在所述衬底上的绝缘层，所述绝缘层中包括有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；在第一沟槽和第二沟槽中的阻挡层；在所述第一沟槽和所述第二沟槽中的所述阻挡层上的籽晶层；在所述籽晶层上并填充在第一沟槽中的第一体层；和在籽晶层上并填充在第二沟槽中的第二体层，其中第二体层的平均晶粒大小大于第一体层的平均晶粒大小。
实施例可以通过提供一种半导体器件来实现，所述半导体器件包括：衬底；在所述衬底上的绝缘层，所述绝缘层具有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；在第一沟槽和第二沟槽中的阻挡层；在所述第一沟槽中的第一籽晶层和在所述第二沟槽中的第二籽晶层，所述第一籽晶层和所述第二籽晶层在所述第一沟槽和所述第二沟槽中的所述阻挡层上；在所述第一籽晶层上并填充在所述第一沟槽中的第一体层；在第二籽晶层上并且填充在第二沟槽中的第二体层，其中，第一籽晶层包括包含等离子体材料的第一生长控制区域，第二籽晶层包括包含等离子体材料的第二生长控制区域，包含在第一生长控制区域中的等离子体材料的平均浓度小于包含在第二生长控制区域中的等离子体材料的平均浓度，或者第一生长控制区域的平均厚度小于第二生长控制区域的平均厚度。
实施例可以通过提供一种制造半导体器件的方法来实现，该方法包括：在衬底上形成具有第一沟槽和第二沟槽的绝缘层，使得第二沟槽的深宽比小于第一个沟槽的深宽比；形成阻挡层以覆盖所述第一沟槽和所述第二沟槽；在所述第一沟槽和所述第二沟槽中形成籽晶层以覆盖所述阻挡层；对所述籽晶层进行等离子体处理；在所述第一沟槽中形成第一体层；以及在所述第二沟槽中形成第二体层，其中形成第二体层的的工艺温度高于形成第一体层的工艺温度。
实施例可以通过提供一种半导体器件来实现，所述半导体器件包括：衬底；在所述衬底上的绝缘层，所述绝缘层具有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；在第一沟槽和第二沟槽中的阻挡层；在所述第一沟槽中的第一籽晶层和在所述第二沟槽中的第二籽晶层，所述第一籽晶层和所述第二籽晶层在所述第一沟槽和所述第二沟槽中的所述阻挡层上；在所述第一籽晶层上并填充在所述第一沟槽中的第一体层；以及在所述第二籽晶层上并填充在所述第二沟槽中的第二体层，其中所述第二体层的平均晶粒大小大于所述第一体层的平均晶粒大小。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将是显而易见的，在附图中：
图1示出了根据示例性实施例的半导体器件的沟槽填充结构的截面图。
图2和图3通过放大图1的部分区域来示出了第一和第二生长控制区域的放大视图。
图4示出了在图1所示的半导体器件的沟槽中形成的体层的晶粒形状的截面图。
图5示出了根据示例性实施例的半导体器件的沟槽填充结构的截面图。
图6示出了图5的示例性实施例中所示的第三体层的经修改结构的截面图。
图7示出了在图5所示的半导体器件的沟槽中形成的体层的晶粒形状的截面图。
图8至图15示出了根据示例性实施例的制造半导体器件的方法中的各阶段的截面图。
图16至图19示出了制造图8到15所述的半导体器件的方法的经修改示例中的各阶段的截面图。
图20示出了示意性地示出根据示例性实施例的半导体器件的框图。
图21示出了示意性示出根据示例性实施例的栅极结构的截面图。
图22示出了示意性示出根据示例性实施例的晶体管中的源极和漏极接触结构的截面图。
具体实施方式
在下文中，将参考图1描述根据本公开的示例性实施例的半导体器件中的沟槽填充结构。
图1示出了根据示例性实施例的半导体器件的沟槽填充结构的示意性截面图。
参考图1，沟槽下层120可以设置在衬底110上。在实现中，衬底110可以是体硅衬底或绝缘层上硅(SOI)衬底。在实现中，衬底110可以是硅衬底，或者也可以是其中在基底衬底上形成外延层的衬底。沟槽下层120可以是硅化物层、源极区、漏极区或栅极绝缘层。当沟槽下层120是硅化物层时，形成在衬底110中的布线可以连接到沟槽填充结构，当沟槽下层120是源极区和/或漏极区时，沟槽填充结构可以形成与源极区和漏极区的接触结构，并且当沟槽下层120是栅极绝缘层时，沟槽填充结构可以形成栅极。
可以在沟槽下层120上设置绝缘层130(具有第一沟槽T1和第二沟槽T2)。在实现中，如图1所示，绝缘层130可以是单层，也可以以多层形成。绝缘层130可以通过化学气相沉积法形成。
在本示例性实施例中，第一沟槽T1的深宽比可以大于第二沟槽T2的深宽比。在本示例性实施例中，深宽比可以由沟槽的深度：沟槽入口的宽度来限定。
第一沟槽T1和第二沟槽T2可以分别形成在第一区域A和第二区域B中。第一区域A和第二区域B指示半导体系统中的不同区域。本示例性实施例可以表示半导体器件中设置在第一区域A和第二区域B中的每一个中的沟槽填充结构。
阻挡层140可以共形地形成在第一沟槽T1和第二沟槽T2内。阻挡层140可以包括例如钛、钽、钴、氮化钛、氮化钽或氮化钴。在实现中，阻挡层140可以由包括前述材料的组合的各个层形成的多层形成。在这种情况下，每个层的组合材料对于每一层可以是不同的。
籽晶层150可以设置在阻挡层140上。籽晶层150可以沿着第一沟槽T1和第二沟槽T2的侧表面和下表面共形地形成。
籽晶层150可以由例如铜、钛、金、银、铂、钯、镍、铝、铷、钴或钨或包括其中至少一种的合金形成。
生长控制区域可以设置在籽晶层150的表面上。生长控制区域可以是通过等离子体处理形成的区域，将在下面描述的制造方法中描述。
第一沟槽T1中的籽晶层150可以是第一籽晶层，并且第二沟槽T2中的籽晶层150可以是第二籽晶层。第一籽晶层可以包括包含等离子体材料的第一生长控制区域150a，并且第二籽晶层可以包括包含等离子体材料的第二生长控制区域150b。第一生长控制区域150a和第二生长控制区域150b中的每一个可以设置在籽晶层150的表面上。例如，包含在生长控制区域中的等离子体材料的浓度可以从籽晶层150的表面到阻挡层140而减小。例如，生长控制区域中与阻挡层相邻的区域中的等离子体材料的浓度可以小于远离阻挡层140的生长控制区域中的等离子体材料的浓度。
设置在第一沟槽T1的侧部的生长控制区域中包含的等离子体材料的浓度可以大于设置在第一沟槽T1的下面或底部(例如，与沟槽下层120相邻)的生长控制区域中包含的等离子体材料的浓度。类似地，设置在第二沟槽T2的侧部的生长控制区域中包含的等离子体材料的浓度可以大于设置在第二沟槽T2下面或底部的生长控制区域中包含的等离子体材料的浓度。
在实现中，设置在第一沟槽T1的侧部中的第一生长控制区域150a的厚度可以大于设置在第一沟槽T1下面的第一生长控制区域150a的厚度。类似地，设置在第二沟槽T2的侧部中的第二生长控制区域150b的厚度可以大于设置在第二沟槽T2下面的第二生长控制区域150b的厚度。
作为修改的示例性实施例，第一生长控制区域150a和第二生长控制区域150b中的每一个可以形成在籽晶层150的大部分区域中(例如，籽晶层150的大部分可以由第一生长控制区域150a和第二生长控制区域150b制成)。在这种情况下，包含在第一生长控制区域150a和第二生长控制区域150b中的每一个中的等离子体材料的浓度仍然可以从籽晶层150的表面到阻挡层140而减小。
在实现中，第一生长控制区域150a可以形成在第一沟槽T1内。在实现中，根据或由于第一沟槽T1的深宽比的增加，等离子体很少或轻微地被照射到第一沟槽T1内的籽晶层150(在下面描述的制造方法的等离子体处理操作中)，并且可以不形成第一生长控制区域150a。例如，第一生长控制区域150a可以仅形成在绝缘层130上。在实现中，设置在绝缘层130上的第一生长控制区域150a可以被延伸，并且第一生长控制区域150a可以形成在第一沟槽T1的侧部的一部分处。
在实现中，第一生长控制区域150a的平均浓度或平均厚度可以不同于第二生长控制区域150b的平均浓度或平均厚度。这将参考图2和3进行描述。
图2和图3通过放大图1的部分区域示出了第一和第二生长控制区域的放大视图。
参考图2，设置在第一沟槽T1下面或底部处的第一生长控制区域150a的(例如，等离子体)浓度可以小于设置在第二沟槽T2的下面或底部处的第二生长控制区域150b的浓度。在实现中，当设置在第一沟槽T1的侧部的第一生长控制区域150a的浓度与设置在第二沟槽T2的侧部的第二生长控制区域150b(与第一生长控制区域150a对应地设置，例如在类似位置)的浓度进行比较时，第一生长控制区域150a的浓度可以小于第二生长控制区域150b的浓度。
第一生长控制区域150a和第二生长控制区域150b中的每一个的浓度可以根据第一沟槽T1和第二沟槽T2内的位置而不同。设置在第一沟槽T1中的第一生长控制区域150a中包含的等离子体材料的平均浓度可以小于设置在第二沟槽T2中的第二生长控制区域150b中包含的等离子体材料的平均浓度。
参考图3，设置在第一沟槽T1的下面或底部处的第一生长控制区域150a的厚度可以小于设置在第二区域B中的第二生长控制区域150b的平均厚度，所述第二区域B设置在第二沟槽T2的下部或底部。在实现中，当设置在第一沟槽T1的侧部的第一生长控制区域150a的厚度与设置在第二沟槽T2的侧部的第二生长控制区域150b(与第一生长控制区域150a对应地设置，例如在类似位置)的厚度进行比较时，第一生长控制区域150a的厚度可以小于第二生长控制区域150b的厚度。
第一生长控制区域150a和第二生长控制区域150b中的每一个的厚度可以根据第一沟槽T1和第二沟槽T2内的位置而不同。设置在第一沟槽T1中的第一生长控制区域150a的平均厚度可以小于设置在第二沟槽T2中的第二生长控制区域150b的平均厚度。
在图2和图3中，分开地描述第一生长控制区域150a和第二生长控制区域150b的浓度和厚度。设置在第一沟槽T1中的第一生长控制区域150a的平均厚度可以小于设置在第二沟槽T2中的第二生长控制区域150b的平均厚度，以及设置在第一沟槽T1中的第一生长控制区域150a的平均(例如，等离子体)浓度可以小于设置在第二沟槽T2中的第二生长控制区域150b的平均浓度。
返回参考图1，体层可以设置在籽晶层150上。体层可以包括设置在第一区域A中的第一体层160a和设置在第二区域B中的第二体层160a。第一体层160a和第二体层160b可以分别完全填充在第一沟槽T1和第二沟槽T2的(例如，剩余部分)中。在实现中，如图1所示，第一体层160a可以不形成在第二沟槽T2内。在实现中，第一体层160a可以略微形成在第二沟槽T2内。
在实现中，第一和第二体层160a和160b均可以独立地包括例如铜、钛、金、银、铂、钯、镍、铝、铷、钴、钨或其合金。
在实现中，第一体层160a的材料的平均晶粒大小可以小于第二体层160b的材料的平均晶粒大小。这将参考图4进行描述。
图4示出了在图1所示的半导体器件的沟槽中形成的体层的晶粒形状和/或大小的截面图。
参考图4，可以在第一体层160a中产生第一晶粒161，并且第一晶粒161的平均晶粒大小可以小于第一沟槽T1的宽度。可以在第二体层160b中产生第二晶粒162，并且第二晶粒162的平均晶粒大小可以大于第一晶粒161的平均晶粒大小。
在实现中，根据本示例性实施例的第一体层160a和第二体层160b中的每一个可以由例如钨形成。在实现中，如上所述，第一体层160a和第二体层160b可以由相同的材料形成。在实现中，第一体层160a和第二体层160b可以包括不同的材料。
在本示例性实施例中，等离子体可以在具有不同深宽比的沟槽T1和T2上进行处理(如下面描述的制造方法中所述)，第一体层160a可以从第一沟槽T1的底部沿向上方向(例如，远离衬底110)顺序地形成在具有相对较小宽度的第一沟槽T1中，使得可以帮助防止产生接缝或空隙。第二体层160b可以分开地形成在第二沟槽T2(具有相对大的宽度)中，并且第一体层160a和第二体层160b的平均晶粒大小可以彼此不同。
图5示出了根据示例性实施例的半导体器件的沟槽填充结构的截面图。图6示出了图5的示例性实施例中的第三体层的经修改结构的截面图。
参考图5，根据本示例性实施例的半导体器件还可以包括形成在第三区域B′中的填充的第三沟槽T3的结构。例如，参考图1描述的示例性实施例表示第一区域A和第二区域B中的沟槽填充结构。在本示例性实施例中，除了第一和第二区域A和B或不同于第一和第二区域A和B，半导体器件还可以包括设置在第三区域B′中的沟槽填充结构。在下文中，仅描述与图1的示例性实施例的主题不同的主题。
参考图5，阻挡层140可以共形地形成在第三区域B’中的第三沟槽T3内。可以在阻挡层140上设置包括第三生长控制区域150c的籽晶层150，并且可以顺序地在籽晶层150上设置第三体层160c和第四体层160d。
根据本示例性实施例的第三沟槽T3的深宽比可以小于第一沟槽T1的深宽比，并且可以大于第二沟槽T2的深宽比。
当设置在第三沟槽T3内的籽晶层150被称为第三籽晶层时，第三籽晶层可以包括包含等离子体材料的第三生长控制区域150c。第三生长控制区域150c可以设置在籽晶层150的表面上或表面处，并且包含在第三生长控制区域150c中的等离子体的浓度可以从籽晶层150的表面到阻挡层140而减小。在实现中，第三生长控制区域150c可以形成在籽晶层150的最大区域(例如，籽晶层150的大部分可以由第三生长控制区域150c组成)中，并且第三生长控制区域150c中包含的等离子体材料的浓度可以从籽晶层150的表面到阻挡层140而减小。
在实现中，第三生长控制区域150c的平均浓度或平均厚度可以与第一生长控制区域150a和第二生长控制区域150b的平均浓度或平均厚度不同。在实现中，第三生长控制区域150c中包含的等离子体材料的平均浓度可以大于第一生长控制区域150a中包含的等离子体材料的平均浓度，并且可以小于第二生长控制区域150b中包含的等离子体材料的平均浓度。在实现中，第三生长控制区域150c的平均厚度可以大于第一生长控制区域150a的平均厚度，并且可以小于第二生长控制区域150b的平均厚度。
第三体层160c可以设置在第三区域B′中的籽晶层150上。第三体层160c可以沿着籽晶层150的表面共形地形成。第三体层160c可以与第一区域A中的第一体层160a同时形成。在实现中，不同于图5中共形形成的第三体层160c，参考图6，作为经修改的示例性实施例，第三体层160c可以形成为在第三沟槽T3的侧部相对薄，并且在第三沟槽T3的下部相对厚。
第四体层160d可以设置在第三体层160c上。第四体层160d可以完全填充在第三沟槽T3中(例如，可以填充第三沟槽T3的剩余部分)。第四体层160d可以与第二区域B中的第二体层160b同时形成。
在实现中，如图5和图6所示，第一体层160a和第三体层160c完全可以不形成在第二沟槽T2内。在实现中，形成第一体层160a和第三体层160c的材料也可以略微形成在第二沟槽T2内。
在本示例性实施例中，第三体层160c的材料的平均晶粒大小可以小于第四体层160d的材料的平均晶粒大小。这将参考图7进行描述。
图7示出了在图5所示的半导体器件的沟槽中形成的体层的晶粒形状的截面图。
参考图7所示，可以在第三体层160c中产生第三晶粒163，并且第三晶粒163的平均晶粒大小可以等于或小于在第一沟槽T1中形成的第一块体160a中的第一晶粒161的平均晶粒大小。第四晶粒164可以在第四体层160d中产生，并且第四晶粒164的平均晶粒大小可以大于第三晶粒163的平均晶粒大小。第四晶粒164的平均晶粒大小可以等于或小于第二沟槽T2中形成的第二体层160b的第二晶粒162的平均晶粒大小。
除了上述差别之外，参考图1至图4描述的所有内容可以应用于本示例性实施例。
以下，将对根据示例性实施例的制造半导体器件的方法的示例进行描述。
图8至图15示出了根据示例性实施例的制造半导体器件的方法中的各阶段的截面图。
参考图8，沟槽下层120可以形成在衬底110上。
根据要形成的接触结构或器件的类型，沟槽下层120可以对应于例如硅化物层、源极区、漏极区或栅极绝缘层。
可以通过化学气相沉积方法等在沟槽下层120上形成绝缘层130(具有第一沟槽T1和第二沟槽T2)。例如，第一沟槽T1的深宽比可以大于第二沟槽T2的深宽比。第一沟槽T1和第二沟槽T2可以分别形成在第一区域A和第二区域B中，并且第一区域A和第二区域B可以对应于系统LSI的不同区域。因此，区域A和B的集成度可以彼此不同，并且分别形成在第一区域A和第二区域B中的第一沟槽T1和第二沟槽T2可以具有不同的深宽比。
参考图9，可以在绝缘层130上形成阻挡层140，以便覆盖第一沟槽T1和第二沟槽T2的内侧。
阻挡层140可以通过例如化学气相沉积法、溅射法或原子层沉积法形成，并且可以形成为单层，或者也可以通过对层进行层压而形成为多层，以便包括例如钛、钽、钴、氮化钛、氮化钽或氮化钴。当阻挡层140由钛和氮化钛形成时，可以通过一种工艺形成钛和氮化钛。
阻挡层140可以帮助防止籽晶层中包含的金属或由随后的工艺形成的体层分散到衬底110或绝缘层130中。
参考图10，籽晶层150可以形成在阻挡层140上。
籽晶层150可以沿着第一沟槽T1和第二沟槽T2的内侧的侧表面和下表面共形地形成，并且还可以形成在绝缘层130的上表面上。
籽晶层150可以由例如铜、钛、金、银、铂、钯、镍、铝、铷、钴或钨形成，或者也可以由包括其中至少一种的合金形成。籽晶层150可以使得能够形成体层或者促进后续工艺中的体层的形成。
参考图11，可以在籽晶层150上执行等离子体处理。
籽晶层150的暴露表面可以被等离子体处理，并且可以沿着籽晶层150的表面在第一区域A中形成第一生长控制区域150a，并且可以沿着籽晶层150的表面在第二区域B中形成第二生长控制区域150b。例如，第一沟槽T1的深宽比可以大于第二沟槽T2的深宽比，并且第一沟槽T1的宽度可以小于第二沟槽T2的宽度，使得在设置在第一沟槽T1中的籽晶层150的表面上处理的等离子体的强度可以低于在第一沟槽T1周围的绝缘层130上的籽晶层150的表面上处理的等离子体的强度以及在第二区域B的籽晶层150的表面上处理的等离子体的强度。
在实现中，第二沟槽T2的深宽比可以小于第一沟槽T1的深宽比，并且第二沟槽T2的宽度可以相对大，并且在设置在第二沟槽T2中的籽晶层150表面上处理的等离子体的强度可以与在第一沟槽T1周围的绝缘层130上的籽晶层150的表面上或在第二沟槽T2周围的绝缘层130上处理的等离子体的强度基本相同。
如上所述，形成在具有不同深宽比的第一沟槽T1和第二沟槽T2中的籽晶层150可以在根据本示例性实施例的半导体器件中同时被等离子体处理，使得如图2和图3所示，可以在第一沟槽T1内的籽晶层150和第二沟槽T2内的籽晶层150中形成具有不同浓度或不同厚度的生长控制区域。
在实现中，第一生长控制区域150a和第二生长控制区域150b可以形成在籽晶层150的表面上。例如，即使等离子体的强度可以增加，或者即使等离子体的强度可以具有相同的条件，但是当籽晶层150的厚度较小时，分布在籽晶层150内的生长控制区域占据的空间也可以增加。
如图12所示，第一生长控制区域150a可以形成在仅在第一区域A中的绝缘层130的上部上或与其相邻。在等离子体处理操作中，等离子体可能很少地照射到第一沟槽T1内的籽晶层150，或者可以根据第一沟槽T1的深宽比的增加在等离子体处理操作中调整等离子体的强度，使得第一生长控制区域150a可以不形成在第一沟槽T1内的籽晶层150中。
可以使用合适的等离子体设备作为在等离子体处理操作中使用的等离子体设备，例如，可以应用远程等离子体技术，在该技术中在与衬底110间隔开的区域中产生等离子体。
等离子体处理操作可以通过使用含氮气体(例如，N2、N2H4、NH3或其混合气体)执行。等离子体处理之前的籽晶层150的表面可能具有不稳定的能量表面缺陷。因此，活化的原子或离子，例如氮原子或氮离子，可以通过等离子体与表面缺陷接合，以形成悬挂键合，从而能够在能量方面稳定籽晶层150的表面。
此外，根据情况，可以将氢原子或氢离子与籽晶层150的表面接合，以形成悬挂键合。
将说明性地描述等离子体处理的工艺条件。用于等离子体处理操作的含氮气体可以具有例如1sccm至50sccm范围内的流率。此外，等离子体处理操作可以通过使用不活泼气体或惰性气体，(例如氩气、氪气或氙气)一起执行，并且不活泼气体可以具有在1sccm至20sccm范围内的流率。此外，等离子体处理操作可以在1W至2,000W的范围内的RF功率下执行。此外，可以在不施加偏置功率的情况下执行等离子体处理操作。此外，等离子体处理操作的工艺温度可以在-50℃至250℃的范围内，并且压力可以是8mTorr或更小。
在本示例性实施例中，可以将等离子体照射到设置在具有不同深宽比(例如不同宽度)的沟槽内的籽晶层150，使得即使在相同条件下处理等离子体，也可以根据籽晶层150的位置照射具有不同强度的等离子体。在这种情况下，第一生长控制区域150a可以形成在第一区域A中的绝缘层130上或与其相邻，以抑制下面描述的体层的生长，并且具有相对低的浓度或小的厚度的第一生长控制区域150a可以在第一沟槽T1内的籽晶层150上形成，或者可以不形成第一生长控制区域150a，使得可以从设置在第一沟槽T1的下部中的籽晶层150的表面首先生长体层。
参见图13和图14，可以在籽晶层150上形成第一体层160a。
第一体层160a可以使用各种含钨气体中的至少一种，包括：例如，WF6、WCl6和W(CO)6，并且可以通过使用至少一种还原剂来形成，所述还原剂包括：例如，硅烷(SiH4)、乙硅烷(Si2H6)、联氨(N2H)、乙硼烷(B2H6)和锗烷(GeH4)。第一体层160a可以由与籽晶层150相同的材料形成。例如，第一体层160a可以包括铜、钛、金、银、铂、钯、镍、铝、铷、钴、钨或其合金。
参考图13，即使在与上述相同的工艺处理下第一体层160a可以沉积在籽晶层150上，然而第二沟槽T2的下部中的籽晶层150也可以通过第二生长控制区域150b处于能量上稳定状态，使得第一体层160a可以不形成在第二沟槽T2中。此外，在第一沟槽T1中，第一体层160a的生长可以从设置在第一沟槽T1的下部中的籽晶层150的表面开始。如上所述，第一体层160a可以从第一沟槽T1的下部生长，并且可以填充在第一沟槽T1中，使得第一沟槽T1可以在没有接缝或空隙的情况下被完全填充有第一体层160a，如图14所示。
形成第一体层160a的操作中的第一工艺温度可以具有约200℃至400℃的范围。
在实现中，如图14所示，第一体层160a可以仅形成在第一沟槽T1内。在实现中，第一体层160a可以略微形成在第二沟槽T2内。
参考图15，第二体层160b可以形成在第一体层160a和籽晶层150上。
在实现中，第二体层160b可以由与第一体层160a相同的材料形成。在本示例性实施例中，用于形成第二体层160b的第二工艺温度可以高于上述第一体层160a的第一工艺温度。例如，第二生长控制区域150b(抑制第二体层160b的形成)可以在设置在第二沟槽T2的下部中的籽晶层150的表面上，并且可以通过增加第二工艺温度来增加生长率。结果，如图4所示，第二体层160b的平均晶粒大小可以大于第一体层160a的平均晶粒大小。在实现中，第二工艺温度可以具有约250℃至450℃的范围。
在形成第二体层160b的操作中，即使在填充在第一沟槽T1中的第一体层160a上也可以形成第二体层160b。例如，第一区域A可以具有较大平均晶粒大小的第二体层160b设置在第一体层160a上的结构。当在形成第二体层160b之后执行平坦化工艺时，可以去除第一区域A中的第二体层160b。可以执行平坦化工艺，使得暴露出绝缘层130的上表面。当如上所述执行平坦化工艺时，可以形成根据图1所示的示例性实施例的半导体器件的沟槽填充结构。
在实现中，平坦化工艺可以使用CMP工艺或回蚀刻工艺。
图16至图19示出了制造图8到15所述的半导体器件的方法的经修改示例中的各阶段的截面图。
参考图16，根据本示例性实施例的制造半导体器件的方法还可以包括在第三区域B′中制造第三沟槽T3的填充结构的方法。例如，参考图8至图15描述的示例性实施例表示在第一区域和第二区域A和B中制造沟槽填充结构的方法，但是在本示例性实施例中，除了或不同于第一区域和第二区域A和B，该方法还可以包括制造与第三区域B′相关的结构的方法。
在下文中，将描述仅与图8至图15的示例性实施例不同的部分。
通过执行与参考图8至图12所描述的操作相同的工艺，类似于第一沟槽T1和第二沟槽T2，阻挡层140和籽晶层150可以形成在第三区域B′中的第三沟槽T3内，如图16所示。第三沟槽T3的深宽比可以小于第一沟槽T1的深宽比，并且可以大于第二沟槽T2的深宽比。例如，第三沟槽T3的宽度可以大于第一沟槽T1的宽度，并且可以小于第二沟槽T2的宽度。
然后，当对籽晶层150执行等离子体处理时，如图16所示，可以在第三区域B′中形成第三生长控制区域150c，如图6的结构的示例性实施例中所描述的那样，第三生长控制区域150c的平均浓度或平均厚度可以与第一生长控制区域150a和第二生长控制区域150b的平均浓度或平均厚度不同。在这种情况下，当用于处理的等离子体较强时，在第三沟槽T3中形成的下面描述的第三体层160c的厚度可以较小，并且当用于处理的等离子体较弱时，第三体层160c的厚度可以较大。
在低电阻接触在形成于第三沟槽T3中的接触结构中是重要的情况下，通过将用于处理的等离子体的强度控制为较大，第三体层160c的厚度可以较小，然后，形成在第三体层160c上的如图6所示的第四体层160d的厚度可以形成为相对大。
与此相反，在诸如阻挡层特性等器件特性在形成于第三沟槽T3中的接触结构中更重要的情况下，通过将用于处理的等离子体的强度控制为较小，与图6的图示不同，第三体层160c的厚度也可以形成为相对大于第四体层160d的厚度。
参考图16，第一体层160a可以形成在第一沟槽T1内的籽晶层150上，并且第三体层160c可以形成在第三沟槽T3的籽晶层150上。在这种情况下，在第一沟槽T1中，第一体层160a的生长可以从第一沟槽T1的下部中的籽晶层150的表面开始。类似于第一沟槽T1，在第三沟槽T3中，第三体层160c可以从在第三沟槽T3的下部中的籽晶层150的表面生长。第二沟槽T2的下部中的籽晶层150可以通过第二生长控制区域150b处于能量上稳定状态，使得在第二沟槽T2中可以不形成第一体层160a或第三体层160c。
参考图17，通过第一生长控制区域150a、第二生长控制区域150b和第三生长控制区域150c的平均浓度或平均厚度的差异，籽晶层150的稳定程度可以针对每个区域而不同。因此，即使在相同的工艺条件下在籽晶层150上形成体层，第一体层160a电可以形成在第一区域A中，同时完全填充在第一沟槽T1中，在目前操作中体层可以不形成在第二区域B中，第三体层160c可以共形地形成在第三区域B′中的第三沟槽T3的籽晶层150上。参考图18，作为共形形成的第三体层160c的经修改示例性实施例，第三体层160c可以在第三沟槽T3的侧部中相对薄，并且可以在第三沟槽T3的下部中相对厚。
第一体层160a和第三体层160c可以同时形成，并且可以由相同的材料形成。如图7所示，第三体层160c的第三晶粒163的平均晶粒大小可以等于或小于第一体层160a的第一晶粒161的平均晶粒大小。
形成第一体层160a和第三体层160c的操作中的第一工艺温度可以具有约200℃至400℃的范围。
在实现中，第一体层160a和第三体层160c可以完全不形成在第二沟槽T2内，如图17和图18所示，或者形成第一体层160a和第三体层160c的材料也可以略微形成在第二沟槽T2内。
参考图19，第二体层160b可以形成在第一体层160a、第三体层160c和籽晶层150上。
第二体层160b可以由与第一体层160a和第三体层160c相同的材料形成。在本示例性实施例中，用于形成第二体层160b的第二工艺温度可以高于上述第一体层160a的第一工艺温度。例如，可以在设置在第二沟槽T2中的籽晶层150的表面上形成抑制形成第二体层160b的第二生长控制区域150b，使得难以在与形成第一体层160a和第三体层160c时相同的条件下形成第二体层160b。因此，可以通过增加第二工艺温度来增加生长速率，因此，如图7所示，第二体层160b可以形成为使得第二体层160b的晶粒大小可以大于第一体层160a和第三体层160c的平均晶粒大小。
在形成第二体层160b的操作中，第二体层160b可以完全填充在第三沟槽T3中(例如，可以完全填充第三沟槽T3的剩余部分)。第二体层160b也可以形成在填充在第一沟槽T1中的第一体层160a上。在这种情况下，可以在第一区域A中存在平均晶粒大小比第一体层160a大的第二体层160b设置在第一体层160a上的结构，以及可以在第三区域B′中存在平均晶粒大小比第三体层160c大的第二体层160b设置在第三体层160c上的结构。可以在形成第二体层160b之后执行平坦化工艺，因此第一区域A中的第二体层160b可以被去除，并且与填充在第二区域B中的第三沟槽T3中之后的剩余部分相对应的第二体层160b可以被去除(例如，可以去除第三沟槽T3外部的部分)。可以执行平坦化工艺，使得绝缘层130的上表面被暴露，并且当如上所述执行平坦化工艺时，可以形成根据图6所示的示例性实施例的半导体器件的沟槽填充结构。
在下文中，将示意性地描述应用上述沟槽填充结构的半导体器件。
图20示出了示意性地示出根据示例性实施例的半导体器件的框图。
参考图20，根据示例性实施例的半导体器件1000可以是系统LSI，例如，包括SRAM形成区域500和逻辑区域600的应用处理器(AP)。第一晶体管511和第三晶体管512可以设置在SRAM形成区域500中，并且第二晶体管611和第四晶体管612可以设置在逻辑区域600中。本文中，SRAM形成区域500的集成度可以相对大于逻辑区域600的集成度。
图20示意性地示出了SRAM形成区域500和逻辑区域600。在实现中，根据本公开的示例性实施例可以应用于系统LSI中的无源器件区域或输入/输出焊盘形成区域而不是逻辑区域600，以及应用于形成有与存储器件相对应的不同类型的器件的区域(例如DRAM、MRAM、RRAM和PRAM形成区域)而不是SRAM形成区域500。
下文中，将描述参考图8至图15描述的制造方法应用于设置在根据示例性实施例的半导体器件中的不同区域中的栅极或源极/漏极区接触结构的情况。
图21示出了示意性示出根据示例性实施例的栅极的截面图。
参考图21，可以形成限制衬底110的有源区的器件隔离图案205。衬底110可以是例如体硅衬底、绝缘层上的硅(SOI)、硅衬底或其中在基底衬底上形成外延层的衬底，如参考图1所述。
源极区220和漏极区230可以形成在衬底110中。栅极绝缘层210可以设置在所述衬底110上。栅极绝缘层210可以包括具有高介电常数的高电介质层。栅极绝缘层210可以包括金属氧化物和金属-半导体-氧化合物层中的至少一种。金属氧化物可以是例如氧化铪层或氧化锆，并且金属-半导体-氧化合物层可以是例如铪-硅-氧-氮化合物。
具有与栅极绝缘层210重叠的第一沟槽T1和第二沟槽T2的绝缘层130可以设置在衬底110上。
阻挡层140可以共形地形成在第一沟槽T1和第二沟槽T2中，并且栅极间隔物240形成在绝缘层130和阻挡层140之间。源极区域220和漏极区域230可以通过使用栅极间隔物240形成在LDD结构中。
籽晶层150可以设置在阻挡层140上。可以在籽晶层150中形成第一生长控制区域150a和第二生长控制区域150b。
可以在籽晶层150上形成填充在第一沟槽T1中的第一金属栅电极160a，并且可以在籽晶层150上形成填充在第二沟槽T2中的第二金属栅电极160b。第一金属栅电极160a和第二金属栅电极160b可以分别对应于参考图1描述的第一体层160a和第二体层160b。
在本示例性实施例中，其中形成第一晶体管511的栅极的第一沟槽T1的深宽比可以大于其中形成第二晶体管611的栅极的第二沟槽T2的深宽比。在实现中，如参考图1所述，第一生长控制区域150a的平均浓度或平均厚度可以与第二生长控制区域150b的平均浓度或平均厚度不同，并且根据示例性实施例的沟槽填充结构的所有描述可以应用于本示例性实施例。例如，图21的示例性实施例表示沟槽填充结构应用于栅极的示例。
图22示出了示意性示出根据示例性实施例的晶体管中的源极和漏极接触结构的截面图。
参考图22，源极区350和漏极区360可以形成在衬底110中，并且栅极绝缘层310可以设置在衬底110的有源区上。栅电极320可以设置在栅极绝缘层310上，并且金属氧化物硅化物层330可以设置在栅电极320上。间隔物340可以设置在包括栅极绝缘层310、栅电极320和金属氧化物硅化物层330的栅极结构的侧表面上，并且间隔物340可以通过使用氮化硅、氮氧化硅或氮氧化钛来形成。
覆盖栅极结构的绝缘层130可以设置在衬底110上。绝缘层130可以具有第一沟槽T1和第二沟槽T2。阻挡层140可以共形地形成在第一沟槽T1和第二沟槽T2中，籽晶层150可以设置在阻挡层140上。可以在籽晶层150中形成第一生长控制区域150a和第二生长控制区域150b。
填充在第一沟槽T1中的第一体层160a可以形成在籽晶层150上，并且填充在第二沟槽T2中的第二体层160b可以形成在籽晶层150上。
在本示例性实施例中，第三晶体管512的源极区350和漏极区360的接触结构中的第一沟槽T1的深宽比可以大于第四晶体管612的源极区350和漏极区360的接触结构中的第二沟槽T2的深宽比。在实现中，如参考图1所述，第一生长控制区域150a的平均浓度或平均厚度可以与第二生长控制区域150b的平均浓度或平均厚度不同，并且根据示例性实施例的沟槽填充结构的所有描述可以应用于本示例性实施例。例如，图22的示例性实施例表示沟槽填充结构应用于源极区和漏极区的接触结构的示例。
根据图20至22的示例性实施例的经修改的示例性实施例的半导体器件1000可以具有设置在SRAM形成区域500内的多个晶体管具有不同的深宽比的沟槽结构，或者设置在逻辑区域600内的多个晶体管具有不同的深宽比的沟槽结构。
通过总结和回顾，根据电子工业的发展，半导体器件可以高度集成，从而可以使半导体器件小型化。因此，为了形成接触导电层，由于在以微型图案沉积导电材料的工艺期间缺少工艺余量，所以可能会出现各种问题，使得可能逐渐难以实现半导体器件。为了满足半导体器件的高集成度的要求，已经进行了各种研究。
根据实施例，通过半导体器件的高集成度，可以增加用于互连的接触部件的深宽比，使得可以产生接缝和/或空隙。
根据实施例，在具有不同深宽比的沟槽中形成体层的工艺期间执行等离子体处理，从而防止在体层中产生接缝和/或空隙。
[符号描述]
110：衬底
120：沟槽下层
130：绝缘层
150：籽晶层
150a、150b、150c：生长控制区域
160a、160b、160c、160d：体层
161、162、163、164：晶粒
220、350：源极区域
230、360：漏极区域
511、512、611、612：晶体管
T1、T2、T3：沟槽
本文中已经公开了示例实施例，并且尽管采用了特定术语，但是它们仅用于且将被解释为一般和描述性意义，而不是为了限制的目的。在一些情况下，本领域技术人员应认识到，除非另有明确说明，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件相结合。因此，本领域技术人员将理解，在不脱离如所附权利要求中阐述的本发明的精神和范围的前提下，可以进行形式和细节上的各种改变。

Claims (25)

1.一种半导体器件，包括：
衬底；
在所述衬底上的绝缘层，所述绝缘层中包括有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；
在第一沟槽和第二沟槽中的阻挡层；
在所述第一沟槽和所述第二沟槽中的所述阻挡层上的籽晶层；
在籽晶层上并填充在第一沟槽中的第一体层；以及
在籽晶层上并填充在第二沟槽中的第二体层，
其中所述第二体层的平均晶粒大小大于所述第一体层的平均晶粒大小。
2.根据权利要求1所述的半导体器件，其中：
绝缘层中还包括有第三沟槽，第三体层在第三沟槽中，第四体层在第三体层上并填充在第三沟槽中，以及
第三沟槽的深宽比小于第一沟槽的深宽比，并且大于第二沟槽的深宽比。
3.根据权利要求2所述的半导体器件，其中，所述第三体层的平均晶粒大小等于或小于所述第一体层的平均晶粒大小。
4.根据权利要求2所述的半导体器件，其中，所述第四体层的平均晶粒大小等于或小于所述第二体层的平均晶粒大小。
5.根据权利要求1所述的半导体器件，其中：
所述第二沟槽中的籽晶层包括包含等离子体材料的生长控制区域，以及
所述生长控制区域与所述第二体层相邻。
6.根据权利要求1所述的半导体器件，其中：
所述第二沟槽中的籽晶层包括包含等离子体材料的生长控制区域，以及
所述生长控制区域中包含的等离子体材料的浓度在从所述第二体层到所述第二沟槽中的所述阻挡层的方向上减小。
7.一种半导体器件，包括：
衬底；
在所述衬底上的绝缘层，所述绝缘层具有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；
在第一沟槽和第二沟槽中的阻挡层；
在所述第一沟槽中的第一籽晶层和在所述第二沟槽中的第二籽晶层，所述第一籽晶层和所述第二籽晶层在所述第一沟槽和所述第二沟槽中的所述阻挡层上；
在所述第一籽晶层上并填充在所述第一沟槽中的第一体层；以及
在所述第二籽晶层上并填充在所述第二沟槽中的第二体层，
其中，
所述第一籽晶层包括包含等离子体材料的第一生长控制区域，所述第二籽晶层包括包含等离子体材料的第二生长控制区域，以及
所述第一生长控制区域中包含的等离子体材料的平均浓度小于所述第二生长控制区域中包含的等离子体材料的平均浓度，或者所述第一生长控制区域的平均厚度小于所述第二生长控制区域的平均厚度。
8.根据权利要求7所述的半导体器件，其中：
所述第一生长控制区域与所述第一体层相邻，以及
所述第二生长控制区域与所述第二体层相邻。
9.根据权利要求7所述的半导体器件，其中：
所述第一生长控制区域中包含的等离子体材料的浓度在从所述第一体层到所述第一沟槽中的所述阻挡层的方向上减小，以及
所述第二生长控制区域中包含的等离子体材料的浓度在从所述第二体层到所述第二沟槽中的所述阻挡层的方向上减小。
10.根据权利要求7所述的半导体器件，其中：
所述绝缘层中还包括有第三沟槽，第三体层在所述第三沟槽中，第四体层在所述第三体层上并填充在所述第三沟槽中，
所述第三沟槽的深宽比小于所述第一沟槽的深宽比，以及
所述第三沟槽的深宽比大于所述第二沟槽的深宽比。
11.根据权利要求10所述的半导体器件，还包括在所述第三沟槽中的第三籽晶层，
其中所述第三籽晶层包括包含等离子体材料的第三生长控制区域，以及
其中，所述第三生长控制区域中包含的等离子体材料的平均浓度大于所述第一生长控制区域中包含的等离子体材料的平均浓度，并且所述第三生长控制区域中包含的等离子体材料的平均浓度小于所述第二生长控制区域中包含的等离子体材料的平均浓度，或者所述第三生长控制区域的平均厚度大于所述第一生长控制区域的平均厚度，并且所述第三生长控制区域的平均厚度小于所述第二生长控制区域的平均厚度。
12.一种制造半导体器件的方法，所述方法包括：
在衬底上形成具有第一沟槽和第二沟槽的绝缘层，使得所述第二沟槽的深宽比小于所述第一沟槽的深宽比；
形成阻挡层以覆盖所述第一沟槽和所述第二沟槽；
在所述第一沟槽和所述第二沟槽中形成籽晶层以覆盖所述阻挡层；
对所述籽晶层进行等离子体处理；
在所述第一沟槽中形成第一体层；以及
在所述第二沟槽中形成第二体层，
其中所述形成第二体层的工艺温度高于所述形成第一体层的工艺温度。
13.根据权利要求12所述的方法，其中：
形成所述第一体层包括从所述第一沟槽的底部用所述第一体层完全填充所述第一沟槽，以及
形成所述第二体层包括在覆盖所述第一体层的同时填充所述第二沟槽和所述第一沟槽的上部。
14.根据权利要求12所述的方法，其中，在对所述籽晶层进行等离子体处理中，在所述第一沟槽内的第一籽晶层上处理的等离子体的强度小于在所述第二沟槽内的第二籽晶层上处理的等离子体的强度。
15.根据权利要求12所述的方法，其中：
在绝缘层上与所述第一沟槽的上部相邻的籽晶层中形成包括等离子体材料的第一生长控制区域，以及
所述第一生长控制区域不形成在所述第一沟槽的下部和侧部中的至少一个中。
16.根据权利要求12所述的方法，其中，所述对所述籽晶层进行等离子体处理包括：
在所述第一沟槽中的第一籽晶层中形成第一生长控制区域，以及
在所述第二沟槽中的第二籽晶层中形成第二生长控制区域。
17.根据权利要求12所述的方法，其中，在所述第一沟槽中形成所述第一体层时，所述第一体层不形成在所述第二沟槽中。
18.根据权利要求12所述的方法，其中，形成所述绝缘层还包括形成深宽比小于所述第一沟槽的深宽比并且大于所述第二沟槽的深宽比的第三沟槽。
19.根据权利要求18所述的方法，还包括：在所述第三沟槽中形成第三体层，其中所述第三体层与所述第一体层同时形成。
20.根据权利要求19所述的方法，还包括：在所述第三沟槽中形成所述第三体层之后，用第四体层填充所述第三沟槽，其中所述第四体层与所述第二体层同时形成。
21.一种半导体器件，包括：
衬底；
在所述衬底上的绝缘层，所述绝缘层具有第一沟槽和第二沟槽，所述第二沟槽的深宽比小于所述第一沟槽的深宽比；
在第一沟槽和第二沟槽中的阻挡层；
在所述第一沟槽中的第一籽晶层和在所述第二沟槽中的第二籽晶层，所述第一籽晶层和所述第二籽晶层在所述第一沟槽和所述第二沟槽中的所述阻挡层上；
在所述第一籽晶层上并填充在所述第一沟槽中的第一体层；以及
在所述第二籽晶层上并填充在所述第二沟槽中的第二体层，
其中所述第二体层的平均晶粒大小大于所述第一体层的平均晶粒大小。
22.根据权利要求21所述的半导体器件，其中：
绝缘层中还包括有第三沟槽，第三体层在第三沟槽中，第四体层在第三体层上并填充在第三沟槽中，以及
第三沟槽的深宽比小于第一沟槽的深宽比，并且大于第二沟槽的深宽比。
23.根据权利要求21所述的半导体器件，其中：
所述第一籽晶层包括包含等离子体材料的第一生长控制区域，所述第二籽晶层包括包含等离子体材料的第二生长控制区域，以及
所述第一生长控制区域中包含的等离子体材料的平均浓度小于所述第二生长控制区域中包含的等离子体材料的平均浓度，或者所述第一生长控制区域的平均厚度小于所述第二生长控制区域的平均厚度。
24.根据权利要求21所述的半导体器件，其中：
所述第一籽晶层不含等离子体材料，以及
所述第二籽晶层包括包含等离子体材料的第二生长控制区域。
25.一种根据权利要求12所述的方法制备的半导体器件。
CN201710794636.1A 2016-09-05 2017-09-05 半导体器件及其制造方法 Active CN107799464B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0114022 2016-09-05
KR1020160114022A KR20180026995A (ko) 2016-09-05 2016-09-05 반도체 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN107799464A true CN107799464A (zh) 2018-03-13
CN107799464B CN107799464B (zh) 2023-09-08

Family

ID=61281488

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710794636.1A Active CN107799464B (zh) 2016-09-05 2017-09-05 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US10269629B2 (zh)
KR (1) KR20180026995A (zh)
CN (1) CN107799464B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510851B2 (en) * 2016-11-29 2019-12-17 Taiwan Semiconductor Manufacturing Company, Ltd. Low resistance contact method and structure
US10157785B2 (en) * 2017-05-01 2018-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method
US10879115B2 (en) * 2017-11-21 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and forming method thereof
US11421318B2 (en) 2018-05-04 2022-08-23 Applied Materials, Inc. Methods and apparatus for high reflectivity aluminum layers
US11587875B2 (en) * 2020-08-11 2023-02-21 Taiwan Semiconductor Manufacturing Company Ltd. Connecting structure and method for forming the same
US11646268B2 (en) * 2020-11-13 2023-05-09 Nanya Technology Corporation Semiconductor device structure with conductive plugs of different aspect ratios and manganese-containing liner having different thicknesses
US11700727B2 (en) 2020-12-03 2023-07-11 Micron Technology, Inc. Microelectronic device structures including tiered stacks comprising staggered block structures separated by slot structures, and related electronic systems and methods
JP2022113991A (ja) * 2021-01-26 2022-08-05 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110147A1 (en) * 2003-11-25 2005-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
US20070087567A1 (en) * 2005-10-17 2007-04-19 Samsung Electronics Co., Ltd. Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization, and resultant structures
CN101483172A (zh) * 2008-01-07 2009-07-15 国际商业机器公司 半导体结构及其制作方法
US20100068881A1 (en) * 2008-09-18 2010-03-18 Kang Joo-Ho Method of forming metallization in a semiconductor device using selective plasma treatment
CN102498560A (zh) * 2009-09-16 2012-06-13 国际商业机器公司 用于窄互连开口的导电结构
JP2015029097A (ja) * 2013-07-25 2015-02-12 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2861648B2 (ja) 1992-07-10 1999-02-24 日本電気株式会社 半導体製造装置および半導体装置の製造方法
KR100214852B1 (ko) 1996-11-02 1999-08-02 김영환 반도체 디바이스의 금속 배선 형성 방법
KR20000000882A (ko) 1998-06-05 2000-01-15 김영환 반도체 소자의 텅스텐 플러그 형성방법
KR100314809B1 (ko) 1999-12-30 2001-11-26 박종섭 반도체 소자의 대머신 게이트 형성방법
KR20010096408A (ko) 2000-04-11 2001-11-07 이경수 금속 배선 형성방법
JP2001345325A (ja) * 2000-06-02 2001-12-14 Nec Kyushu Ltd 半導体装置の配線形成方法
KR20020051155A (ko) 2000-12-22 2002-06-28 윤종용 전기 도금법을 이용한 반도체 장치의 구리 배선 제조 방법
KR100701673B1 (ko) 2001-12-18 2007-03-29 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
KR100558002B1 (ko) 2003-09-26 2006-03-06 삼성전자주식회사 선택적 전기도금 공정을 이용한 금속패턴 형성방법
JP3759525B2 (ja) 2003-10-27 2006-03-29 松下電器産業株式会社 半導体装置の製造方法
US8058170B2 (en) 2008-06-12 2011-11-15 Novellus Systems, Inc. Method for depositing thin tungsten film with low resistivity and robust micro-adhesion characteristics
US20100267230A1 (en) 2009-04-16 2010-10-21 Anand Chandrashekar Method for forming tungsten contacts and interconnects with small critical dimensions
US9548228B2 (en) 2009-08-04 2017-01-17 Lam Research Corporation Void free tungsten fill in different sized features
KR101762657B1 (ko) * 2011-01-31 2017-07-31 삼성전자주식회사 도전 패턴 구조물 및 이의 형성 방법
US8815734B2 (en) * 2011-11-07 2014-08-26 International Business Machines Corporation Use of gas cluster ion beam to reduce metal void formation in interconnect structures
US9059096B2 (en) 2012-01-23 2015-06-16 International Business Machines Corporation Method to form silicide contact in trenches
US8975184B2 (en) 2012-07-27 2015-03-10 Novellus Systems, Inc. Methods of improving tungsten contact resistance in small critical dimension features
KR102354460B1 (ko) * 2015-02-12 2022-01-24 삼성전자주식회사 반도체 소자 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050110147A1 (en) * 2003-11-25 2005-05-26 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a multi-layer seed layer for improved Cu ECP
US20070087567A1 (en) * 2005-10-17 2007-04-19 Samsung Electronics Co., Ltd. Physical vapor deposition methods for forming hydrogen-stuffed trench liners for copper-based metallization, and resultant structures
CN101483172A (zh) * 2008-01-07 2009-07-15 国际商业机器公司 半导体结构及其制作方法
US20100068881A1 (en) * 2008-09-18 2010-03-18 Kang Joo-Ho Method of forming metallization in a semiconductor device using selective plasma treatment
CN102498560A (zh) * 2009-09-16 2012-06-13 国际商业机器公司 用于窄互连开口的导电结构
JP2015029097A (ja) * 2013-07-25 2015-02-12 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ 異なるサイズのフィーチャへのボイドフリータングステン充填

Also Published As

Publication number Publication date
CN107799464B (zh) 2023-09-08
KR20180026995A (ko) 2018-03-14
US20180068889A1 (en) 2018-03-08
US10269629B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
CN107799464A (zh) 半导体器件及其制造方法
KR102526836B1 (ko) 코발트계 인터커넥트 및 그의 제조 방법
US8865594B2 (en) Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
CN110678981B (zh) 3d-nand器件中用于字线分离的方法
TWI520268B (zh) 高溫鎢金屬化製程
KR100890047B1 (ko) 반도체소자의 배선 형성방법
TWI633624B (zh) 用於銅阻障層應用之摻雜的氮化鉭
KR100455382B1 (ko) 듀얼 다마신 구조를 가지는 반도체 소자의 금속 배선 형성방법
TW200832559A (en) Manufacturing method of semiconductor device
TW201332078A (zh) 具有銅內部互連之半導體設備及其製造方法
WO2011119293A2 (en) Formation of liner and barrier for tungsten as gate electrode and as contact plug to reduce resistance and enhance device performance
JP2011199021A (ja) 半導体装置及びその製造方法
KR100466332B1 (ko) 반도체 소자의 제조 방법
US20040082167A1 (en) Methods of forming aluminum structures in microelectronic articles and articles fabricated thereby
US20080293247A1 (en) Semiconductor device and method of manufacturing the same
WO2009019827A1 (en) Semiconductor device and manufacturing method thereof
US10950498B2 (en) Selective and self-limiting tungsten etch process
KR20220083730A (ko) 평활한 티타늄 나이트라이드 층 및 이를 형성시키는 방법
JP5547380B2 (ja) 半導体装置の製造方法
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
WO2021033572A1 (ja) 半導体装置の製造方法、半導体装置、および製造システム
KR100591775B1 (ko) 금속-절연막-금속형 커패시터를 구비하는 반도체 소자 및그 형성 방법
TWI409880B (zh) 一種用來製造半導體裝置的方法
KR20220066391A (ko) 선택적 및 자기-제한적 텅스텐 에칭 프로세스
KR101052930B1 (ko) 반도체 소자의 매몰 게이트 및 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant