CN111755526A - 一种Trench MOS器件及制备方法 - Google Patents
一种Trench MOS器件及制备方法 Download PDFInfo
- Publication number
- CN111755526A CN111755526A CN202010728545.XA CN202010728545A CN111755526A CN 111755526 A CN111755526 A CN 111755526A CN 202010728545 A CN202010728545 A CN 202010728545A CN 111755526 A CN111755526 A CN 111755526A
- Authority
- CN
- China
- Prior art keywords
- layer
- oxide layer
- grid
- groove
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 230000002093 peripheral effect Effects 0.000 claims abstract description 210
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 75
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 75
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 61
- 238000000034 method Methods 0.000 claims abstract description 46
- 229920005591 polysilicon Polymers 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims description 44
- 239000002184 metal Substances 0.000 claims description 33
- 229920002120 photoresistant polymer Polymers 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 11
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 230000035939 shock Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 40
- 230000004888 barrier function Effects 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000006837 decompression Effects 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 238000001883 metal evaporation Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种Trench MOS器件及制备方法，涉及半导体功率器件领域。用于提高Trench MOS器件的击穿电压和抗冲击能力，并能降低栅漏极间电容。包括：外延层，栅极沟槽和外围分压沟槽；所述外延层上设置所述栅极沟槽和所述外围分压沟槽；所述栅极沟槽从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，所述栅极沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层或氮化硅层；所述栅极沟槽侧壁区域从外至内包括栅极氧化层和多晶硅层。
Description
技术领域
本发明涉及半导体功率器件技术领域，更具体的涉及一种Trench MOS器件及制备方法。
背景技术
Trench MOS(沟槽式金属氧化物半导体场效应管)是在VDMOS(垂直双扩散金属氧化物半导体场效应晶体管)的基础上发展起来的。Trench MOS和平面型功率器件相比，栅极形成在垂直的沟槽中，因此在单位面积上能够得到更多的集成单元，有更多的沟道，能大大的降低器件的导通内阻。
众所周知，沟槽底部的栅氧对器件性能影响较大，其在一定程度上影响着器件的击穿电压，包括栅极和漏极之间的电容。
发明内容
本发明实施例提供一种Trench MOS器件及制备方法，用于提高Trench MOS器件的击穿电压和抗冲击能力，并能降低栅漏极间电容。
本发明实施例提供一种Trench MOS器件，包括：外延层，栅极沟槽和外围分压沟槽；
所述外延层上设置所述栅极沟槽和所述外围分压沟槽；
所述栅极沟槽从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，所述栅极沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；
所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层或氮化硅层；所述栅极沟槽侧壁区域从外至内包括栅极氧化层和多晶硅层。
优选地，所述外围分压沟槽从下至上分为外围分压沟槽底部区域和外围分压沟槽侧壁区域，所述外围分压沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；
所述外围分压沟槽包括有多个，与所述栅极沟槽相邻的第一外围分压沟槽的外围分压沟槽侧壁区域包括与栅极沟槽相邻的一部分侧壁和与外围分压沟槽相邻的一部分侧壁。
优选地，当所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层时；
与栅极沟槽相邻的一部分侧壁从外至内包括栅极氧化层和多晶硅层，与外围分压沟槽相邻的一部分侧壁从外至内包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层；
所述外围分压沟槽从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层。
优选地，当所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和氮化硅层时；
与栅极沟槽相邻的一部分侧壁从外至内包括栅极氧化层和多晶硅层，与外围分压沟槽相邻的一部分侧壁从外至内包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层；
所述外围分压沟槽侧壁从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层；所述外围分压沟槽底部从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和氮化硅层。
优选地，位于所述栅极沟槽之间的外延层上表面包括栅极氧化层，外延所述外围分压沟槽中间的外延层上表面包括栅极氧化层，牺牲氧化层和第二氧化层。
本发明实施例还提供一种Trench MOS器件的制备方法，包括：
通过光刻、刻蚀方法在外延层内形成有栅极沟槽和外围分压沟槽；所述外围分压沟槽的宽度大于所述栅极沟槽的宽度；
在所述外延层上表面、所述栅极沟槽内和所述外围分压沟槽内依次形成牺牲氧化层、第二氧化层和氮化硅；所述氮化硅填满所述栅极沟槽和所述外围分压沟槽并将所述外延层上表面覆盖；
刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，并向所述栅极沟槽内沉积多晶硅层；
通过离子注入方式在所述栅极沟槽之间和所述栅极与所述外围分压沟槽之间形成阱区层以及源极层；
在所述阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔形成源、栅极区金属层。
优选地，所述刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，具体包括：
通过干法刻蚀掉所述栅极沟槽侧壁区域内的所述氮化硅，外围分压沟槽侧壁区域内的所述氮化硅；
在所述外围分压沟槽内以及上表面设置光刻胶，通过湿法刻蚀掉所述栅极沟槽侧壁区域的所述第二氧化层和所述牺牲氧化层，在所述栅极沟槽侧壁区域生成第三氧化层；
刻蚀掉栅极沟槽底部区域的所述氮化硅以及所述第三氧化层，在所述栅极沟槽侧壁区域生成栅极氧化层。
优选地，所述并向所述栅极沟槽内沉积多晶硅层，具体包括：
向所述栅极沟槽内沉积多晶硅层，以使所述多晶硅填满所述栅极沟槽底部区域和所述栅极沟槽侧壁区域。
优选地，所述刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，具体包括：
通过干法刻蚀掉所述栅极沟槽侧壁区域内的所述氮化硅，外围分压沟槽侧壁区域内的所述氮化硅；
在所述外围分压沟槽内以及上表面设置光刻胶，通过湿法刻蚀掉所述栅极沟槽侧壁区域的所述第二氧化层和所述牺牲氧化层，在所述栅极沟槽侧壁区域生成栅极氧化层。
优选地，所述通过离子注入方式在所述栅极沟槽之间和所述栅极与所述外围分压沟槽之间形成阱区层以及源极层，具体包括：
通过第一次离子注入在所述栅极沟槽之间、所述栅极沟槽和所述外围分压沟槽之间形成所述阱区层；
通过光刻工艺形成在所述外围分压沟槽上和所述外围分压沟槽与所述有源沟槽之间形成源极区光刻胶，通过第二次离子注入在所述栅极沟槽之间的所述阱区层上形成源极层。
本发明实施例提供一种Trench MOS器件，包括：外延层，栅极沟槽和外围分压沟槽；所述外延层上设置所述栅极沟槽和所述外围分压沟槽；所述栅极沟槽从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，所述栅极沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层或氮化硅层；所述栅极沟槽侧壁区域从外至内包括栅极氧化层和多晶硅层。该结构通过氮化硅作为阻挡层，在不增加光罩的情况下在栅极沟槽和外围分压沟槽底部形成了由栅极氧化层、牺牲氧化层和第二氧化层组成的厚氧化层。该结构能提高产品可靠性和器件的击穿电压、提升器件的抗冲击能力、减低寄生电容和降低开关时间。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种Trench MOS器件结构示意图；
图2为本发明实施例提供的另一种Trench MOS器件结构示意图；
图3为本发明实施例提供的一种Trench MOS器件制备流程示意图；
图4A为本发明实施例一提供的在外延层上制备栅极沟槽和外围分压沟槽示意图；
图4B为本发明实施例一提供的在栅极沟槽和外围分压沟槽上制备牺牲氧化层和第二氧化层示意图；
图4C为本发明实施例一提供的在栅极沟槽和外围分压沟槽上沉淀氮化硅示意图；
图4D为本发明实施例一提供的刻蚀掉栅极沟槽侧壁区域和外围分压沟槽侧壁区域内氮化硅示意图；
图4E为本发明实施例一提供的在外围分压沟槽内制备光刻胶示意图；
图4F为本发明实施例一提供的刻蚀掉栅极沟槽侧壁和第一外围分压沟槽与栅极沟槽相邻的一部分侧壁上的牺牲氧化层和第二氧化层示意图；
图4G为本发明实施例一提供的栅极沟槽和外围分压沟槽生长第三氧化层示意图；
图4H为本发明实施例一提供的刻蚀掉栅极沟槽和外围分压沟槽底部区域氮化硅和第三氧化层示意图；
图4I为本发明实施例一提供的栅极沟槽和外围分压沟槽生长栅极氧化层示意图；
图4J为本发明实施例一提供的在栅极沟槽和外围分压沟槽上制备多晶硅示意图；
图5A为本发明实施例二提供的在外延层上制备栅极沟槽和外围分压沟槽示意图；
图5B为本发明实施例二提供的在栅极沟槽和外围分压沟槽上制备牺牲氧化层和第二氧化层示意图；
图5C为本发明实施例二提供的在栅极沟槽和外围分压沟槽上沉淀氮化硅示意图；
图5D为本发明实施例二提供的刻蚀掉栅极沟槽侧壁区域和外围分压沟槽侧壁区域内氮化硅示意图；
图5E为本发明实施例二提供的在外围分压沟槽内制备光刻胶示意图；
图5F为本发明实施例二提供的刻蚀掉栅极沟槽侧壁和第一外围分压沟槽与栅极沟槽相邻的一部分侧壁上的牺牲氧化层和第二氧化层示意图；
图5G为本发明实施例二提供的栅极沟槽和外围分压沟槽生长栅极氧化层示意图；
图5H为本发明实施例二提供的在栅极沟槽和外围分压沟槽上制备多晶硅示意图。
其中，衬底层～101，外延层～102，第一氧化层～103，外围分压沟槽104，栅极沟槽～105，牺牲氧化层～106，第二氧化层～107，氮化硅～108，光刻胶～109，第三氧化层～110，栅极氧化层～111，多晶硅～112，阱区层～113，源极区～114，绝缘层～115，金属层接触孔～116。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
图1示例性的示出了本发明实施例提供的一种Trench MOS器件结构示意图，图2示例性的示出了本发明实施例提供的另一种Trench MOS器件结构示意图，如图1和图2所示，该Trench MOS器件主要包括栅极沟槽105、外围分压沟槽104和外延层102。
在实际应用中，为了提高器件的击穿电压、降低栅漏极间电容，并且能够提升器件的抗冲击能力，有一种常用的方法是在沟槽底部形成厚栅氧。在本发明实施例中，提供的Trench MOS器件的沟槽底部形成厚的氧化层，再者，该工艺配合一种新的分压环终端，能够达到提高器件的击穿电压、降低栅漏极间电容，并且能够提升器件的抗冲击能力。
如图1和图2所示，本发明实施例提供的Trench MOS器件所包括的栅极沟槽105和外围分压沟槽104设置在外延层102内。
具体地，如图1和图2所示，多个栅极沟槽105设置在外延层102的一侧，与栅极沟槽105的多个外围分压沟槽104设置在外延层102的另一侧。需要说明的是，栅极沟槽105和外围分压沟槽104的槽口位于外延层102的上表面，且栅极沟槽105和外围分压沟槽104从外延层102的上端面垂直向下延伸，其中，外围分压沟槽104的宽度大于栅极沟槽105的宽度。
如图1和图2所示，栅极沟槽105从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，相应地，外围分压沟槽104从下至上也分为外围分压沟槽底部区域和外围分压沟槽104侧壁区域。
具体地，如图1所示，栅极沟槽底部区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层，其中，栅极氧化层111位于栅极沟槽105的最底层，牺牲氧化层106位于栅极氧化层111和第二氧化层107之间，第二氧化层107位于牺牲氧化层106和多晶硅112层之间。相应地，外围分压沟槽底部区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层。
如图2所示，栅极沟槽底部区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和氮化硅108层，其中，栅极氧化层111位于栅极沟槽105的最底层，牺牲氧化层106位于栅极氧化层111和第二氧化层107之间，第二氧化层107位于牺牲氧化层106和氮化硅108层之间。相应地，外围分压沟槽底部区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和氮化硅108层。
如图1和图2所示，图2栅极沟槽105和外围分压沟槽104底部的氮化硅108没有被去除掉，工艺更简单，同时也达到了在栅极沟槽105和外围分压沟槽104沟槽底部厚形成氧化层的效果。
如图1和图2所示的两种器件结构，均可通过调节第二氧化层107厚度达到不同的器件设计要求，且第二氧化层107通过化学气相淀积形成，沟槽宽度不会因氧化层的厚度的变化而改变。如上所述，通过氮化硅108作为阻挡层，在不增加光罩的情况下在沟槽底部形成了由栅极氧化层111、牺牲氧化层106和第二氧化层107组成的厚氧化层。该结构能提高产品可靠性和器件的击穿电压、提升器件的抗冲击能力、减低寄生电容和降低开关时间。
相应的，外围分压沟槽104底部也形成了由栅极氧化层111、牺牲氧化层106和第二氧化层107组成的厚氧化层。确保外围沟槽击穿电压不低于栅极沟槽105击穿电压；且和传统的离子注入形成分压环的方式相比较，所述外围采用沟槽做分压，能避免热过程对终端的影响，产品设计时更易控制。
进一步地，栅极沟槽侧壁区域从外至内依次包括有栅极氧化层111和多晶硅112层。外围分压沟槽104侧壁区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层。
需要说明的是，在本发明实施例中，栅极沟槽底部区域的底面与衬底层101之间的距离小于阱区层113的底面与衬底层101之间的距离。
如图1和图2所示，外围分压沟槽104包括有多个，将与栅极沟槽105相邻的一个外围分压沟槽104确定为第一外围分压沟槽，第一外围分压沟槽的侧壁包括有与栅极沟槽105相邻的一部分侧壁和与外围分压沟槽104相邻的一部分侧壁。具体地，与栅极沟槽105相邻的一部分侧壁从外至内依次包括栅极氧化层111和多晶硅112层，而与外围分压沟槽104相邻的一部分侧壁从外至内包括栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层。第一外围分压沟槽底部区域和与外围分压沟槽104相邻的一部分侧壁依然是厚氧化层，其击穿电压和其他外围分压沟槽104一致；而与栅极沟槽105相邻的一部分侧壁由于和栅极沟槽105相邻，形成这种结构一方面在去除栅极沟槽105侧壁牺牲氧化层106和第二氧化层107的时候使外延层102表面更加平坦，方便后续工艺的进行；另一方面平衡了栅极沟槽105和外围分压沟槽104交界处的电势。
进一步地，在外延层102内设置有阱区层113，且栅极沟槽105的两侧位于在阱区层113内设置有源极区114，需要说明的是，阱区层113的上表面与外延层102的上表面重合，进一步地，源极区114的上表面与外延层102的上表面重合。
进一步地，在两个栅极沟槽105之间的源极区114上设置有金属层接触孔116，通过该金属层接触孔116可以与源极金属层相接触；在栅极沟槽105与外围分压沟槽104之间的源极区114设置金属层接触孔116，通过该金属层接触孔116可以与源极金属层相接触；需要说明的是，在本发明实施例中，金属层接触孔116穿过源极区114延伸至阱区层113内。
进一步地，如图1和图2所示，在栅极区金属层与外延层102上表面之间还设置有绝缘介质层。
为了更清楚的介绍本发明实施例提供的Trench MOS器件，以下介绍Trench MOS器件的制备方法。
图4A为本发明实施例一提供的在外延层上制备栅极沟槽和外围分压沟槽示意图；图4B为本发明实施例一提供的在栅极沟槽和外围分压沟槽上制备牺牲氧化层和第二氧化层示意图；图4C为本发明实施例一提供的在栅极沟槽和外围分压沟槽上沉淀氮化硅示意图；图4D为本发明实施例一提供的刻蚀掉栅极沟槽侧壁区域和外围分压沟槽侧壁区域内氮化硅示意图；图4E为本发明实施例一提供的在外围分压沟槽内制备光刻胶示意图；图4F为本发明实施例一提供的刻蚀掉栅极沟槽侧壁和第一外围分压沟槽与栅极沟槽相邻的一部分侧壁上的牺牲氧化层和第二氧化层示意图；图4G为本发明实施例一提供的栅极沟槽和外围分压沟槽生长第三氧化层示意图；图4H为本发明实施例一提供的刻蚀掉栅极沟槽和外围分压沟槽底部区域氮化硅和第三氧化层示意图；图4I为本发明实施例一提供的栅极沟槽和外围分压沟槽生长栅极氧化层示意图；图4J为本发明实施例一提供的在栅极沟槽和外围分压沟槽上制备多晶硅示意图。
以下以图3提供的制备方法流程示意图，结合图4A～图4J提供的一种制备示意图，来详细介绍Trench MOS器件的一种制备方法，具体的，如图3所示，该方法主要包括以下步骤：
步骤21，通过光刻、刻蚀方法在外延层内形成有栅极沟槽和外围分压沟槽；所述外围分压沟槽的宽度大于所述栅极沟槽的宽度；
步骤22，在所述外延层上表面、所述栅极沟槽内和所述外围分压沟槽内依次形成牺牲氧化层、第二氧化层和氮化硅；所述氮化硅填满所述栅极沟槽和所述外围分压沟槽并将所述外延层上表面覆盖；
步骤23，刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，并向所述栅极沟槽内沉积多晶硅层；
步骤24，通过离子注入方式在所述栅极沟槽之间和所述栅极与所述外围分压沟槽之间形成阱区层以及源极层；
步骤25，在所述阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔形成源、栅极区金属层。
具体的，先提供了一个重掺杂半导体衬底，然后在重掺杂半导体衬底上生长一层轻掺杂外延层102。
在步骤21中，如图4A所示，在外延层102表面生长第一氧化层103，第一氧化层103作为沟槽刻蚀阻挡层，通过光刻胶109及光刻掩膜板确定栅极沟槽105和外围分压沟槽104的位置，将曝光露出的硬制掩膜板刻蚀掉，去除光刻胶109，以硬制掩膜板作为刻蚀阻挡层，在外延层102上形成多个栅极沟槽105和多个外围分压沟槽104。
在步骤22中，如图4B所示，通过湿法刻蚀去掉外延层102上表面的第一氧化层103。在轻掺杂外延层102的上表面以及栅极沟槽105和外围分压沟槽104内部生长一层牺牲氧化层106，然后通过化学气相沉积方法在牺牲氧化层106上表面形成第二氧化层107。
进一步地，如图4C所示，在第二氧化层107的上表面沉积一层氮化硅108，其中，该氮化硅108不但覆盖设置在外延层102上表面的第二氧化层107，而且将栅极沟槽105和外围分压沟槽104完全覆盖。
在步骤23中，如图4D所示，当形成氮化硅108层之后，则需要通过刻蚀的方式，先将位于外延层102上方的氮化硅108层全部刻蚀掉，然后将栅极沟槽105和外围分压沟槽104内的部分氮化硅108层刻蚀掉。需要说明的是，在本发明实施例中，将栅极沟槽105从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，相应地，将外围分压沟槽104从下至上分为外围分压沟槽底部区域和外围减压侧壁区域。在实际应用中，需要通过刻蚀的方式将栅极沟槽侧壁区域内和外围减压侧壁区域内的氮化硅108层刻蚀掉。而将位于栅极沟槽底部区域和外围分压沟槽底部区域的氮化硅108保留。
如图4E所示，通过光刻的方式在外围分压沟槽104以及与外围分压沟槽104相邻的外延层102上制备光刻胶109。
如图4F所示，利用光刻胶109和氮化硅108做阻挡层，通过湿法刻蚀方法将栅极沟槽105侧壁内的第二氧化层107和牺牲氧化层106刻蚀掉，并将于栅极沟槽105相邻的第一外围分压沟槽的部分侧壁上的第二氧化层107和牺牲氧化层106刻蚀掉。需要说明的是，第一外围分压沟槽的侧壁分为与栅极沟槽105相邻的一部分侧壁和与外围分压沟槽104相邻的一部分侧壁。在该步骤中，将与栅极沟槽105相邻的一部分侧壁上的第二氧化层107和牺牲氧化层106刻蚀。
如图4G所示，将外围分压沟槽104上的光刻胶109去除，在栅极沟槽侧壁区域和栅极沟槽105的上表面生成厚度为200A左右的第三氧化层110，需要说明的是，第一外围分压沟槽包括的与栅极沟槽105相邻的一部分侧壁上同时也生成厚度为200A左右的第三氧化层110。上述第三氧化层110作为氮化硅108刻蚀的掩膜层。
如图4H所示，刻蚀掉位于栅极沟槽底部区域和外围分压沟槽底部区域的氮化硅108，并将栅极沟槽侧壁区域、栅极沟槽105的上表面和与栅极沟槽105相邻的一部分侧壁上的第三氧化层110同时刻蚀掉。
如图4I所示，在栅极沟槽105、栅极沟槽105的外延层102上表面、外围分压沟槽104和外围分压沟槽104的外延层102上表面生长一层栅极氧化层111。
进一步地，如图4J所示，在栅极沟槽105和外围分压沟槽104内沉积多晶硅112层。在实际应用中，由于栅极沟槽底部区域内的氮化硅108被刻蚀掉，但牺牲氧化层106和第二氧化层107依然留存在栅极沟槽底部区域，则栅极沟槽底部区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层；进一步地，栅极沟槽侧壁区域的牺牲氧化层106、第二氧化层107和第三氧化层110均被刻蚀后再生成栅极氧化层111，因此，栅极沟槽侧壁区域从外至内依次包括栅极氧化层111和多晶硅112层。
进一步地，由于第一外围分压沟槽的包括的与栅极沟槽105相邻的一部分侧壁和与外围分压沟槽104相邻的一部分侧壁，因此，与栅极沟槽105相邻的一部分侧壁从外至内依次包括栅极氧化层111和多晶硅112层，与外围分压沟槽104相邻的一部分侧壁从外至内依次包括栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层。相应的，外围分压沟槽侧壁部分从外至内依次包括栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层，外围分压沟槽底部区域从外至内依次包括栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层。
进一步地，如图1所示，通过第一次注入方式在外延层102形成阱区层113，需要说明的是阱区层113分别位于栅极沟槽105之间、外围减压沟槽之间和栅极沟槽105与外围减压沟槽之间。通过光刻工艺在外围分压沟槽104以及外围分压沟槽104之间的外延层102上设置光刻胶109，通过第二次注入方式在位于栅极沟槽105之间的阱区层113内形成源极区114，需要说明的是，由于在外围分压沟槽104以及外围分压沟槽104之间的外延层102上设置光刻胶109，因此，在外围分压沟槽104之间阱区层113内未形成源极区114。
在栅极沟槽105、外围分压沟槽104和外延层102上表面通过淀积工艺在表面淀积绝缘层115。进一步地，通过光刻、刻蚀和填充的方式在绝缘层115上形成接触孔金属层。具体地，位于栅极沟槽105之间的阱区层113和源极层上设置有接触孔金属层，通过溅射工艺在绝缘层115表面溅射一层金属层，并通过光刻和刻蚀工艺定义出源极区114金属层，通过研磨工艺将晶圆减薄后，再通过金属蒸镀工艺形成漏极区金属层。漏极区金属层与衬底层101的下表面相接触。
图5A为本发明实施例二提供的在外延层上制备栅极沟槽和外围分压沟槽示意图；图5B为本发明实施例二提供的在栅极沟槽和外围分压沟槽上制备牺牲氧化层和第二氧化层示意图；图5C为本发明实施例二提供的在栅极沟槽和外围分压沟槽上沉淀氮化硅示意图；图5D为本发明实施例二提供的刻蚀掉栅极沟槽侧壁区域和外围分压沟槽侧壁区域内氮化硅示意图；图5E为本发明实施例二提供的在外围分压沟槽内制备光刻胶示意图；图5F为本发明实施例二提供的刻蚀掉栅极沟槽侧壁和第一外围分压沟槽与栅极沟槽相邻的一部分侧壁上的牺牲氧化层和第二氧化层示意图；图5G为本发明实施例二提供的栅极沟槽和外围分压区域生长栅极氧化层示意图；图5H为本发明实施例二提供的在栅极沟槽和外围分压沟槽上制备多晶硅示意图。
以下以图3提供的制备方法流程示意图，结合图5A～图5H提供的另一种制备示意图，来详细介绍Trench MOS器件的一种制备方法，具体的，如图3所示，该方法主要包括以下步骤：
步骤21，通过光刻、刻蚀方法在外延层内形成有栅极沟槽和外围分压沟槽；所述外围分压沟槽的宽度大于所述栅极沟槽的宽度；
步骤22，在所述外延层上表面、所述栅极沟槽内和所述外围分压沟槽内依次形成牺牲氧化层、第二氧化层和氮化硅；所述氮化硅填满所述栅极沟槽和所述外围分压沟槽并将所述外延层上表面覆盖；
步骤23，刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，并向所述栅极沟槽内沉积多晶硅层；
步骤24，通过离子注入方式在所述栅极沟槽之间和所述栅极与所述外围分压沟槽之间形成阱区层以及源极层；
步骤25，在所述阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔形成源、栅极区金属层。
具体的，先提供了一个重掺杂半导体衬底，然后在重掺杂半导体衬底上生长一层轻掺杂外延层102。
在步骤21中，如图5A所示，在外延层102表面生长第一氧化层103，第一氧化层103作为沟槽刻蚀阻挡层，通过光刻胶109及光刻掩膜板确定栅极沟槽105和外围分压沟槽104的位置，将曝光露出的硬制掩膜板刻蚀掉，去除光刻胶109，以硬制掩膜板作为刻蚀阻挡层，在外延层102上形成多个栅极沟槽105和多个外围分压沟槽104。
在步骤22中，如图5B所示，通过湿法刻蚀去掉外延层102上表面的第一氧化层103。在轻掺杂外延层102的上表面以及栅极沟槽105和外围分压沟槽104内部生长一层牺牲氧化层106，然后通过化学气相沉积方法在牺牲氧化层106上表面形成第二氧化层107。
进一步地，如图5C所示，在第二氧化层107的上表面沉积一层氮化硅108，其中，该氮化硅108不但覆盖设置在外延层102上表面的第二氧化层107，而且将栅极沟槽105和外围分压沟槽104完全覆盖。
在步骤23中，如图5D所示，当形成氮化硅108层之后则需要通过刻蚀的方式，先将位于外延层102上方的氮化硅108层全部刻蚀掉，然后将栅极沟槽105和外围分压沟槽104内的部分氮化硅108层刻蚀掉。需要说明的是，在本发明实施例中，将栅极沟槽105从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，相应地，将外围分压沟槽104从下至上分为外围分压沟槽底部区域和外围减压侧壁区域。在实际应用中，需要通过刻蚀的方式将栅极沟槽侧壁区域内和外围减压侧壁区域内的氮化硅108层刻蚀掉。而将位于栅极沟槽底部区域和外围分压沟槽底部区域的氮化硅108保留。
如图5E所示，通过光刻的方式在外围分压沟槽104以及与外围分压沟槽104相邻的外延层102上制备光刻胶109。
如图5F所示，利用光刻胶109和氮化硅108做阻挡层，通过湿法刻蚀方法将栅极沟槽105内的第二氧化层107和牺牲氧化层106刻蚀掉，并将于栅极沟槽105相邻的第一外围分压沟槽的部分侧壁上的第二氧化层107和牺牲氧化层106刻蚀掉。需要说明的是，第一外围分压沟槽的侧壁分为与栅极沟槽105相邻的一部分侧壁和与外围分压沟槽104相邻的一部分侧壁。在该步骤中，将与栅极沟槽105相邻的一部分侧壁上的第二氧化层107和牺牲氧化层106刻蚀。
如图5G所示，将外围分压沟槽104上的光刻胶109去除，在栅极沟槽105、栅极沟槽105的外延层102上表面、外围分压沟槽104、外围分压沟槽104的外延层102上表面生长一层栅极氧化层111。
进一步地，如图5H所示，在栅极沟槽105和外围分压沟槽104内沉积多晶硅112层。在实际应用中，由于栅极沟槽底部区域内保留了氮化硅108，且牺牲氧化层106和第二氧化层107同时也留存在栅极沟槽底部区域，因此，栅极沟槽底部区域从外至内依次包括有栅极氧化层111、牺牲氧化层106、第二氧化层107和氮化硅108层；进一步地，栅极沟槽侧壁区域的牺牲氧化层106和第二氧化层107均被刻蚀后再生成栅极氧化层111，因此，栅极沟槽侧壁区域从外至内依次包括栅极氧化层111和多晶硅112层。
进一步地，由于第一外围分压沟槽的包括的与栅极沟槽105相邻的一部分侧壁和与外围分压沟槽104相邻的一部分侧壁，因此，与栅极沟槽105相邻的一部分侧壁从外至内依次包括栅氧化层和多晶硅112层，与外围分压沟槽104相邻的一部分侧壁从外至内依次包括栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层。相应的，外围分压沟槽侧壁部分从外至内依次包括栅极氧化层111、牺牲氧化层106、第二氧化层107和多晶硅112层；由于外围分压沟槽底部区域内保留了氮化硅108层，因此，外围分压沟槽底部区域从外至内依次包括栅极氧化层111、牺牲氧化层106、第二氧化层107和氮化硅108层。
进一步地，如图2所示，通过第一次注入方式在外延层102形成阱区层113，需要说明的是阱区层113分别位于栅极沟槽105之间、外围减压沟槽之间和栅极沟槽105与外围减压沟槽之间。通过光刻工艺在外围分压沟槽104以及外围分压沟槽104之间的外延层102上设置光刻胶109，通过第二次注入方式在位于栅极沟槽105之间的阱区层113内形成源极区114，需要说明的是，由于在外围分压沟槽104以及外围分压沟槽104之间的外延层102上设置光刻胶109，因此，在外围分压沟槽104之间阱区层113内未形成源极区114。
在栅极沟槽105、外围分压沟槽104和外延层102上表面通过淀积工艺在表面淀积绝缘层115。进一步地，通过光刻、刻蚀和填充的方式在绝缘层115上形成接触孔金属层。具体地，位于栅极沟槽105之间的阱区层113和源极层上设置有接触孔金属层，通过溅射工艺在绝缘层115表面溅射一层金属层，并通过光刻和刻蚀工艺定义出源极区114金属层，通过研磨工艺将晶圆减薄后，再通过金属蒸镀工艺形成漏极区金属层。漏极区金属层与衬底层101的下表面相接触。
综上所述，本发明实施例提供一种Trench MOS器件，包括：外延层，栅极沟槽和外围分压沟槽；所述外延层上设置所述栅极沟槽和所述外围分压沟槽；所述栅极沟槽从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，所述栅极沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层或氮化硅层；所述栅极沟槽侧壁区域从外至内包括栅极氧化层和多晶硅层。该结构通过氮化硅作为阻挡层，在不增加光罩的情况下在栅极沟槽和外围分压沟槽底部形成了由栅极氧化层、牺牲氧化层和第二氧化层组成的厚氧化层。该结构能提高产品可靠性和器件的击穿电压、提升器件的抗冲击能力、减低寄生电容和降低开关时间。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (10)
1.一种Trench MOS器件，其特征在于，包括：外延层，栅极沟槽和外围分压沟槽；
所述外延层上设置所述栅极沟槽和所述外围分压沟槽；
所述栅极沟槽从下至上分为栅极沟槽底部区域和栅极沟槽侧壁区域，所述栅极沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；
所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层或氮化硅层；所述栅极沟槽侧壁区域从外至内包括栅极氧化层和多晶硅层。
2.如权利要求1所述的器件，其特征在于，所述外围分压沟槽从下至上分为外围分压沟槽底部区域和外围分压沟槽侧壁区域，所述外围分压沟槽底部区域的底面与衬底层上表面之间的距离小于阱区层的底面与衬底层上表面之间的距离；
所述外围分压沟槽包括有多个，与所述栅极沟槽相邻的第一外围分压沟槽的外围分压沟槽侧壁区域包括与栅极沟槽相邻的一部分侧壁和与外围分压沟槽相邻的一部分侧壁。
3.如权利要求2所述的器件，其特征在于，当所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层时；
与栅极沟槽相邻的一部分侧壁从外至内包括栅极氧化层和多晶硅层，与外围分压沟槽相邻的一部分侧壁从外至内包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层；
所述外围分压沟槽从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层。
4.如权利要求2所述的器件，其特征在于，当所述栅极沟槽底部区域从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和氮化硅层时；
与栅极沟槽相邻的一部分侧壁从外至内包括栅极氧化层和多晶硅层，与外围分压沟槽相邻的一部分侧壁从外至内包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层；
所述外围分压沟槽侧壁从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和多晶硅层；所述外围分压沟槽底部从外至内依次包括栅极氧化层、牺牲氧化层、第二氧化层和氮化硅层。
5.如权利要求1所述的器件，其特征在于，位于所述栅极沟槽之间的外延层上表面包括栅极氧化层，外延所述外围分压沟槽中间的外延层上表面包括栅极氧化层，牺牲氧化层和第二氧化层。
6.一种Trench MOS器件的制备方法，其特征在于，包括：
通过光刻、刻蚀方法在外延层内形成有栅极沟槽和外围分压沟槽；所述外围分压沟槽的宽度大于所述栅极沟槽的宽度；
在所述外延层上表面、所述栅极沟槽内和所述外围分压沟槽内依次形成牺牲氧化层、第二氧化层和氮化硅；所述氮化硅填满所述栅极沟槽和所述外围分压沟槽并将所述外延层上表面覆盖；
刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，并向所述栅极沟槽内沉积多晶硅层；
通过离子注入方式在所述栅极沟槽之间和所述栅极与所述外围分压沟槽之间形成阱区层以及源极层；
在所述阱区层、所述多晶硅层上形成接触孔金属层，并通过所述接触孔形成源、栅极区金属层。
7.如权利要求6所述的制备方法，其特征在于，所述刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，具体包括：
通过干法刻蚀掉所述栅极沟槽侧壁区域内的所述氮化硅，外围分压沟槽侧壁区域内的所述氮化硅；
在所述外围分压沟槽内以及上表面设置光刻胶，通过湿法刻蚀掉所述栅极沟槽侧壁区域的所述第二氧化层和所述牺牲氧化层，在所述栅极沟槽侧壁区域生成第三氧化层；
刻蚀掉栅极沟槽底部区域的所述氮化硅以及所述第三氧化层，在所述栅极沟槽侧壁区域生成栅极氧化层。
8.如权利要求7所述的制备方法，其特征在于，所述并向所述栅极沟槽内沉积多晶硅层，具体包括：
向所述栅极沟槽内沉积多晶硅层，以使所述多晶硅填满所述栅极沟槽底部区域和所述栅极沟槽侧壁区域。
9.如权利要求6所述的制备方法，其特征在于，所述刻蚀掉栅极沟槽侧壁区域内的所述氮化硅、第二氧化层和牺牲氧化层，在所述栅极沟槽的侧壁上生长栅极氧化层，具体包括：
通过干法刻蚀掉所述栅极沟槽侧壁区域内的所述氮化硅，外围分压沟槽侧壁区域内的所述氮化硅；
在所述外围分压沟槽内以及上表面设置光刻胶，通过湿法刻蚀掉所述栅极沟槽侧壁区域的所述第二氧化层和所述牺牲氧化层，在所述栅极沟槽侧壁区域生成栅极氧化层。
10.如权利要求6所述的制备方法，其特征在于，所述通过离子注入方式在所述栅极沟槽之间和所述栅极与所述外围分压沟槽之间形成阱区层以及源极层，具体包括：
通过第一次离子注入在所述栅极沟槽之间、所述栅极沟槽和所述外围分压沟槽之间形成所述阱区层；
通过光刻工艺形成在所述外围分压沟槽上和所述外围分压沟槽与所述有源沟槽之间形成源极区光刻胶，通过第二次离子注入在所述栅极沟槽之间的所述阱区层上形成源极层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010728545.XA CN111755526A (zh) | 2020-07-24 | 2020-07-24 | 一种Trench MOS器件及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010728545.XA CN111755526A (zh) | 2020-07-24 | 2020-07-24 | 一种Trench MOS器件及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111755526A true CN111755526A (zh) | 2020-10-09 |
Family
ID=72711937
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010728545.XA Pending CN111755526A (zh) | 2020-07-24 | 2020-07-24 | 一种Trench MOS器件及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755526A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594042A (zh) * | 2021-07-28 | 2021-11-02 | 上海华虹宏力半导体制造有限公司 | Mosfet的制作方法 |
-
2020
- 2020-07-24 CN CN202010728545.XA patent/CN111755526A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594042A (zh) * | 2021-07-28 | 2021-11-02 | 上海华虹宏力半导体制造有限公司 | Mosfet的制作方法 |
| CN113594042B (zh) * | 2021-07-28 | 2023-08-18 | 上海华虹宏力半导体制造有限公司 | Mosfet的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| US6987305B2 (en) | Integrated FET and schottky device | |
| US20210175336A1 (en) | Lateral double-diffused transistor and manufacturing method thereof | |
| CN111697081B (zh) | Ldmos器件及其制造方法 | |
| JP2000252468A (ja) | 埋め込みゲートを有するｍｏｓゲート装置およびその製造方法 | |
| CN107910267B (zh) | 功率半导体器件及其制造方法 | |
| JP2018505566A (ja) | 半導体超接合パワーデバイス及びその製造方法 | |
| CN107910266B (zh) | 功率半导体器件及其制造方法 | |
| CN107910269B (zh) | 功率半导体器件及其制造方法 | |
| WO2002015254A2 (en) | Method of manufacturing a trench-gate semiconductor device and corresponding device | |
| CN114388623A (zh) | 一种功率晶体管及其制备方法 | |
| CN107910268B (zh) | 功率半导体器件及其制造方法 | |
| CN111755526A (zh) | 一种Trench MOS器件及制备方法 | |
| CN112133750B (zh) | 深沟槽功率器件及其制备方法 | |
| CN111883515A (zh) | 沟槽栅器件及其制作方法 | |
| CN109411536B (zh) | 具有周围有基础绝缘结构的有源柱的半导体装置 | |
| KR102492383B1 (ko) | 스페이서 내에 에어 갭을 갖는 mosfet 디바이스 구조물 및 그를 형성하기 위한 방법 | |
| CN212587513U (zh) | 一种Trench MOS器件 | |
| CN114334661B (zh) | 一种沟槽型双层栅功率mosfet及其制造方法 | |
| US9214531B2 (en) | Trenched power MOSFET with enhanced breakdown voltage and fabrication method thereof | |
| CN111146285A (zh) | 半导体功率晶体管及其制造方法 | |
| CN111192915A (zh) | 半导体功率器件及其制造方法 | |
| EP3627559B1 (en) | A iii-v semiconductor device and a method for forming a iii-v semiconductor device comprising an edge termination structure | |
| CN107910270B (zh) | 功率半导体器件及其制造方法 | |
| TW202333298A (zh) | 半導體裝置及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |