CN111489962B - 一种厚底沟槽的制备方法 - Google Patents
一种厚底沟槽的制备方法 Download PDFInfo
- Publication number
- CN111489962B CN111489962B CN202010306362.9A CN202010306362A CN111489962B CN 111489962 B CN111489962 B CN 111489962B CN 202010306362 A CN202010306362 A CN 202010306362A CN 111489962 B CN111489962 B CN 111489962B
- Authority
- CN
- China
- Prior art keywords
- groove
- etching
- photoresist
- silicon
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title claims description 11
- 238000005530 etching Methods 0.000 claims abstract description 90
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 60
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000001312 dry etching Methods 0.000 claims abstract description 24
- 238000000151 deposition Methods 0.000 claims abstract description 23
- 238000001514 detection method Methods 0.000 claims abstract description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 94
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 58
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- 239000010703 silicon Substances 0.000 claims description 51
- 239000000377 silicon dioxide Substances 0.000 claims description 47
- 235000012239 silicon dioxide Nutrition 0.000 claims description 46
- 239000007789 gas Substances 0.000 claims description 40
- 239000000126 substance Substances 0.000 claims description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 8
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- 229910052799 carbon Inorganic materials 0.000 claims description 8
- 230000008021 deposition Effects 0.000 claims description 7
- 239000012459 cleaning agent Substances 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims 1
- 239000013049 sediment Substances 0.000 abstract description 15
- 239000000463 material Substances 0.000 abstract description 9
- 230000005684 electric field Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 230000008719 thickening Effects 0.000 abstract description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 35
- 229910010271 silicon carbide Inorganic materials 0.000 description 35
- 239000004065 semiconductor Substances 0.000 description 12
- 239000000047 product Substances 0.000 description 9
- 238000006243 chemical reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 229910052729 chemical element Inorganic materials 0.000 description 3
- 239000007795 chemical reaction product Substances 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Drying Of Semiconductors (AREA)
Abstract
本发明采用的的技术方案，首先通过沉积方法获得设计要求的沟槽底部材料厚度；其次在晶圆上表面沉积一层光刻胶；然后再通过具有终点检测的干法刻蚀去掉光刻胶；利用沟槽本身的结构特征，在刻蚀过程中同时去掉了沟槽侧壁的沉积物，仅仅留下沟槽底部的具有一定厚度的沉积物。采用本发明的技术方案，不仅起到了加厚沟槽底部沉积物的作用，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC‑MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题；还能更好的控制沟槽底部沉积物的厚度，进一步提高了器件的稳定性。
Description
技术领域
本发明涉及半导体技术领域，特别涉及一种厚底沟槽的制备方法。
背景技术
现代电子技术对半导体材料提出了高压、高频、高功率、高温以及抗辐射等新要求，而宽带隙第三代半导体材料SiC拥有宽禁带、高临界击穿电场、高饱和电子迁移率、高熔点和高热导率等优点，是制备功率电子器件的理想材料。在SiC开关器件中，SiC-MOSFET具有开关速度快、耐高压和功耗低等优点，其主要分为平面型和沟槽型，由于沟槽型器件采用的竖直沟道，电子迁移率更高且没有JFET效应，与平面型SiC-MOSFET相比，可以实现更低的导通电阻，因此沟槽型SiC-MOSFET具有更加广阔的发展前景。
沟槽型SiC-MOSFET采用源极与漏极分别在晶片上方与下方的垂直结构．但是，由于碳化硅的临界击穿电场强度较高，沟槽转角处的栅氧化层电场强度往往很高，当超过氧化层所能承受的范围时，便会很容易导致器件破坏性失效。
在沟槽型SiC-MOSFET中，由于使用的半导体碳化硅晶圆通常为（0001）晶向，使得器件沟槽底部（0001）晶面的氧化速率显著低于沟槽侧壁的氧化速率，而沟槽侧壁的氧化层厚度受阈值电压的影响，不能加厚，这就造成沟槽侧壁和底部在同时氧化时，沟槽底部包括其转角处的氧化层厚度偏薄，进一步暴露了沟槽型SiC-MOSFET沟槽转角处栅氧化层电场强度高的缺陷，使上述状况更加恶化。
面对上述缺陷，现有技术的解决方案主要如下：1.通过改变沟槽底部掺杂浓度的方式减弱局部电场；2.通过离子注入的方式，增加沟槽底部碳化硅材料的氧化速率。这些改进方法都会显著提高工艺的复杂性，且增加工艺成本。
此外，现有技术的解决方案还采用了如下方法：先在沟槽中沉积一定厚度的一材料，如单晶硅/多晶硅或二氧化硅，然后再用刻蚀的方法，去除多余的沉积物厚度，留下一定厚度的沉积物。在半导体加工工艺中，在刻蚀沟槽底部沉积物时，一般先假定刻蚀的速率为常数值，然后控制刻蚀的时间，但是不同的刻蚀方法分别存在缺陷，具体为：在湿法刻蚀中，刻蚀速率由反应物的局部供应、活化剂的局部浓度以及局部温度决定，这些因素在溶液中都很难保持恒定。宏观搅拌的条件控制不精密，也不能使得晶圆各处局部状况恒定一致。在干法刻蚀中，也存在沟槽中的反应状况随刻蚀进入沟槽深度而变化的情况。更重要的是，在相关干法刻蚀工艺中，其刻蚀速率通常都受到反应腔室器壁的影响，处于不断变化之中。由于以上原因，在半导体芯片前道加工工艺中，通过刻蚀得到一个精确控制的材料厚度，影响因素过多，而且不易于控制。
发明内容
本发明的目的是提出一种厚底沟槽的制备方法。采用本发明的制备方法，不仅起到了加厚沟槽底部沉积物的作用，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题；还能更好的控制沟槽底部沉积物的厚度，进一步提高了器件的稳定性。
为实现上述目的，本发明采取的技术方案如下：
一种厚底沟槽的制备方法，包括如下步骤：
步骤S1：选取具有沟槽的SiC外延层，并在其上表面沉积一层二氧化硅或单质硅，其中沟槽底部沉积的二氧化硅或单质硅的厚度为设计要求的厚度，并且沟槽侧壁的沉积二氧化硅或单质硅的厚度等于或者低于沟槽底部沉积的二氧化硅或单质硅的厚度，其中，设计要求的厚度为200-8000A；
步骤S2：在SiC外延层上表面采用旋转涂胶法沉积光刻胶，使其完全覆盖SiC外延层上表面，并填充满沟槽；
步骤S3：使用带有终点检测的干刻设备刻蚀整个SiC外延层上表面的光刻胶，同时也刻蚀因为光刻胶被刻蚀掉而裸露出的SiC外延层上表面以及沟槽侧壁的二氧化硅或者单质硅，一直到剩余的全部光刻胶刚刚被刻蚀掉为止，同时两侧裸露出的二氧化硅或者单质硅也被刻蚀掉，只保留沟槽底部的二氧化硅或者单质硅；
步骤S4：通过化学清洗剂去除SiC外延层上表面因为光刻胶沉积或者刻蚀速率在整个晶圆表面不完全一致而残留的少量光刻胶以及刻蚀过程中产生的其他有机残留物，保留沟槽底部的二氧化硅或者单质硅。
在本发明的技术方案中，首先通过沉积方法获得设计要求的沟槽底部材料厚度；其次在晶圆上表面沉积一层光刻胶；然后再通过具有终点检测的干法刻蚀去掉光刻胶；利用沟槽本身的结构特征，在刻蚀过程中同时去掉了沟槽侧壁的沉积物，仅仅留下沟槽底部的具有一定厚度的沉积物。采用本发明的技术方案，不仅起到了加厚沟槽底部沉积物的作用，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题；还能更好的控制沟槽底部沉积物的厚度，进一步提高了器件的稳定性。
附图说明
图1为步骤S1完成后的一种结构示意图。
图2为步骤S2完成后的一种结构示意图。
图3为步骤S3进行过程中的一种结构示意图。
图4为步骤S3完成后的一种结构示意图。
图5为实施例3中的步骤S3完成后的一种结构示意图。
图中，1.SiC外延层；2.二氧化硅或单质硅；3.光刻胶；4.二氧化硅。
具体实施方式
以下结合附图及具体实施方式，对依据本发明提出的厚底沟槽的制备方法的制备方法进行详细说明。
实施例1
一种厚底沟槽的制备方法，包括如下步骤：
步骤S1：选取具有沟槽的SiC外延层1，并在其上表面沉积一层二氧化硅或者单质硅2，其中沟槽底部沉积的二氧化硅或单质硅2的厚度为设计要求的厚度，并且沟槽侧壁沉积的二氧化硅或单质硅2的厚度等于或者低于沟槽底部沉积的二氧化硅或单质硅2的厚度，具体如图1所示；
其中，设计要求的厚度为200-8000A，优选范围为300-7150A；更好范围为1200-6300A；最好范围为3000-4800A。沟槽底部加厚的沉积物，增加了沟槽转角处反向电场强度承受力，为获得更高性能的器件，本发明提供以上三种范围的底部沉积层的厚度，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
步骤S2：在SiC外延层1上表面采用旋转涂胶法沉积光刻胶3，使其完全覆盖SiC外延层1上表面，并填充满沟槽，具体如图2所示；
步骤S3：使用带有终点检测的干刻设备刻蚀整个SiC外延层1上表面的光刻胶3，同时也刻蚀因为光刻胶3被去除而裸露出的SiC外延层1上表面以及沟槽侧壁的二氧化硅或者单质硅2，一直到剩余的全部光刻胶3刚刚被刻蚀掉为止，同时两侧裸露出的二氧化硅或者单质硅2也被刻蚀掉，只保留沟槽底部的二氧化硅或者单质硅2，具体如图3所示；
步骤S4：通过化学清洗剂去除SiC外延层1上表面因为整个晶圆沉积或者刻蚀速率不完全一致而残留的光刻胶3以及刻蚀过程中产生的其他有机残留物，保留沟槽底部的二氧化硅或者单质硅2，具体如图4所示。
进一步地，使用带有终点检测的干刻设备刻蚀过程中的刻蚀气体为SF6，并且同时或者间歇地加入O2作为辅助气体，其中，间歇时间为1-20S[1] 。SF6作为F元素作为供给源，用来刻蚀二氧化硅或者单质硅2，加入的辅助气体为O2有利于调节光刻胶3和二氧化硅或者单质硅2的刻蚀速率比，同时减少作为反应产物的聚合物在腔壁以及晶圆表面的可能积累，普通半导体芯片干法刻蚀工艺人员看到描述后，都能理解并利用这一方法。
进一步地，在终点检测设备检测到刻蚀光刻胶3时产生的含有碳和氢的气体成分明显下降时[2] ，停止刻蚀步骤。其中，减少超过70%则判断为明显下降。沉积光刻胶3化学元素组成为碳和氢，其与二氧化硅或者单质量硅不同。工艺过程中用到的刻蚀气体，在与前述的光刻胶3反应时，产生的气体产物不同于刻蚀气体本身电离时含有的产物，也不同于刻蚀气体与二氧化硅或者单质硅2反应时产生的气体产物。因此，通过对含有碳和氢的气体成分探测，可得知光刻胶3被刻蚀气体刻蚀这一反应过程的终点。
进一步地，使用带有终点检测的干刻设备停止刻蚀步骤前，还可以添加一个过刻蚀时间，并且过刻蚀时间为1-5S。在刻蚀过程中，可以精确控制刻蚀速率和反应强度等因素，以达到刚好将光刻胶3基本完全刻蚀的目的。因此本发明中采用过刻蚀，保证了光刻胶3彻底去除。其中，过刻蚀是普通半导体芯片干法刻蚀工艺人员都能理解利用的方法。
实施例2
一种厚底沟槽的制备方法，包括如下步骤：
步骤S1：选取具有沟槽的SiC外延层1，并在其上表面沉积一层二氧化硅或者单质硅2，其中沟槽底部沉积的二氧化硅或单质硅2的厚度为设计要求的厚度，并且沟槽侧壁沉积的二氧化硅或单质硅2的厚度等于或者低于沟槽底部沉积的二氧化硅或单质硅2的厚度，具体如图1所示；
其中，设计要求的厚度为200-8000A，优选范围为20-7500A；更好范围为1000-6500A；最好范围为200-5000A。沟槽底部加厚沉积物，增加了沟槽转角处反向电场强度承受力，为获得更高性能的器件，本发明提供以上三种范围的底部沉积层的厚度，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
步骤S2：在SiC外延层1上表面采用旋转涂胶法沉积光刻胶3，使其完全覆盖SiC外延层1上表面，并填充满沟槽，具体如图2所示；
步骤S3：使用带有终点检测的干刻设备刻蚀整个SiC外延层1上表面的光刻胶3，同时也刻蚀因为光刻胶被去除而裸露出SiC外延层1上表面以及沟槽侧壁的二氧化硅或者单质硅2，一直到剩余的全部光刻胶3刚刚被刻蚀掉为止，同时两侧裸露出的二氧化硅或者单质硅2也被刻蚀掉，只留下保留沟槽底部的二氧化硅或者单质硅2，具体如图3所示；
步骤S4：通过化学清洗剂去除SiC外延层1上表面的残留因为光刻胶3沉积或者刻蚀速率在整个晶圆表面不完全一致而残留的少的光刻胶3以及刻蚀过程中产生的其他有机残留物，保留沟槽底部的二氧化硅或者单质硅2，具体如图4所示。
进一步地，使用带有终点检测的干刻设备刻蚀过程中的刻蚀气体为CF体系气体，优选地，本发明采用C4F8；并且同时或者间歇地加入O2系气体作为辅助气体，加入的辅助气体为O2有利于调节光刻胶3和二氧化硅或者单质硅2的刻蚀速率比，同时减少作为反应产物的聚合物在腔壁以及晶圆表面的可能积累，其中，间歇时间为1-10S。普通半导体芯片干法刻蚀工艺人员看到描述后，都能理解利用这一方法。
进一步地，在终点检测设备检测到刻蚀光刻胶3时产生的含有氢的气体成分明显下降时[3] ，停止刻蚀步骤。其中，减少超过70%则判断为明显下降。沉积光刻胶3化学元素组成为碳和氢，其与二氧化硅或者单质2量硅不同。工艺过程中用到的刻蚀气体，在与前述的光刻胶3反应时，产生的气体中的产物不同于刻蚀气体本身电离时含有的产物，也不同于刻蚀气体与二氧化硅或者单质硅2反应时产生的气体产物。因此，通过对含有氢的气体成分探测，可得知光刻胶3被刻蚀气体刻蚀这一反应过程的终点。
进一步地，使用带有终点检测的干刻设备停止刻蚀步骤前，还可以添加一个过刻蚀时间，并且过刻蚀时间为1-10S。在刻蚀过程中，可以精确控制刻蚀速率和反应强度等因素，以达到刚好将光刻胶3基本完全刻蚀的目的。因此本发明中采用过刻蚀，保证了光刻胶3彻底去除。其中，过刻蚀是普通半导体芯片干法刻蚀工艺人员都能理解利用的方法。
实施例3
一种厚底沟槽的制备方法，包括如下步骤：
步骤S1：在具有沟槽的SiC外延层1上表面沉积一层单质硅2，其中，并在其上表面沉积一层单质硅2，其中沟槽底部沉积的单质硅2的厚度为设计要求的厚度，并且沟槽侧壁沉积的单质硅2的厚度等于或者低于沟槽底部沉积的单质硅2的厚度，具体如图1所示；
其中，设计要求的厚度为200-8000A，优选范围为320-7200A；更好范围为1500-5800A；最好范围为2800-5100A。沟槽底部加厚沉积物，增加了沟槽转角处反向电场强度承受力，为获得更高性能的器件，本发明提供以上三种范围的底部沉积层的厚度，按照优选范围、更好范围和最好范围，器件性能依次提高，且在最好范围内器件性能达到最佳。
步骤S2：在SiC外延层1上表面采用旋转涂胶法沉积光刻胶3，使其完全覆盖SiC外延层1上表面，并填充满沟槽，具体如图2所示；
步骤S3：使用带有终点检测的干刻设备刻蚀整个SiC外延层1上表面的光刻胶3，同时也氧化因为光刻胶3被去除而裸露出SiC外延层1上表面以及沟槽侧壁的单质硅2，使其形成二氧化硅4，具体如图5所示；
步骤S4：通过化学清洗剂去除SiC外延层1上表面的残留的光刻胶3以及刻蚀过程中产生的其他有机残留物，并使用高选择比的湿法腐蚀去掉SiC外延层1上表面以及沟槽侧壁的二氧化硅4，保留沟槽底部的单质硅2，具体如图4所示。
进一步地，使用带有终点检测的干刻设备刻蚀过程中的刻蚀气体为O2系气体，可以同时或者间歇地加入少量CF作为辅助气体。加入的辅助气体为CF有利于调节光刻胶3和单质硅2的刻蚀速率比，同时减少作为反应产物的聚合物在腔壁以及晶圆表面的可能积累，其中，间歇时间为1-10S。普通半导体芯片干法刻蚀工艺人员看到描述后，都能理解利用这一方法。
进一步地，在终点检测设备检测到刻蚀光刻胶3时产生的同时含有碳和氢或者单独含有氢的气体成分明显下降时，停止刻蚀步骤。其中，减少超过70%则判断为明显下降。沉积光刻胶3化学元素组成为碳和氢，其与二氧化硅或者单质量硅不同。工艺过程中用到的刻蚀气体，在与前述的光刻胶3反应时，产生的气体中的产物不同于刻蚀气体本身电离时含有的产物，也不同于刻蚀气体与二氧化硅或者单质硅2反应时产生的气体产物。因此，通过对含有碳和氢的气体成分或者含有氢的气体成分探测，可得知光刻胶3被刻蚀气体刻蚀这一反应过程的终点。
进一步地，使用带有终点检测的干刻设备停止刻蚀步骤前，还可以添加一个过刻蚀时间，并且过刻蚀时间为1-3S。在刻蚀过程中，精确控制刻蚀速率和刻蚀强度等因素，以达到刚好将光刻胶3基本完全刻蚀的目的。因此本发明中采用过刻蚀，保证了光刻胶3彻底去除。其中，过刻蚀是普通半导体芯片干法刻蚀工艺人员都能理解利用的方法。
在本发明的技术方案中，首先通过沉积方法获得设计要求的沟槽底部材料厚度；其次在SiC外延层1上表面沉积一层光刻胶3；然后再通过具有终点检测的干法刻蚀去掉光刻胶3；利用沟槽本身的结构特征，在刻蚀过程中同时去掉了沟槽侧壁的沉积物，仅仅留下沟槽底部的具有一定厚度的沉积物。采用本发明的技术方案，不仅起到了加厚沟槽底部沉积物的作用，增加了沟槽转角处承受电场的能力，解决了现有技术中沟槽型SiC-MOSFET栅沟槽侧壁和沟槽底部交角处栅氧承受场强过大的问题；还能更好的控制沟槽底部沉积物的厚度，进一步提高了器件的稳定性。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步地的详细说明，所应理解的是，以上所述仅为本发明的具体实施方法而已，并不用于限制本发明，凡是在本发明的主旨之内，所做的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。
Claims (3)
1.一种厚底沟槽的制备方法，其特征在于，包括如下步骤：
步骤S1：选取具有沟槽的SiC外延层(1)，并在其上表面沉积一层二氧化硅或单质硅(2)，其中沟槽底部沉积的二氧化硅或单质硅(2)的厚度为设计要求的厚度，并且沟槽侧壁的沉积二氧化硅或单质硅(2)的厚度等于或者低于沟槽底部沉积的二氧化硅或单质硅(2)的厚度；
步骤S2：在SiC外延层(1)上表面沉积光刻胶(3)，使其完全覆盖SiC外延层(1)上表面，并填充满沟槽；
步骤S3：使用带有终点检测的干刻设备刻蚀整个SiC外延层(1)上表面的光刻胶(3)，同时也刻蚀因为光刻胶(3)被刻蚀掉而裸露出的SiC外延层(1)上表面以及沟槽侧壁的二氧化硅或者单质硅(2)，一直到剩余的全部光刻胶刚刚被刻蚀掉为止，同时两侧裸露出的二氧化硅或者单质硅(2)也被刻蚀掉，只保留沟槽底部的二氧化硅或者单质硅(2)；
步骤S4：通过化学清洗剂去除SiC外延层(1)上表面因为光刻胶(3)沉积或者刻蚀速率在整个晶圆表面不完全一致而残留的少量光刻胶(3)以及刻蚀过程中产生的其他有机残留物，保留沟槽底部的二氧化硅或者单质硅(2)；
在终点检测设备检测到刻蚀光刻胶(3)时产生的同时含有碳和氢或者单独含有氢的气体成分明显下降时，停止刻蚀步骤；其中，减少超过70％则判断为明显下降；
使用带有终点检测的干刻设备停止刻蚀步骤前，还设有一个过刻蚀时间，并且过刻蚀时间为1-10S。
2.根据权利要求1所述的厚底沟槽的制备方法，其特征在于：步骤S3的过程还包括，氧化因为光刻胶被去除而裸露出SiC外延层(1)上表面以及沟槽侧壁的单质硅(2)，使其形成二氧化硅(4)。
3.根据权利要求1或2所述的厚底沟槽的制备方法，其特征在于：使用带有终点检测的干刻设备刻蚀过程中的刻蚀气体为SF6、C4F8或O2体系气体，并且同时或者间歇地加入辅助气体，其中间歇时间为1-20S。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010306362.9A CN111489962B (zh) | 2020-04-17 | 2020-04-17 | 一种厚底沟槽的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010306362.9A CN111489962B (zh) | 2020-04-17 | 2020-04-17 | 一种厚底沟槽的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111489962A CN111489962A (zh) | 2020-08-04 |
| CN111489962B true CN111489962B (zh) | 2023-09-26 |
Family
ID=71794936
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010306362.9A Active CN111489962B (zh) | 2020-04-17 | 2020-04-17 | 一种厚底沟槽的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111489962B (zh) |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425420A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Removal of resist and device therefor |
| KR900002428A (ko) * | 1988-07-22 | 1990-02-28 | 정몽헌 | 포토레지스터 에치백 기술을 이용한 트렌치 캐패시터 형성방법 |
| JPH05129195A (ja) * | 1991-11-05 | 1993-05-25 | Oki Electric Ind Co Ltd | 半導体パターン形成方法 |
| JPH10261624A (ja) * | 1997-03-19 | 1998-09-29 | Nec Corp | エッチング方法及び多層配線構造 |
| US6023319A (en) * | 1997-10-24 | 2000-02-08 | Lg Electronics, Inc. | Method for manufacturing a display device utilizing an etching end point detection part |
| JP2000091312A (ja) * | 1998-07-15 | 2000-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| CN101207154A (zh) * | 2006-12-22 | 2008-06-25 | 万国半导体股份有限公司 | 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成 |
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
| CN105097456A (zh) * | 2015-08-24 | 2015-11-25 | 泰科天润半导体科技（北京）有限公司 | 一种用于碳化硅器件的自对准方法 |
| CN106653610A (zh) * | 2016-12-26 | 2017-05-10 | 东莞市联洲知识产权运营管理有限公司 | 一种改良的沟槽超势垒整流器件及其制造方法 |
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
| CN107706101A (zh) * | 2017-09-29 | 2018-02-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅的制造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8188538B2 (en) * | 2008-12-25 | 2012-05-29 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
| JP6056292B2 (ja) * | 2012-09-12 | 2017-01-11 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP6131689B2 (ja) * | 2013-04-16 | 2017-05-24 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| JP2014207403A (ja) * | 2013-04-16 | 2014-10-30 | 住友電気工業株式会社 | 炭化珪素半導体装置の製造方法 |
| US9893176B2 (en) * | 2014-12-26 | 2018-02-13 | Fairchild Semiconductor Corporation | Silicon-carbide trench gate MOSFETs |
-
2020
- 2020-04-17 CN CN202010306362.9A patent/CN111489962B/zh active Active
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6425420A (en) * | 1987-07-22 | 1989-01-27 | Hitachi Ltd | Removal of resist and device therefor |
| KR900002428A (ko) * | 1988-07-22 | 1990-02-28 | 정몽헌 | 포토레지스터 에치백 기술을 이용한 트렌치 캐패시터 형성방법 |
| JPH05129195A (ja) * | 1991-11-05 | 1993-05-25 | Oki Electric Ind Co Ltd | 半導体パターン形成方法 |
| JPH10261624A (ja) * | 1997-03-19 | 1998-09-29 | Nec Corp | エッチング方法及び多層配線構造 |
| US6023319A (en) * | 1997-10-24 | 2000-02-08 | Lg Electronics, Inc. | Method for manufacturing a display device utilizing an etching end point detection part |
| JP2000091312A (ja) * | 1998-07-15 | 2000-03-31 | Toshiba Corp | 半導体装置の製造方法 |
| CN1893111A (zh) * | 2005-05-12 | 2007-01-10 | 谢福渊 | 深沟槽内栅极氧化层上的脆弱点的消除 |
| CN101207154A (zh) * | 2006-12-22 | 2008-06-25 | 万国半导体股份有限公司 | 用高密度等离子氧化层作为多晶硅层间绝缘层的分隔栅的构成 |
| CN102623316A (zh) * | 2011-01-27 | 2012-08-01 | 无锡华润上华半导体有限公司 | 制备沟槽底部辅助栅介质层以及沟槽dmos管的方法 |
| CN103824764A (zh) * | 2012-11-19 | 2014-05-28 | 上海华虹宏力半导体制造有限公司 | 一种沟槽型mos器件中沟槽栅的制备方法 |
| CN105097456A (zh) * | 2015-08-24 | 2015-11-25 | 泰科天润半导体科技（北京）有限公司 | 一种用于碳化硅器件的自对准方法 |
| CN106653610A (zh) * | 2016-12-26 | 2017-05-10 | 东莞市联洲知识产权运营管理有限公司 | 一种改良的沟槽超势垒整流器件及其制造方法 |
| CN106876449A (zh) * | 2017-04-12 | 2017-06-20 | 上海格瑞宝电子有限公司 | 一种沟槽金属－氧化物半导体及其制备方法 |
| CN107706101A (zh) * | 2017-09-29 | 2018-02-16 | 上海华虹宏力半导体制造有限公司 | 沟槽栅的制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111489962A (zh) | 2020-08-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09260653A (ja) | 半導体装置の製造方法 | |
| CN106298919B (zh) | 半导体器件、鳍式场效应晶体管及其形成方法 | |
| CN101572229A (zh) | 多晶硅表面平坦化的方法 | |
| CN103824764A (zh) | 一种沟槽型mos器件中沟槽栅的制备方法 | |
| JPH0563188A (ja) | 半導体装置の製造方法 | |
| JP2005051225A (ja) | 半導体装置のための、ＳｉまたはＳｉＣ上に厚い酸化物を形成する方法 | |
| KR100383891B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2005056868A (ja) | 炭化珪素半導体装置の製造方法 | |
| CN103839791B (zh) | 应用于沟槽型mos器件的沟槽栅的制备方法 | |
| JP2001035838A (ja) | 炭化珪素半導体素子の製造方法 | |
| CN111489962B (zh) | 一种厚底沟槽的制备方法 | |
| JP2006066726A (ja) | 半導体装置の製造方法及び半導体基板 | |
| CN111180316A (zh) | 一种碳化硅厚底氧化层沟槽mos制备方法 | |
| US20070048987A1 (en) | Manufacturing method of semiconductor device | |
| CN106486355A (zh) | 一种InGaP的湿法刻蚀方法 | |
| CN116013773A (zh) | 一种dpt功率器件制造方法 | |
| CN111477679B (zh) | 不对称沟槽型SiC-MOSFET栅的制备方法 | |
| CN111489963B (zh) | 一种沟槽转角处具有厚栅氧化层的SiC-MOSFET栅的制备方法 | |
| KR100634400B1 (ko) | 리세스 채널 영역을 갖는 반도체 기판의 세정 방법 | |
| CN219017662U (zh) | SiC沟槽MOSFET器件 | |
| CN104779162B (zh) | 一种提高沟槽型vdmos器件栅氧化层击穿电压的方法 | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 | |
| CN107359121A (zh) | Vdmos功率器件的制备方法及vdmos功率器件 | |
| CN106486366A (zh) | 减薄磷化铟层的方法 | |
| KR100252850B1 (ko) | 반도체 소자의 산화막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |