KR900002428A - 포토레지스터 에치백 기술을 이용한 트렌치 캐패시터 형성방법 - Google Patents

포토레지스터 에치백 기술을 이용한 트렌치 캐패시터 형성방법 Download PDF

Info

Publication number
KR900002428A
KR900002428A KR1019880009191A KR880009191A KR900002428A KR 900002428 A KR900002428 A KR 900002428A KR 1019880009191 A KR1019880009191 A KR 1019880009191A KR 880009191 A KR880009191 A KR 880009191A KR 900002428 A KR900002428 A KR 900002428A
Authority
KR
South Korea
Prior art keywords
photoresist
trench
etch
etching
forming
Prior art date
Application number
KR1019880009191A
Other languages
English (en)
Other versions
KR920000708B1 (ko
Inventor
윤용혁
복철규
Original Assignee
정몽헌
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정몽헌, 현대전자산업 주식회사 filed Critical 정몽헌
Priority to KR1019880009191A priority Critical patent/KR920000708B1/ko
Priority to US07/381,288 priority patent/US4994409A/en
Priority to JP1190380A priority patent/JPH0652772B2/ja
Publication of KR900002428A publication Critical patent/KR900002428A/ko
Application granted granted Critical
Publication of KR920000708B1 publication Critical patent/KR920000708B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H01L21/2255—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides the applied layer comprising oxides only, e.g. P2O5, PSG, H3BO3, doped oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Weting (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

내용 없음

Description

포토레지스터 에치백 기술을 이용한 트랜치 캐패시터 형성방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2A도는 본 발명을 설명하기 위해 웨이퍼상에 마스크층을 형성한 후 포토레지스터를 코팅한 상태의 단면도.
제2B도는 제2A도에서 포트레지스터층의 일부분을 제거한 상태의 단면도.
제2C도는 제2B도에서 마스크 패턴을 형성하고, 잔여 포토레지스터층을 완전히 제거한 상태의 단면도.
제3A도는 제2C도의 공정에서 실리콘 웨이퍼상에 트랜치를 형성하고 산화물층 상부와 트랜치에 도프산화물을 침착하는 공정을 도시한 단면도.
제3B도는 상기 침착물상에 포토레지스터를 형성한 상태의 단면도.
제3C도는 제3B도의 포토레지스터를 트랜치내부의 일정부분까지 제거한 상태의 단면도.
제4A도는 제3B도의 잔류하는 포토레지스터까지 본 발명에 의한 포토레지스터 에치백기술로 도프산화물을 제거한 다음 열처리 공정을 하는 상태를 도시한 단면도.
제4B도는 제4A도의 열처리 공정에 위해서 트랜치내부에 선택적으로 도핑된 소스영역이 형성된 상태의 단면도.

Claims (7)

  1. 메가 D RAM급 반도체 고집적소자에 있어서, 실리콘 웨이퍼상에 마스크층을 형성한 후 트랜치를 형성하고 이 트랜치 내부에 도프산화물을 침착한 다음 선택적으로 에치하여 드라이브인 처리를 행하여 P+영역을 형성시키도록 한 트랜치 캐패시터를 형성하는 방법에 있어서, 마스크층으로서 산화물, 질화물 및 산화물층을 형성하고 그위에 포토레지스터층을 코팅하여 일정한 패턴을 형성하는 공정과, 상기 노출된 마스크층에 마스크 패턴을 형성한 다음 상기 포토레지스터를 완전히 제거하고 트랜치를 형성하는 공정과, 상기 트랜치 내,외부상에 일정두께의 도프산화물을 침착하고 그 상부에 포토레지스터를 채우는 공정과, 상기 포토레지스터를 선택적으로 에치백한후, 도프산화물의 침착층을 포토레지스터의 잔류부분까지 에칭한 다음, 이 잔여 포토레지스터를 제거하는 공정을 통하여 이루어지는 것을 특징으로하는 포토레지스터 에치백 기술을 이용하는 트랜치 캐패시터 형성방법.
  2. 제1항에 있어서, 상기 포토레지스터 에치백 공정은, 트랜치가 형성된 실리콘 웨이퍼상에 D.D.C.방식으로 포토레지스터를 코팅하여 포토레지스터를 평탄화하는 단계와, 웨트 싱크에 현상액과 D.I수를 적절한 비율로 혼합한후 웨이퍼를 이 혼합액에 담그는 단계와, 상기 포토레지스터의 에칭비율에 따라 BAKE를 실시하여 웨트 스테이션을 이용한 것을 특징으로 하는 프토레지스터 에치백 공정.
  3. 제2항에 있어서, 상기 웨트 스테이션을 이용한 포토레지스터 에치백은 실리콘 기판과 트랜치 내부의 에치 비율을 NANOSPEC 및 SEM을 사용하여 포토레지스터의 에칭 속도에 따른 에칭두께를 계산한 다음 시간에치를 실시하는 방법인 것을 특징으로 하는 포토레지스터 에치백 공정.
  4. 제1항에 있어서, 상기 포토레지스터 에치백 공정은, 트랜치가 형성된 실리콘 웨이퍼상에 동적 2단계 코팅방식으로 포토레지스터를 코팅하여 포토레지스터를 평탄화하는 단계와, 공지의 현상액으로 푸들방식으로 포토레지스터의 에칭비율을 산출하여 제1 및 제2 BAKE를 실시하여 에치하는 트랙을 이용한 것을 특징으로 하는 포토레지스터 에치백 공정.
  5. 제4항에 있어서, 상기 트랙을 이용한 포토레지스터 에치백공정은 현상액의 종류 및 BAKE온도를 조절함에 따라 포토레지스터 에치 비율이 변화되어 에칭속도를 조절할 수 있는 시간 에치를 실시하는 방법인 것을 특징으로 하는 포토레지스터 에치백 공정.
  6. 제1항에 있어서, 상기 포토레지스터의 에치백 공정은 트랜치가 형성된 실리콘 웨이퍼상에 이중코팅 방식으로 포토레지스터를 평탄화하는 단계와, 02플라즈마가스를 이용하여, 02의 가스량, 전압및 압력 등에 의해 최적 에치비율을 산출하여 에치하는 02플라즈마를 이용한 것을 특징으로 하는 포토레지스터 에치백 공정.
  7. 제6항에 있어서, 상기 02플라즈마를 이용한 포토레지스터 에치백 공정은 SEM을 사용하여 트랜치 내부에서 포토레지스터의 에치 비율을 구하여 엔드포인트 디텍트시스템을 사용하여 실리콘 표면에서의 엔드포인트를 감지하여 시간계산에 따라 오버에치를 실시하는 방법인 것을 특징으로 하는 포토레지스터 에치백 공정.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019880009191A 1988-07-22 1988-07-22 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법 KR920000708B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019880009191A KR920000708B1 (ko) 1988-07-22 1988-07-22 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법
US07/381,288 US4994409A (en) 1988-07-22 1989-07-18 Method for manufacturing a trench capacitor using a photoresist etch back process
JP1190380A JPH0652772B2 (ja) 1988-07-22 1989-07-21 フォトレジストエッチバック技術を利用したトレンチキャパシタ形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019880009191A KR920000708B1 (ko) 1988-07-22 1988-07-22 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법

Publications (2)

Publication Number Publication Date
KR900002428A true KR900002428A (ko) 1990-02-28
KR920000708B1 KR920000708B1 (ko) 1992-01-20

Family

ID=19276316

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880009191A KR920000708B1 (ko) 1988-07-22 1988-07-22 포토레지스트 에치백 기술을 이용한 트렌치 캐패시터 형성방법

Country Status (3)

Country Link
US (1) US4994409A (ko)
JP (1) JPH0652772B2 (ko)
KR (1) KR920000708B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489962A (zh) * 2020-04-17 2020-08-04 重庆伟特森电子科技有限公司 一种厚底沟槽的制备方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920004368B1 (ko) * 1989-09-04 1992-06-04 재단법인 한국전자통신연구소 분리병합형 홈의 구조를 갖는 d램셀과 그 제조방법
US5284804A (en) * 1991-12-31 1994-02-08 Texas Instruments Incorporated Global planarization process
US5308790A (en) * 1992-10-16 1994-05-03 Ncr Corporation Selective sidewall diffusion process using doped SOG
US6570221B1 (en) 1993-07-27 2003-05-27 Hyundai Electronics America Bonding of silicon wafers
JP3383377B2 (ja) * 1993-10-28 2003-03-04 株式会社東芝 トレンチ構造の縦型のノーマリーオン型のパワーｍｏｓｆｅｔおよびその製造方法
US5618751A (en) * 1996-05-23 1997-04-08 International Business Machines Corporation Method of making single-step trenches using resist fill and recess
US6107135A (en) * 1998-02-11 2000-08-22 Kabushiki Kaisha Toshiba Method of making a semiconductor memory device having a buried plate electrode
US6479368B1 (en) 1998-03-02 2002-11-12 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device having a shallow trench isolating region
JP3252789B2 (ja) * 1998-04-03 2002-02-04 日本電気株式会社 エッチング方法
US6221680B1 (en) 1998-07-31 2001-04-24 International Business Machines Corporation Patterned recess formation using acid diffusion
JP2000058786A (ja) 1998-08-11 2000-02-25 Mitsubishi Electric Corp 半導体装置と半導体装置の製造方法およびそれに用いるレジストパターン形成方法
US6207493B1 (en) * 1998-08-19 2001-03-27 International Business Machines Corporation Formation of out-diffused bitline by laser anneal
US6440638B2 (en) 1998-09-28 2002-08-27 International Business Machines Corp. Method and apparatus for resist planarization
US6303275B1 (en) * 2000-02-10 2001-10-16 International Business Machines Corporation Method for resist filling and planarization of high aspect ratio features
US6281082B1 (en) * 2000-03-13 2001-08-28 Chartered Semiconductor Manufacturing Ltd. Method to form MOS transistors with a common shallow trench isolation and interlevel dielectric gap fill
TW452852B (en) * 2000-05-31 2001-09-01 Nanya Technology Corp Method of improving the degree of flatness of resist layer
US6458647B1 (en) * 2001-08-27 2002-10-01 Infineon Technologies Ag Process flow for sacrificial collar with poly mask
US7476609B2 (en) * 2005-10-28 2009-01-13 Stmicroelectronics S.A. Forming of a cavity in an insulating layer
US7375034B2 (en) * 2006-03-21 2008-05-20 International Business Machines Corporation Recessing trench to target depth using feed forward data
CN100459087C (zh) * 2006-07-21 2009-02-04 中芯国际集成电路制造(上海)有限公司 确定半导体特征的方法和用于制造集成电路的方法
KR100845102B1 (ko) * 2006-12-20 2008-07-09 동부일렉트로닉스 주식회사 반도체 소자의 소자분리막 형성방법
KR101862345B1 (ko) * 2012-02-27 2018-07-05 삼성전자주식회사 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
CN103681235A (zh) * 2012-09-17 2014-03-26 上海华虹宏力半导体制造有限公司 一种有效填充深沟槽的解决方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4295924A (en) * 1979-12-17 1981-10-20 International Business Machines Corporation Method for providing self-aligned conductor in a V-groove device
US4364074A (en) * 1980-06-12 1982-12-14 International Business Machines Corporation V-MOS Device with self-aligned multiple electrodes
US4569701A (en) * 1984-04-05 1986-02-11 At&T Bell Laboratories Technique for doping from a polysilicon transfer layer
US4782036A (en) * 1986-08-29 1988-11-01 Siemens Aktiengesellschaft Process for producing a predetermined doping in side walls and bases of trenches etched into semiconductor substrates
US4755486A (en) * 1986-12-11 1988-07-05 Siemens Aktiengesellschaft Method of producing a defined arsenic doping in silicon semiconductor substrates

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111489962A (zh) * 2020-04-17 2020-08-04 重庆伟特森电子科技有限公司 一种厚底沟槽的制备方法
CN111489962B (zh) * 2020-04-17 2023-09-26 重庆伟特森电子科技有限公司 一种厚底沟槽的制备方法

Also Published As

Publication number Publication date
JPH0652772B2 (ja) 1994-07-06
JPH02177355A (ja) 1990-07-10
US4994409A (en) 1991-02-19
KR920000708B1 (ko) 1992-01-20

Similar Documents

Publication Publication Date Title
KR900002428A (ko) 포토레지스터 에치백 기술을 이용한 트렌치 캐패시터 형성방법
US5077234A (en) Planarization process utilizing three resist layers
JPH01290236A (ja) 幅の広いトレンチを平坦化する方法
KR930001499B1 (ko) 반도체 장치의 제조방법
JPS5591138A (en) Die forming of semiconductor device
US7261829B2 (en) Method for masking a recess in a structure having a high aspect ratio
US6960496B2 (en) Method of damascene process flow
KR950011172B1 (ko) 삼층감광막 패턴 형성방법
KR980012266A (ko) 반도체장치의 소자분리방법
KR100338091B1 (ko) 반도체소자제조방법
KR0172298B1 (ko) 반도체 소자의 평탄화 방법
KR100320445B1 (ko) 반도체장치의트렌치형성방법
KR0156101B1 (ko) Psg 콘택트 마스크를 이용한 콘택트부위 식각방법
US20030087526A1 (en) Method of etching a mask layer and a protecting layer for metal contact windows
KR100701687B1 (ko) 게이트전극 식각방법
KR930003356A (ko) 트렌치 커패시터 제조방법
JPH0220141B2 (ko)
KR970003484A (ko) 반도체 소자의 제조방법
JPS6358373B2 (ko)
JPS6367747A (ja) 半導体装置の素子分離方法
KR960026292A (ko) 반도체 소자의 스텝커버리지 특성 개선방법
KR940002664A (ko) 감광막 패턴 형성방법
KR900002426A (ko) 선택적 하부면 도핑기술을 이용한 반도체 소자의 소스영역 형성방법
KR960026364A (ko) 고집적 반도체 소자의 소자간 분리막 형성 방법
KR970053021A (ko) 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20051219

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee