CN100459087C

CN100459087C - 确定半导体特征的方法和用于制造集成电路的方法

Info

Publication number: CN100459087C
Application number: CNB2006100292927A
Authority: CN
Inventors: 徐立
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2006-07-21
Filing date: 2006-07-21
Publication date: 2009-02-04
Anticipated expiration: 2026-07-21
Also published as: CN101110380A; US7655558B2; US8679864B2; US20100167428A1; US20080020526A1

Abstract

公开了用于确定半导体特征的方法和系统。在一具体实施例中，本发明提供了一种用于确定部分处理的集成电路的一个或多个特征的方法。该方法包括提供衬底材料的步骤。该方法进一步包括在衬底材料内形成至少一个开口的步骤。开口可通过开口特征来表征，开口特征包括与未知体积相关的深度和开口宽度。该方法包括提供填充材料的步骤。该方法还包括处理填充材料使该填充材料的第一部分进入开口中并占据与开口特征相关的整个未知体积而该填充材料的第二部分保持在未知体积外的步骤。此外，该方法包括采用一个或者多个工艺来处理该填充材料的第二部分以确定与未知体积相关的空间特征的步骤。

Description

确定半导体特征的方法和用于制造集成电路的方法

技术领域

本发明涉及集成电路及其处理，用于半导体器件的制造。特别地，本发明提供了一种用于在集成电路制造过程中监控各个步骤的方法和装置。

背景技术

集成电路或者“IC”由少数在单个硅芯片上制造的互联器件演变为上百万器件。目前IC提供的性能和复杂度要远远超出原来的想象。为了提高电路的复杂度和电路密度(即在给定芯片面积上能够封装的器件数目)，最小器件特征尺寸，即器件“几何尺寸”，已经随着每一代IC变得更小。现在半导体器件以小于1/4微米的特征来制造。

提高电路密度不但改善了IC的复杂度和性能，也为消费者提供了更低成本的部件。IC制造设备可花费上亿、甚至上十亿美金。每一个制造设备具有特定的晶片生产能力，且每一个晶片上具有特定数目的IC。因此，通过使IC的各个器件更小，每个晶片上可制作更多的器件，从而增加制造设备的产量。由于用于IC制造的每一工艺都有限制，因此使器件更小具有很大的挑战性。也就是说，一个给定的工艺一般只减低到一特定的特征尺寸，并且然后需要改变工艺或者器件布局。这种限制的一个实例是，对部分处理的集成电路的各个特征进行测量的常规方法。

采用芯片代工服务来制造定制的集成电路多年来已得到发展。不制造模式的(fabless)芯片公司通常设计定制的集成电路。这些定制的集成电路需要制造一组定制的掩模，这些掩模通常称为“掩模原版(reticle)”。中国上海中芯国际半导体制造有限公司是其中一个提供代工服务的芯片公司。尽管这些年来不制造模式的芯片公司和代工服务已有所增加，但是仍存在许多限制。

举例来说，在制造工艺中，经常需要测量部分处理的IC的各个特征(如沟槽尺度、电特性等)。比如，深沟槽(即用于制造电容的深沟槽)的尺度通常是IC的重要方面。各种常规技术，如通过解剖部分处理的IC并检查被解剖的IC来测量IC特征。不幸的是，常规技术通常是差强人意的。也就是说，常规技术经常是烦琐的，要求手工切割工艺，并且没有效率，这导致更高的成本和其他不合需要的特征。通过本说明和下面更详细的说明可发现这些和其他局限。

因此，需要一种改善的用于处理半导体器件的技术。

发明内容

本发明涉及集成电路及其处理，用于半导体器件的制造。特别地，本发明提供了一种在集成电路制造过程中监控各个步骤的方法和装置。仅仅通过示例的方式，本发明已应用于测量与用于集成电路制造的部分处理的半导体的生长工艺和/或沟槽形成、蚀刻关联的特征，如尺度。更具体而言，本发明提供了一种使用用于确定包括沟槽和其它特征等的特征空间尺度的监控技术来制造集成电路的方法。但是要明确的是本发明具有更为广泛的应用范围。例如，本发明的一个实施例提供了一种对部分处理的集成电路的电容进行测量的方法。

在一具体实施例中，本发明提供了一种用于确定部分处理的集成电路的一个或者多个特征的方法。该方法包括用于提供衬底材料的步骤。例如，衬底材料可由衬底厚度和衬底直径来表征。该方法还包括在衬底材料内形成至少一个开口(比如深沟槽等)的步骤。开口可通过至少一个开口特征来表征。开口特征包括衬底厚度一部分内的深度和开口宽度。深度和宽度与未知体积相关。另外该方法包括用于提供预定量的填充材料的步骤。比如，提供已知量的聚合物材料。该方法还包括以下步骤：处理填充材料以使填充材料的第一部分进入开口中(如通过熔化聚合物材料并使其流入开口中)并占据与开口特征相关的整个未知体积，而填充材料的第二部分保持在与开口特征相关的未知体积外。而且，该方法包括采用一个或多个工艺来处理填充材料的第二部分以确定与未知体积相关的空间特征的步骤。

在另一具体实施例中，本发明提供了一种用于确定部分处理集成电路的一个或者多个特征的方法。该方法包括用于提供衬底材料的步骤。例如，衬底材料由第一多个尺度(如尺寸、厚度等)来表征。该方法也包括在衬底材料上形成一个或者多个开口的步骤。例如，所述一个或多个开口采用至少一个开口特征(如深度、深宽比、尺寸等)来表征。另外，该方法还包括提供填充材料的步骤。填充材料由第一部分和第二部分组成。第一部分位于一个或者多个开口内，第二部分覆盖一个或者多个开口。该方法也包括用于确定填充材料的至少一个填充特征(如填充到开口中的填充材料的量、去除预定量的填充材料的灰化时间等)的步骤。另外，该方法还包括用于确定开口特征的步骤。开口特征与填充特征相关。

按照另一具体实施例，本发明提供了用于确定部分处理的集成电路的一个或者多个特征的方法。该方法包括用于提供衬底材料的步骤。例如，衬底材料由第一多个尺度来表征。该方法还包括在衬底材料上形成一个或者多个开口的步骤。例如，所述一个或多个开口通过至少一个开口特征来表征。另外，该方法包括提供聚合物材料(如光致抗蚀剂材料等)的步骤。聚合物材料覆盖一个或者多个开口。例如，聚合物材料通过预定的量来表征(如体积、尺寸等)。该方法也包括使聚合物材料经历预定的条件(如硬烤(hard bake)工艺、高温等)的步骤。聚合物材料在经历了预定的条件后变成流体聚合物材料。流体聚合物材料由第一部分和第二部分组成。第一部分位于一个或者多个开口内，第二部分覆盖一个或者多个开口。另外，该方法包括用于确定流体聚合物材料的一个或者多个填充特征的步骤。该方法还包括用于确定开口特征的步骤，开口特征与一个或者多个填充特征相关。

按照又一具体实施例，本发明提供了一种用于制造集成电路的方法。该方法包括用于提供一批半导体衬底以便制造集成电路的步骤。该方法也包括在每一个衬底上形成一个或者多个开口的步骤。例如，每一个开口通过深度和深宽比来表征。该方法又包括为每一个衬底提供填充材料的步骤。填充材料由填充部分和覆盖部分组成。填充部分位于每个衬底上一个或者多个开口内。覆盖部分覆盖每个衬底上的一个或者多个开口。该方法另外还包括针对每个衬底来确定填充特征。填充特征与填充部分的尺寸相关。该方法还包括基于填充特征、针对每个衬底来确定开口特征的步骤。开口特征与深度和深宽比相关。另外，该方法还包括用于处理每个衬底的步骤。而且，该方法包括用于使用每个衬底提供完全处理的集成电路的步骤。在这里定义的“一个衬底”或者“多个衬底”可通过与本领域一普通技术相一致的含义来解释。也就是说，“衬底”可包括体衬底(bulk substrate)、多层衬底(即覆盖有电介质和金属膜的硅晶片)、分级衬底、绝缘体上硅衬底、外延硅衬底、及其任何组合，包括多层衬底、部分处理的晶片(包括集成电路和其他元件的部分)、图案化和非图案化的晶片等。当然，可能存在其他变更、修改或者替换。

与常规技术相比，本发明具有很多优点。例如，本技术使得易于使用依赖于常规技术的工艺。在一些实施例中，所述方法提供了一种用于测量部分处理的IC的各个特征而在工艺中不破坏IC的方法。比如，在制造工艺中，可针对每个晶片来测量深沟槽的各个尺度和电性能。根据各个实施例，本发明降低了制造成本、加强了可靠性、并提高了IC的一致性。另外，该方法提供的工艺与常规工艺兼容，不需要对常规设备和工艺进行实质上的修改。根据实施例，可实现这些优点中的一个或多个。这些和其他优点在本说明中尤其在下面会更加详细地描述。

通过参考下面的详细描述以及附图，本发明的各个附加目的、特征以及优点将更加清楚。

附图说明

图1是示出半导体晶片垂直剖面的示意图。

图2是示出半导体晶片垂直截面的示意图。

图3是示出部分处理的晶片的横截面的示意图。

图3A是示出用于获取部分处理的晶片材料的横截面的工艺的示意图。

图4是示出根据本发明一实施例用于确定半导体晶片各个特征的方法的简化流程图

图5是示出根据本发明一实施例在衬底材料上形成的开口的示意图。

图6是示出根据本发明一实施例填充开口的示意图。

图7A-7C是示出根据本发明一实施例的填充材料的轮廓的示意图。

图8是根据本发明一实施例的参考数据的示意图。

图9是根据本发明一实施例的参考数据的另一示意图。

图10是示出根据本发明一实施例所使用的工具程序的示意图。

图11是说明本发明一实施例的简化的流程图。

具体实施方式

如上所述，各种常规技术已被用于监控制造工艺和测量各个特征(如尺寸、尺度、电容等)。通常，常规技术破坏被监控或测量的晶片。比如，常规技术要求在进行各种测量和检查之前解剖半导体晶片。

图1是半导体晶片垂直剖面的示意图。如图所示，垂直剖面100表示晶片上的正常(即或者合乎要求的)沟槽的垂直剖面。垂直110表示缩小(即不合乎要求的或者甚至有缺陷的)沟槽的垂直剖面。与垂直剖面100给出的沟槽相比，垂直剖面110给出的沟槽具有较小的尺寸，且沟槽宽度向着沟槽深端迅速下降。

图2是半导体晶片的垂直截面图。如图所示，垂直剖面200表示晶片上正常(或者合乎要求的)沟槽的横截面。垂直剖面210表示底部短路(即不合乎要求的或甚至有缺陷的)的沟槽的横截面。与垂直剖面200示出的沟槽相比，垂直剖面210示出的沟槽较浅。

除了检查垂直剖面，横截面可用来测量晶片的各个特征。图3表示部分处理晶片的横截面。例如，横截面310通过化学机械抛光(CMP)工艺来获取。图3A表示用于获取部分处理晶片的材料的横截面的工艺。比如，2微米和5微米深度处的横截面通过CMP工艺来获取。根据这两个深度处的开口尺寸，可测量各个特征(如深度、容量、电容等)。

通过获取晶片的垂直剖面和/或横截面以及检查解剖的晶片，常规技术提供了用于监控制造工艺的工具。不幸的是，以上所述的常规技术成本高且效率低。举例来说，常规技术在工艺中破坏了受检晶片。结果只检查了挑选的—并非所有的—晶片。另外，根据常规技术的、解剖和检查晶片的工艺经常需要几小时。

因此，应理解，根据各个实施例，本发明允许对部分处理的半导体晶片的各个特征进行测量，而不会破坏晶片。

图4是根据本发明一实施例的用于确定半导体晶片各个特征的方法的简化流程图。本图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员应理解，可进行任何变更、替换和修改，而不脱离本发明的范围，例如，各个步骤可添加、去除、移动、代替、重复、交叠和/或者部分交叠。

在步骤401，衬底材料被提供。例如，衬底材料包括用来制造半导体晶片的纯硅材料。半导体可由各个尺度来表征。根据一具体实施例，衬底材料是直径为12英寸的圆形，衬底材料也可具有其他尺度。

在步骤402，一个或者多个开口形成于衬底材料上。根据应用，各种技术可用于在衬底上形成开口。根据一具体实施例，执行蚀刻工艺来形成开口。例如，执行等离子体蚀刻以在衬底材料上形成深沟槽。根据另一个具体实施例，开口通过硅生长的方式形成于衬底材料上。

其中，衬底可以包括覆盖衬底材料的多个膜。所述衬底可包括硅晶片，该硅晶片可包括覆盖的一个或多个膜。

图5是根据本发明一实施例的形成于衬底材料上的开口的示意图。本图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可进行任何变更、替换和修改。如图5所示，部分处理的半导体晶片500包括若干开口。开口具有各种物理和电特征，如深度、尺寸、容量、间隔距离、深宽比等。例如，深宽比(即深度/宽度)大于10∶1的开口为深沟槽。另外，开口的深宽比可以大于7，例如，可以为10、20、30、40、50、60等，优选地，开口的深宽比在30至50的范围内。开口宽度可以为约200nm或更少，例如，可以为190nm、180nm、160nm、150nm、140nm、130nm、120nm、110nm、100nm、90nm、80nm、70nm等。开口宽度的优选范围为90-150nm。作为另一实施例，开口用来形成电容器，其电特征与开口的物理尺度相关。

再参考图4。在步骤403，填充材料被提供并填充至衬底上的开口中。根据应用，可使用各种类型的填充材料。例如，流体材料和类流体材料(即在高温下表现流体特征的固体聚合物材料)可用作填充材料。根据一具体实施例，液体材料(如水)被用作填充材料。根据另一个具体实施例，光致抗蚀剂材料也被用作填充材料。亦可使用其他具有类似流体的流动特征的材料。

图6是根据本发明一实施例的开口填充的简化示意图。本图仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可做出任何的变更、替换和修改。如图6所示，在填充工艺之后，部分处理的晶片包括部分处理的半导体晶片620和填充材料610。填充材料610可限定为两部分：填充到开口中的第一部分610b和覆盖开口的第二部分610a。根据另一实施例，填充材料610不包括覆盖开口的第二部分。也可以有其他变更。

再参考图4。在步骤404，确定了填充材料的各个特征。根据一具体实施例，确定了填充到开口中的填充材料的量。例如，预定量的填充材料被填充到开口中，覆盖开口的填充材料(即没有填充到开口中的填充材料的部分)的厚度被用来确定填充到开口中的填充材料的量。例如，如果用2毫升的填充材料填充开口，而1毫升的填充材料覆盖开口，则可确定1毫升的填充材料被填充在开口中。

根据另一个具体实施例，填充特征包括填充材料的轮廓。图7A-7C是根据本发明一实施例的填充材料的轮廓的示意图。这些图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可进行任何变更、替换和修改。对于所使用的基本相同量的填充材料(如光致抗蚀剂)，图7A中的轮廓700表示了开口小而大部分填充材料保持在顶上的情形；图7C中的轮廓720表示开口大而几乎所有填充材料填充到开口中的情形；图7B中的轮廓710表示开口尺寸介于图7A和7C的开口尺寸之间的情形。

根据又一个具体实施例，填充特征包括填充材料的蚀刻和/或者凹陷时间。例如，覆盖开口的填充材料的较长凹陷时间意味着开口小且大部分填充材料没有填充到开口中，反之亦然。也可有其他填充特征。

再参考图4。在步骤405，开口的各个特征被确定。根据一个实施例，开口的尺寸基于填充在开口中的填充材料的量来确定。根据另一个实施例，开口的尺寸基于覆盖开口的填充材料的量来确定。根据应用，开口的尺寸和形状可基于覆盖开口的填充材料的轮廓(如形状)来确定。根据又一具体实施例，开口的各个特征通过将目标晶片的填充特征与参考数据相比而获取。例如，参考数据包括预定的值(如，采用常规技术进行的测量，如解剖数据)。

图8是根据本发明一实施例的参考数据的示意图。本图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可进行任何变更、替换和修改。在图800中，相对于深度2微米处的开口尺寸描绘了填充特征(如光致抗蚀剂凹陷时间)。在确定开口的各个尺度的过程中，可采用图800。例如，根据图800，70秒的凹陷时间对应于深度2微米处约0.145微米的开口尺寸。应该理解，其他类型的参考数据可用来确定开口的各个特征。

图9是根据本发明一实施例的参考数据的另一示意图。本图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可进行任何变更、替换和修改。在图900中，相对于开口的电容描绘了填充特征(即光致抗蚀剂凹陷时间)。尤其是，本发明提供一种用于测量各个特征—如制造工艺的早期阶段中的电容—的方法。通常，特定集成电路的电容在制作工艺的后期阶段中确定。

应理解，本发明允许获取开口的详细特征。图10是根据本发明一实施例所使用的工具程序的示意图。本图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可进行任何变更、替换和修改。屏幕拷贝1000示出一种用于基于填充材料的轮廓来确定开口的各个特征的计算机化的工具。

现在再参考图4。在步骤406，填充材料被去除。根据一实施例，填充材料是光致抗蚀剂，并在步骤406被部分去除。根据应用，去除材料被去除、保持或者部分去除。本领域的普通技术人员可以理解，填充材料的去除与现有技术兼容。

图11是说明本发明一实施例的简单流程图。本图仅仅作为一个实例，不应不适当地限制权利要求的范围。本领域的普通技术人员可进行任何变更、替换和修改。例如，各个步骤可被添加、去除、移动、代替、重复、交叠和/或者部分交叠。

在步骤1101，衬底材料被提供。例如，衬底材料包括用来制造半导体晶片的纯硅材料。半导体可通过各个尺度来表征。根据一具体实施例，衬底材料为直径为12英寸的圆。衬底材料也可具有其他尺度。

在步骤1102，一个或者多个开口形成于衬底材料上。依赖于应用，各种技术可用于在衬底材料上形成开口。根据一具体实施例，执行蚀刻工艺以形成开口。例如，执行等离子体蚀刻以在衬底材料上形成深沟槽。根据另一个实施例，开口通过硅生长的方式在衬底材料上形成。

在步骤1103，预定量的聚合物被提供。根据一具体实施例，聚合物材料是固体材料。例如，聚合物材料是光致抗蚀剂材料。通常，固体形式的聚合物材料具有高的粘度值，且因此没有填充到开口中。

在步骤1104，聚合物材料被处理。根据一具体实施例，聚合物材料经受硬烤工艺，并熔化成流体形状。例如，在硬烤工艺之后，聚合物材料变成了流体聚合物材料。通常，流体聚合物材料的粘度值比熔化前的固体聚合物材料低。由于低的粘度，流体聚合物材料填充入开口中。在填充入开口中之后，流体聚合物材料有填充在开口中的第一部分和覆盖开口的第二部分。依赖于应用，流体聚合物材料在填充到开口中之后被硬化。

在步骤1105，聚合物材料的各个填充特征被确定。根据一具体实施例，确定了填充入开口中的聚合物材料的量。例如，由于聚合物材料的总量是已知的，填充在开口中的聚合物材料的量是聚合物材料总量减去覆盖开口的聚合物材料的量(即没有填充到开口中的聚合物材料的量)。根据另一个具体实施例，确定了去除(或者部分去除)覆盖开口的聚合物材料所需的时间。例如，长的去除时间表明大量聚合物材料位于开口顶上，而少量聚合物材料填充入开口中。

在步骤1106，开口的各个特征被确定。根据一实施例，开口的物理尺度基于填充入开口中的聚合物的量来确定。根据另一个实施例，开口的物理尺度通过将新确定的填充特征与预定的参考数据进行比较来确定。应该理解的是，本发明的各个实施例也允许确定开口的其他特征，如电容等。

通常，在开口的各个特征被确定之后，去除聚合物材料。例如，灰化工艺用于去除聚合物材料。也可存在去除聚合物材料的其他方法。

在一个具体实施例中，本发明提供了一种用于确定部分处理的集成电路的一个或者多个特征的方法。该方法包括用于提供衬底材料的步骤。例如，衬底材料可由衬底厚度和衬底直径来表征。该方法还包括在衬底材料内形成至少一个开口(比如深沟槽等)的步骤。开口可通过至少一个开口特征来表征。开口特征包括衬底厚度的一部分内的深度和开口宽度。深度和宽度与未知体积相关。另外该方法包括用于提供预定量的填充材料的步骤。比如，提供已知量的聚合物材料。该方法还包括以下步骤：处理填充材料以使填充材料的第一部分进入开口中(如通过熔化聚合物材料并使其流入开口中)并占据与开口特征相关的整个未知体积，而填充材料的第二部分保持在与开口特征相关的未知体积外。而且，该方法包括采用一个或多个工艺来处理填充材料的第二部分以确定与未知体积相关的空间特征的步骤。

根据另一个实施例，本发明提供了一种制造集成电路的方法。本方法包括提供一批半导体衬底以便制造集成电路的步骤。该方法还包括在每个衬底上形成一个或者多个开口的步骤。例如，一个或者多个开口通过蚀刻工艺来。每一个开口可通过深度和深宽比来表征。开口的深宽比可以大于7，例如，可以为10、20、30、40、50、60等，优选地，开口的深宽比在30至50的范围内。开口宽度可以为约200nm或更少，例如，可以为190nm、180nm、160nm、150nm、140nm、130nm、120nm、110nm、100nm、90nm、80nm、70nm等。开口宽度的优选范围为90-150nm。例如，深沟槽的深宽比通常大于10∶1。该方法也包括为每一个衬底提供填充材料的步骤。填充材料由填充部分和覆盖部分组成。填充部分位于每个衬底上的一个或者多个开口内，覆盖部分覆盖每个衬底的一个或者多个开口。该方法又包括针对每一个衬底来确定填充特征的步骤。例如，填充特征与填充部分的尺寸相关。本方法又包括基于填充特性来确定每一个衬底的开口特征的步骤。如，开口特征与深度和深宽比相关。另外，本方法包括用于处理每个衬底的步骤。应理解本发明提供了一种确定开口的各个特征(如深度、深宽比、尺寸等)的方法，其中不破坏衬底或其结构，而且待处理的每个晶片可监控和测量。另外，本方法包括用于采用每个衬底来提供完全处理的集成电路的步骤。

与常规技术相比，本发明具有很多优点。例如，本技术使得易于使用依赖于常规技术的工艺。在一些实施例中，所述方法提供了一种用于测量部分处理的IC的各个特征而在工艺中不破坏IC的方法。比如，在制造工艺中，可针对每个晶片来测量深沟槽的各个尺度和电性能。根据各个实施例，本发明降低了制造成本、加强了可靠性、并提高了IC的一致性。另外，该方法提供的工艺与常规工艺技术兼容，不需要对常规设备和工艺进行实质上的修改。根据实施例，可实现这些优点中的一个或多个。这些和其他优点在本说明中尤其在下面会更加详细地描述。

应该理解，此处所描述的实例和实施例仅是为了说明目的，而且根据这些实施例，将启示本领域的普通技术人员进行各种修改和变更，并且这些修改和变更将涵盖于本申请的精神和范围以及所附权利要求的范围内。

Claims

1.一种用于确定部分处理的集成电路的一个或者多个特征的方法，包括：

提供衬底材料，所述衬底材料通过衬底厚度和衬底直径来表征；

在衬底材料内形成至少一个开口，所述开口通过至少一个开口特征来表征，所述开口特征为所述衬底厚度一部分内的深度和开口宽度，所述厚度和宽度与未知体积相关；

提供预定量的填充材料；

处理所述填充材料，以使所述填充材料的第一部分进入开口中，并占据与所述开口特征相关的整个未知体积，而所述填充材料的第二部分保持在与所述开口特征相关的未知体积外；

采用一个或者多个工艺来处理所述填充材料的第二部分，以确定与未知体积相关的空间特征。

2.根据权利要求1所述的方法，其中形成开口包括蚀刻。

3.根据权利要求1所述的方法，其中所述部分处理的集成电路用于生产电容。

4.根据权利要求1所述的方法，其中形成开口包括深沟槽形成。

5.根据权利要求1所述的方法，其中形成开口包括第一生长材料的生长。

6.根据权利要求1所述的方法，其中所述填充材料包括流体材料。

7.根据权利要求1所述的方法，其中所述填充材料由液体材料组成。

8.根据权利要求1所述的方法，其中所述填充材料包括聚合物材料。

9.根据权利要求1所述的方法，其中处理所述填充材料的第二部分包括：

确定与填充材料的第二部分相关的填充特征；

基于所述填充特征来确定与未知体积相关的空间特征。

10.根据权利要求9所述的方法，其中所述填充特征包括体积变化。

11.根据权利要求9所述的方法，其中所述填充特征包括所述第二部分的厚度。

12.根据权利要求9所述的方法，其中所述填充特征包括所述填充材料的凹陷时间。

13.根据权利要求9所述的方法，其中所述填充特征包括所述填充材料的灰化时间。

14.根据权利要求1所述的方法，进一步包括所述填充材料的去除。

15.根据权利要求1所述的方法，进一步包括所述填充材料的部分去除。

16.根据权利要求1所述的方法，其中所述开口特征包括沟槽深度。

17.根据权利要求1所述的方法，其中所述开口特征包括开口尺寸。

18.根据权利要求1所述的方法，其中所述开口特征包括电容。

19.根据权利要求1所述的方法，其中所述开口特征包括深宽比。

20.根据权利要求9所述的方法，其中确定空间特征包括：

提供一组参考数据；

比较所述填充特征和所述参考数据。

21.根据权利要求1所述的方法，其中所述衬底包括覆盖衬底材料的多个膜。

22.根据权利要求1所述的方法，其中所述衬底包括硅晶片，该硅晶片包括覆盖该硅晶片的一个或多个膜。

23.根据权利要求1所述的方法，其中开口宽度和开口深度包含至少为7的深宽比。

24.根据权利要求23所述的方法，其中所述开口宽度为200nm或者更少。

25.一种用于确定部分处理的集成电路的一个或者多个特征的方法，包括：

提供衬底材料，所述衬底材料通过第一多个尺度来表征；

在所述衬底材料上形成一个或者多个开口，所述一个或者多个开口通过至少一个开口特征来表征；

提供聚合物材料，所述聚合物材料覆盖所述一个或者多个开口，所述聚合物材料通过预定的量来表征；

使所述聚合物材料经历预定条件，其中所述聚合物材料在经历所述预定条件后变成流体聚合物材料，该流体聚合物材料由第一部分和第二部分组成，该第一部分位于所述一个或者多个开口内，该第二部分覆盖所述一个或者多个开口；

确定所述流体聚合物材料的一个或者多个填充特征；

确定所述开口特征，所述开口特征与所述一个或者多个填充特征相关。

26.根据权利要求25所述的方法，其中所述开口特征包括沟槽深度。

27.根据权利要求25所述的方法，其中所述开口特征是深宽比。

28.根据权利要求25所述的方法，其中所述预定条件包括预定的温度。

29.根据权利要求25所述的方法，其中所述预定条件与硬烤工艺有关。

30.根据权利要求25所述的方法，其中每一开口通过至少10∶1的深宽比来表征。

31.根据权利要求25所述的方法，其中所述一个或者多个填充特征包括所述第一部分的体积。

32.根据权利要求25所述的方法，其中所述一个或者多个填充特征包括所述第二部分的厚度。

33.根据权利要求25所述的方法，其中所述一个或者多个填充特征包括所述第二部分的轮廓。

34.根据权利要求25所述的方法，其中所述一个或者多个填充特征包括去除所述第二部分的预定量所需的时间。

35.根据权利要求25所述的方法，其中确定所述流体聚合物材料的一个或者多个填充特征包括：

去除预定量的流体聚合物材料；

确定与去除预定量的流体聚合物材料相关的时间。

36.根据权利要求35所述的方法，其中去除所述第二部分包括灰化工艺。

37.根据权利要求25所述的方法，其中所述聚合物材料通过第一粘度值来表征，而所述流体聚合物材料通过第二粘度值来表征，所述第一粘度值大于所述第二粘度值。

38.根据权利要求25所述的方法，其中确定所述开口特征包括：

提供多个参考数据，所述多个参考数据与多个预定的开口特征和多个预定的填充特征相关；

基于所述多个参考数据来确定所述开口特征。

39.根据权利要求25所述的方法，进一步包括去除预定量的流体聚合物材料。

40.根据权利要求25所述的方法，其中所述聚合物材料为固体材料。

41.根据权利要求25所述的方法，其中所述流体聚合物材料由流动特征来表征。

42.根据权利要求25所述的方法，其中所述流体聚合物材料是所述聚合物材料在高温下熔化后的液体形态的聚合物材料。

43.一种用于制造集成电路方法，包括：

提供一批半导体衬底，用于制造集成电路；

在每一衬底上形成一个或者多个开口，每一开口通过深度和深宽比来表征；

为每一衬底提供填充材料，所述填充材料由填充部分和覆盖部分组成，所述填充部分位于每一衬底上的一个或者多个开口内，所述覆盖部分覆盖每一衬底上的一个或者多个开口；

针对每一衬底确定填充特征，所述填充特征与所述填充部分的尺寸相关；

基于所述填充特征为每一衬底确定开口特征，所述开口特征与深度和深宽比相关；

处理每一衬底；及

利用每一衬底提供完全处理的集成电路。

44.根据权利要求43所述方法，其中所述完全处理的集成电路包括电容。

45.根据权利要求43所述方法，其中所述完全处理的集成电路包括DRAM。