CN1628380A - 接触孔生产的监测 - Google Patents

接触孔生产的监测 Download PDF

Info

Publication number
CN1628380A
CN1628380A CNA038031965A CN03803196A CN1628380A CN 1628380 A CN1628380 A CN 1628380A CN A038031965 A CNA038031965 A CN A038031965A CN 03803196 A CN03803196 A CN 03803196A CN 1628380 A CN1628380 A CN 1628380A
Authority
CN
China
Prior art keywords
wafer
electron beam
contact openings
test
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA038031965A
Other languages
English (en)
Other versions
CN100561699C (zh
Inventor
亚历山大·凯蒂塞维奇
艾维·西蒙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Israel Ltd
Original Assignee
Applied Materials Israel Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Israel Ltd filed Critical Applied Materials Israel Ltd
Publication of CN1628380A publication Critical patent/CN1628380A/zh
Application granted granted Critical
Publication of CN100561699C publication Critical patent/CN100561699C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种用于生产测试的方法，包括接受包含有半导体衬底以及衬底上形成有非导电层的晶片，随后蚀刻出穿过非导电层直至衬底的接触开口，接触开口包括在晶片上测试区域内预定测试图案中布置的接触开口阵列。指引电子束射击测试区域，测量对电子束起反应流过衬底的试样电流。对试样电流进行分析，以估计接触开口的蚀刻尺度。

Description

接触孔生产的监测
技术领域
本发明一般地涉及半导体器件制造和工艺控制，具体涉及半导体晶片上生产接触孔的监测。
背景技术
接触孔制作是半导体器件制造中的一个共同步骤。典型地，接触孔应用于使半导体层或金属层通过一个叠置的非导电层诸如氧化物层实现电连接。为了制作接触孔，在晶片表面上沉积一层光致抗蚀剂。用紫外辐射照射光致抗蚀剂，使之硬化和显影，在晶片上形成一层“掩膜”，而接触孔位置处则留有开口。然后，将晶片输送至蚀刻工位形成接触孔，它穿过非导电层直至半导体层上。然后，去除光致抗蚀剂掩膜，在接触孔内填充金属。在晶片表面可以用类似的工艺制作沟槽或通路。
为了确保一致的器件性能，必须仔细控制接触开口的深度、宽度和底面。(本专利申请和权利要求中，名词“接触开口”指上述类型的所有开口结构，包括接触孔、接触通路和接触沟槽。)接触开口尺寸上的偏差会导致接触电阻的变动。如果此种接触电阻变动太大，会影响器件性能，导致产量的损失。所以，必须仔细监测和控制制造工艺，以便一旦检知接触开口形成中发生偏差，可立即采取校正措施以避免加工中损失高价的晶片。
本技术领域内周知，使用扫描式电子显微镜(SEM)来检查接触孔。SEM的原理及其在半导体器件结构微量分析中的应用例如说明于Yacobi；等人的著作“固体微量分析”(Plenum出版社，1994年，纽约)的第2章中，这里引入于此作为参考。由于接触孔的深度一般远大于宽度，需应用专门的高长宽比(HAR)成像模式。穿过介质层直至半导体下面的贯透孔在影像中呈现明亮像，而没有完全使半导体层暴露的封闭孔则呈现暗淡像。
使用SEM的HAR技术在实施时既费时又价贵，它还不能区分造成接触孔封闭的不同类型阻塞(例如，孔的蚀刻不到位，或是相反地在孔的底部沉积有残渣)。此外，HAR成像技术一般只能使用于当光致抗蚀剂掩膜从晶片表面上清除掉之后。因此，如果检查中发现接触孔蚀刻不到位，那时已不可能继续进行蚀刻工艺。
接触孔检查的另一种方法说明于Yamada等人的文章“应用电子束感应的衬底电流的有序工艺监测法”中，见《微电子学—可靠性》期刊41：3(2001年3月)，455-459页，它引入于此作为参考。电子束系统中的补偿电流也称为试样电流，定义为从一次电子束中经由试样(也即经由晶片)流入地的吸收电流。换言之，试样电流等于一次束电流与二次电子和反向散射电子引起的试样总电子量之差。取决于一次电子束的能量处于试样的正充电或负充电范围，试样电流可以为正或负。Yamada等人将电子束指引到叠置在硅衬底上的SiO2表层中单个孔和组群孔上，并测量产生的补偿电流。他们发现，补偿电流值是孔底氧化物厚度以及孔直径的一个良好指示。
发明内容
本发明某些方面的一个目的，是提供改进的方法和系统用以监测接触开口的制作。
本发明的优选实施例中，在半导体晶片上形成一个测试图案用于监测接触开口的制作。测试图案中包含一个接触开口(孔和/或沟槽)阵列，其尺寸和其他特性类似于在晶片上制造微电子器件时所用的接触孔和接触通路。可取地，测试图案位于晶片的非功能区域，诸如位于切割线上。任选地，可以在晶片的不同位置上形成多个此类测试图案，包括或是相同类型和大小的开口，或是不同类型和大小的开口。
象制作正式功能孔和/或沟槽时一样，以相同的工艺在晶片内蚀刻测试图案的开口。当确信蚀刻完成时，使一个电子束指向测试图案检查晶片，并测量产生的试样电流。将试样电流值与期望的开口大小和使用的工艺参数上能够预定的校准基准值进行比较。相对校准基准测量到有电流偏差时表明，没有正常地蚀刻接触孔，从而可采取校正措施。可取地，试样电流的测量是在晶片上去除蚀刻工艺时需用的光致抗蚀剂掩膜之前进行的。因此，如果试样电流指出开口不够深或不够大，可继续进行蚀刻工艺，直至达到正确的接触孔大小。
使用具有多个开口的增广的测试图案时，有可能应用分辨率相对低的简单的电子束源来实现本发明，而不需要本技术领域内已知的在接触孔监测系统中应用的那样大型和高分辨率的SEM。于是，实际上可以将实现本发明的测试探头与同一箱室或邻接箱室内的蚀刻器组合起来，因此能快速和方便地共同进行接触孔的蚀刻和测试。而不必将晶片移出到周围空气中。本发明的某些优选实施例中，孔的蚀刻箱和监控测试箱做成一个设备集合内的两个工位。这样地使接触孔度量与实际制作步骤综合起来，能缩短质量控制反馈环路，因此当发生工艺缺陷时可较迅速地检知和校正，从而减少产量的损失。
所以，按照本发明的优选实施例，提供出一种生产测试方法，包括：
接受一个包括有半导体衬底且衬底上形成有非导电层的晶片，随后蚀刻出穿过非导电层直至衬底的接触开口，接触开口中包括一个接触开口阵列，它布置在晶片上测试区域中的预定测试图案内；
指引一个电子束射击测试区域；
测量对电子束起反应而流过衬底的试样电流；以及
分析试样电流，借以估计接触开口的尺度。
通常，接触开口包括接触孔、接触通路或接触沟槽。
可选地，测量二次电子信号并连同试样电流一起进行分析。
最好，测试图案的尺寸至少10×10μm，包括至少100个接触开口。最可取的做法是引导电子束时使之聚焦，使面积大致等于测试图案大小。
优选实施例中，接受晶片时包括收受下在非导电层上叠置有光致抗蚀剂层的晶片，该光致抗蚀剂层在蚀刻接触开口时一直应用到，并且在测量试样电流(包括用电子束射击测试区域以确定试样电流)之后，才去除光致抗蚀剂层。如果试样电流指出，接触开口的尺寸低于预定界限。则在保持光致抗蚀剂层下可对非导电层进一步蚀刻，能可取地增大接触开口尺度。
通常，至少某些接触开口不包括在属于晶片上多个微电子电路的阵列中，这里，这些电路由一些切割线分隔开，而测试区域最好位于划割线之一上。
可取地，测试区域是晶片不同位置上多个此类测试区域之一，并在引导电子束时至少定位好电子束和晶片之一，以便电子束依次射击至少两个测试区域中的每一个。
优选实施例中，引导电子束时包括在预充电时期使电子束工作以预充电测试区域，然后在预充电时期之后的测试时期内使电子束工作，同时测量试样电流。最好，预充电时期使电子束工作时对测试区域表面施加负电荷。并在测试时期电子束工作时将电子束电流设定得足够低，以便工作在稳定情况下进行稳定的测量，同时设定电子束能量，以便接触开口底部与介质材料之间增强反差。
再一个优选实施例中，测量试样电流中包括使一个导电接触垫固定接触到邻近测试区域的晶片上，测量流过接触垫的电流。另一个实施例中，引导电子束时包括形成脉冲式电子束射击测试区域，并在测量试样电流时包括测量经电容耦合至晶片上的电流。
最好，分析试样中电流时包括对接触开口中深度和宽度中的至少一个量值进行估计。
优选实施例中，分析试样电流时包括检测接触开口内的残渣，并且方法中还包括用电子束射击晶片以去除残渣。
按照本发明的优选实施例，还提供一种生产微电子器件的方法，包括：
在穿过晶片上非导电层直至该非导电层上形成的半导体衬底间，蚀刻出诸接触开口，接触开口包括一个接触开口阵列，它布置在晶片测试区域上的预定测试图案内；
指引一个电子束射击测试区域；
测量出对电子束起反应而流过衬底的试样电流；以及
分析试样电流，借以估计接触开口的尺度。
按照本发明的优选实施例，附加地提供晶片的生产测试装置，晶片上包括半导体衬底及形成在衬底上的非导电层。随后蚀刻出穿过非导电层直至衬底的接触开口，装置内包括有：
电子束源，适应于指引电子束射击晶片上的测试区域，测试区域中包括有按预定测试图案布置的接触开口阵列；
电流测量装置，连接来测量对电子束起反应而流过衬底的试样电流；以及
控制器，根据测量的试样电流适应于估计接触开口的尺度。
可选地，还可连接一个二次电子检测器，以测量在电子束射击下的晶片上发射出的电子给出的信号。
按照本发明的优选实施例，还提供半导体晶片，它包括：
半导体衬底；以及
形成在衬底上的非导电层，并有着多个蚀刻出的穿过非导电层直至衬底的接触开口，接触开口中包括有在晶片测试区域内按预定测试图案布置的接触开口阵列。
按照本发明的优选实施例，并又提供一个设备集合用于生产微电子器件，包括：
蚀刻工位，适应对包括有半导体衬底以及在衬底上形成有非导电层的晶片进行蚀刻，以便制作出穿过非导电层直至衬底的接触开口，接触开口中包括有在晶片预定测试区域内按预定测试图案布置的接触开口阵列；
测试工位，包括：
电子束源，适应于指引电子束射击晶片上的测试区域；以及
电流测量装置，连接来测量对电子束起反应而流过衬底的试样电流；以及
控制器，适应于根据测量的试样电流估计接触开口的尺度，并根据估计的尺度调整蚀刻工序的工作参数。
可取地，工序中包括一个机器人，适应于在晶片保持于真空下将晶片从蚀刻工序输送到测试工序上。
更可取地，控制器是自适应的，如果试样电流指出，接触开口的尺度低于预定界限值，便将晶片返送到蚀刻工位上进一步蚀刻非导电层，以便增大接触开口尺度。
附图说明
从下面结合附图对优选实施例的详细说明中，将更充分地理解本发明，附图中：
图1A是按照本发明优选实施例其上面形成有测试图案的半导体晶片的概略顶视图；
图1B是沿图1A上测试图案的1B-1B线的概图剖面图；
图2A-2F是半导体晶片上一个区域的概略剖面示例，示明在不同工艺条件下晶片内蚀刻出的接触孔情况；
图3是按照本发明优选实施例的方框图，概略示明用于测试接触孔制作的装置；
图4是按照本发明优选实施例的设备集合概略顶视图，其中包括接触孔测试部分；以及
图5是按照本发明优选实施例的流程图，概略示明接触孔制作和测试的方法。
具体实施方式
现在，参考图1A和1B，按照本发明的优选实施例，它们概略示明半导体晶片20以及在其上面形成的测试图案22的细节。图1A是晶片的顶视图，在插图上示出放大的测试图案。图1B是沿图1A上1B-1B线的测试图案断面放大图。图1A上尽管只示明单个测试图案，但也可以在晶片20表面上分布多个测试图案。最好，各测试图案位于晶片20上相邻小片之间的划割线处，以使得晶片上有用空间的损失最小。
可取地，测试图案22中包含接触孔阵列26。通常，接触孔设计成直径大约100nm，相互之间间隔大致0.5μm至1μm。整个测试图案通常包罗至少10×10μm面积，最好包罗约30×30μm面积。接触孔和测试图案的尺度和间隔虽由上述数字例子来示明，但是，其他的尺度和间隔也是可以的。所说明的接触孔26其制作的尺度和方法是十分紧密地依照晶片20上实用接触孔制作的尺度和方法的。虽然，图中示明的全部接触孔26有相同的尺度，但需要时也可以在晶片20上同一测试图案位置或不同的位置处采用不一样尺寸和形状的接触孔。测试图案中最好包含大数目的接触孔，最可取的是至少100个接触孔。以便如下所述地测试晶片20时能给出大的试样电流。测试图案中也可以包括其他类型的接触开口(未示出)，诸如沟槽和通路。
典型应用中，非导电氧化物层30形成在硅衬底层28上，光致抗蚀剂32沉积于氧化物层上。预定要测试的测试图案22上接触孔26的材料沉积、平板照相印刷和蚀刻，完全象测试图案22所在晶片上的功能电路制作工艺一样。在接触孔26内，衬底层28暴露的程度与它在晶片功能区域内接触孔蚀刻给出的暴露程度相同。对电子束射击测试图案22时产生的试样电流的测量，可指明在接触孔内暴露的衬底层28的暴露程度。为便于这种测量，可以在测试图案22之下的晶片20底侧形成导电接触垫33。下面的图3至图5示明测量试样电流时采用的装置和方法，其说明将参考这里的图例。
图2A-2F是半导体晶片一个区域内概略的剖面示例，示明在不同工艺条件下形成的接触孔26。这些图上示明的各个实例中，表示接触孔26对衬底层28提供出相同的区域34接触。区域34处包含有TiSi2以增强导电性。区域34通常为门电路结构的一部分，由本技术领域内已知的方法形成在衬底层28内。氧化物层30包含的材料通常诸如是不掺杂的硅玻璃(USG)或硼磷硅玻璃(BPSG)或低介电常数k的介质，并在硅衬底与玻璃之间可能加入Si3N4。然而，这些图上所示的结构只是通过例子给出，实际接触孔26也可以类同地制作在其他结构曲或其他结构旁。
图2A示出一种完善的蚀刻，其贯通孔也即接触孔干净地按照需要暴露出衬底层28。这些图例中的其余各图示出了有各种工艺缺陷的状态。图2B中，接触孔26蚀刻得不够，问题通常在于例如是蚀刻过程上或是氧化物层30的均匀性上。结果，在接触孔26内暴露的衬底层28其面积小于应有面积。此种场合下，当接触孔26区域内被电子束射击时，产生的试样电流将小于图2A场合下产生的基准电流。当接触孔内填充金属以使得能与衬底层28电接触时，接触电阻会高于应有值。
图2C中，其蚀刻处理过强或者持续时间过长，导致过分蚀刻出接触孔26。此种场合下，试样电流通常大于图2A场合的值。蚀刻过分对区域34和其他结构会造成有害影响，还可能导致杂质沉积在接触孔26底部。
图2D上示明蚀刻严重不足的情况，这里，接触孔26停止于贯通衬底层28之前，这通常是由于某种重大的工艺缺陷造成的。对于此类封闭的接触孔，测量得的试样电流将很小，而在孔中填充金属时接触电阻会很大。
最后，图2E中，虽然接触孔26的蚀刻正常，但在孔的度部沉积有诸如光致抗蚀剂聚合物残渣。这种杂质通常造成测量得的试样电流减小。如果不去除残渣，接触孔26填充金属时接触电阻会较高。
图3是按照本发明优选实施例的方框图，概略示明接触孔检查工位40的组成。工位40中包含箱室42，它包括有检查期间在其上面放置晶片20的活动平台44。电子枪46的电子束指向晶片20，同时由电流计48测量晶片中产生的试样电流。电流计与晶片20底侧间实现电连接，同衬底层28发生电接触，也可以借助导电接触垫33实现电接触。电子枪46产生的电子束其直径大约等于测试图案22的宽度，也即如上面所指出，通常约为10-30μm。电子枪的电子能量最好是可变的，最可取的是在大约500至5000eV之间，以便包罗晶片20中材料充电的正负充电范围。(正充电范围指这样的电子能量领域，来自表面层的二次电子和反向散射电子的总量大于一次电子束电流，而负充电范围指这样的电子能量领域，上述电子总量小于一次电子束电流。这类现象是本技术领域内周知的，说明于上述的Yacobi等人的书籍38-39页。)应用于本目的的合适电子枪例如有Omicron NanoTechnology GmbH(德国Taunussfeix)生产的小束点电子源。比之在通常的SEM系统中使用的高分辨率电子束装置，这种电子枪体积明显较小并且不贵。
活动平台44定位晶片20，使测试图案22正确地位于电子枪46的电子束下。在给定测试图案和电子束的大特性尺寸(30μm)下。大约±5μm的定位分辨率一般已足够。为了简便和节省空间，活动平台44最好包含R-Q(半径/角度)平台。另外地或者附加地，平台可提供X-Y平移，或是电子枪46能在晶片20上平移，又或者电子枪本身可以偏斜。当晶片20中多个位置上有测试图案时，平台44可这样定位晶片(或者电子枪可平移或其电子束能偏斜)，以使得电子束依次地射击这些测试图案中的某一些。在每个测试图案位置上测量试样电流，以便确保整个晶片上保持接触孔的均匀性。附加地和另外地，如果晶片上有不同测试图案设计于测试不同尺寸和形状的接触开口，则最好对每种测试图案类型都测量试样电流。可选地，如本技术领域内所已知，可应用二次电子检测器49同时测量自晶片20上发射的二次电子电流。
电子枪46和平台44的定位和运行由主控制器50通过电子枪控制单元52和平台控制单元54进行控制。通常，基于低分辨率光学显微镜的预校准单元(OM/PAL)56由主控制器50应用来通过OM/PAL控制单元58移动晶片上的测试图案，用于定位和校准目的。用于此种目的的、合适的显微镜例如已由Optem公司(Fairport，纽约)制作出。工作期间，由真空泵60保持箱室42内的真空度，它也由主控制器50通过真空泵控制单元62进行控制和监测。主控制器50经由机器人控制单元66与机器人64通信。如后面图4中所示，机器人64可取地应用于在设备集合中的其他工位之间进出地输送晶片。
在定位好平台44和启动电子枪46射击测试图案22后，主控制器50接收由电流计48测量的试样电流。它将该测量的电流与期望的接触孔尺寸、材料、蚀刻条件和其他适用的工艺参数下确立的基准电流进行比较。如果主控制器确定，测量的电流超出预定的基准值容器范围，则可取地中断制作过程，并通过用户工作站68通知系统操作人员。操作人员对测试结果进行估计。然后实施可能怎样地必需的校正措施。如果接触孔蚀刻得不够(例如2B或2D中所示)，则该措施应进一步实施蚀刻，或者如果有聚合物残渣沉积在接触孔底部(图2E)，则措施应是去除残渣。后一种情况下，有可能应用电子枪46以高密度电子束进行射击来去除聚合物膜。因此，工位40可用于工艺校正及缺陷检测。
图4是按照本发明优选实施例的设备集合70的概略顶视图。其中，整合有测试工位40。该整合可采用由小尺寸和简易式部件构成工位40，特别是用小尺寸和简易式的电子枪46来实现。如上面所指出，这样地在晶片20上利用测试图案22进行接触孔评估，可以使用小而简单的电子枪。不同于当前技术中本技术领域内已知的接触孔评估方法，诸如HAR成像法。它只是在单个接触孔上各别地实施评估。在SEM中使用的大而复杂的电子束系统一般地不适合于整合进设备集合中。
图4上画出的实施例中，机器人64接受的晶片20已经在氧化物层30上沉积了光致抗蚀剂32，以及已经受到平版照相印刷的曝光而形成有包括测试图案22的电路特征。由于设备集合70的内部是抽真空的，所以机器人64能够在箱室之间输送晶片而不使晶片暴露到周围空气中。通常，首先在清洁工位72上清洁晶片，然后将晶片插入蚀刻工位74。这个阶段中，可取地借助等离子蚀刻工艺形成穿过氧化物层30的接触孔26。前面这些步骤都是本技术领域内已知的，说明于此只是为了示例。设备集合70内也可采用其他方式的工位安排。
晶片20上蚀刻出接触孔26后，将晶片输送到测试工位40上。这时，晶片上(除蚀刻的接触孔之外)仍然覆盖着曝光的光致抗蚀剂层。在工位40上，测量来自晶片20的试样电流，由主控制器50如上面所述地评估测量结果。如果试样电流处在可应用基准值的预定容差范围内。则晶片上的接触孔可认为能够接受。于是，机器人64将晶片20移送入等离子抛光工位78，用以去除余留的光致抗蚀剂。如果需要，在去抛光阶段之后可进入箱室40内重又进行接触孔测试。另一方面，如果在测试工位40上测量得的试样电流过小，则指明接触孔蚀刻得不够，可指令机器人64将晶片返回到蚀刻工位74作进一步蚀刻，随后在工位40上再进行测试。
图5是按照本发明优选实施例的流程图。概略示明接触孔测试的方法。如上面所述，首先在蚀刻步骤80上蚀刻晶片20以制作接触孔26，然后在输送步骤82中将晶片输送到测试工位40上的箱室42内。在定位步骤84上，操作平台44使测试图案22定位于电子枪46的电子束下。
来自图案22的试样电流最好在稳定状态下实施测量。为此，在预定电步骤86上，借助电子枪46的电子束首先预充电测试图案22的区域，可取地，通过操作电子枪使其能量在负充电范围内而对晶片表面进行预先的负充电(也就是，来自晶片的反向散射电子和二次电子的总量小于一次电子束电流)。如上面所指出，对可光致抗蚀剂来说，在所有的电子束能量值下这种负充电条件通常都可以满足。对于SiO2，较高的电子束能量(最好在2keV之上)才能用以给出负充电。晶片表面的预先负充电可使接触孔26起到法拉第杯的作用，因而电子从接触孔中向外逸出比较少。
预充电步骤之后，在电流测量步骤88上，在启动电子枪的同时测量试样电流。步骤88上应用的电子束能量和强度与步骤86上预充电晶片时能应用的量值可以相同或是不同。最好，为了测量的稳定起见，步骤88上应用的电子束电流小于预充电晶片时应用的电子束电流。附加地或另外地，为了在良好的、贯通的接触孔与封闭的接触孔或即欠蚀刻的接触孔之间显出优化的反差，将步骤88上的电子束能量设定于衬底层28的正充电范围内。这种能量选择可以在衬底层28与介质材料之间给出优化的试样电流反差，从而增大对于接触孔底部上残余介质材料的敏感度。如果在衬底层与地之间没有良好的欧姆接触(例如，由于与晶片的电接触性能不良)，则可以使电子束为脉冲式。并通过电容耦合来测量试样电流。上面任一种场合下，试样电流大致与接触孔尺寸成正比。当到达一定程度时，也即未蚀刻的介质材料或介质残渣覆盖住接触孔内的衬底层28时，这种正比例将减退。可选地，可以采用多种不同的电子束能量来测试屈服曲线上多个不同点处的试样电流。如上面所指出，又有一种可选方案，还可以应用二次电子检测器49来测量二次电子总量。以提供出附加信息对试样电流测量给予补充。
测量试样电流后，在电流比较步骤90上，控制器50确认对于该测试图案的测量值是否在基准电流的规定范围内。最好，应用合适的校准处置预先确定基准电流值，存储在主控制器的存储器内。如上面所指出，可接受电流范围特别地取决于接触孔尺寸、晶片各层的构成及其他工艺参数。如果电流在规定的范围之内，则在程序检测步骤92上，主控制器50检验其测试程序以确定在该晶片上是否还有图案要测试。如果还有，则主控制器选择下一个区域，随之在步骤84上重新定位晶片位置。而后，重复步骤86-90。
如果在步骤90上发现，测量的试样电流超出规定范围之外，则在缺陷通知步骤94上主控制器50告知工作站68有偏差存在。如上面所指出，系统70的操作人员从而可采取校正措施。例如，校正措施可以包括进一步蚀刻晶片20，进行诊断测试以确定问题的根源和性质，和/或调整工艺参数使得在以后的晶片上可正确地蚀刻接触孔。如上面所指出，如果在接触孔底部发现聚合物膜，可以使用电子枪46去除聚合物膜。
虽然，上面叙述的优选实施例具体地指向接触孔监测。但本发明的原理也可以应用于其他质量控制任务，诸如半导体晶片制造过程中的其他特征尺度(特别是关键尺度)的测量和监控。本发明的方法可给出此类特征尺度的宽度值指示，以及构成特征尺度的各层之厚度值指示。这样的方法不仅适应于如上面实施例中所述在沉积金属材料之前应用，而且可应用于在沉积金属材料之后检查接触情况、连接情况和金属线路的断开、短路及其他缺陷。
这里应理解到，上面说明的优选实施例是通过例子来讲述的，而本发明并不限制于上面具体地示明和叙述的那些内容。实际上，本发明的范畴包括上面讲述的各种特性的组合以及部分组合上，并且本技术领域内的熟练人员在阅读前面的说明后可能做出对此的变更和修改，而它们都是在先有技术中未公开过的，均属本发明的范畴。

Claims (46)

1.一种生产测试图的方法，包括：
接受一个晶片，该晶片包含有半导体衬底以及在衬底上形成的非导电层，随后蚀刻出穿过非导电层直至衬底的接触开口，接触开口中包含有在晶片测试区域内预定的测试图案中布置的接触开口阵列；
指引一个电子束射击测试区域；
测量出对电子束起反应而流过衬底的试样电流；以及
分析试样电流大小，以估计接触开口的尺度。
2.权利要求1的方法，其中，接触开口包括接触孔。
3.权利要求1的方法，其中，接触开口包括接触沟槽。
4.权利要求1的方法，其中，测试图案的尺寸至少10×10μm。
5.权利要求4的方法，其中，测试图案中至少包含100个接触开口。
6.权利要求4的方法，其中，对电子束的引导中包括将电子束聚焦到面积大致等于测试图案的尺寸。
7.权利要求1的方法，其中，接受晶片时包括接受在非导电层上叠置有光致抗蚀剂层的晶片，该光致抗蚀剂层已在用于蚀刻接触开口，又其中，在去除光致抗蚀剂层之前，用电子束射击测试区域借以测量试样电流时包括确定试样电流值。
8.权利要求7的方法，包括：如果试样电流指出，接触开口的尺度在预定界限之下，则利用光致抗蚀剂层进一步蚀刻非导电层，以增大接触开口的尺度。
9.权利要求1的方法，其中，至少某些接触开口不包括在属于晶片上多个微电子电路的阵列中，这里，这些电路由划割线分隔开，而测试区域位于划割线之一上。
10.权利要求1的方法，其中，测试区域是晶片上不同位置中多个此类测试区域之一，又其中，导引电子束时包括对电子束和晶片中的至少一个进行定位，以便电子束依次地射击至少两个测试区域中的每一个。
11.权利要求1的方法，其中，导引电子束时包括在预充电期间运用电子束对测试区域进行预充电，然后在预充电时期之后的测试期间也使电子束工作，同时测量试样电流。
12.权利要求11的方法，其中，在预充电期间运用电子束时包括对测试区域表面施加负电荷。
13.权利要求12的方法，其中，在测试期间运用电子束时包括在衬底的正充电范围内设定电子束的能量。
14.权利要求1的方法，其中，测量试样电流时包括对邻近测试区域、固定在晶片上的导电接触垫进行接触，测量流过接触垫的电流。
15.权利要求1的方法，其中，导引电子束时包括使电子束成脉冲式地射击测试区域。又其中，测量试样电流时包括对晶片进行电容耦合来测量试样电流。
16.权利要求1的方法，其中，分析试样电流时包括估计接触开口之深度和宽度中的至少一个量值。
17.权利要求1的方法，还包括测量对电子束起反应而自衬底上发射出的二次电子电流，连同试样电流一起对二次电子电流进行分析。
18.权利要求1的方法，其中，分析试样电流时包括检测接触开口内的残渣。并包括用电子束射击晶片以去除残渣。
19.一种生产微电子器件的方法，包括：
蚀刻出接触开口，它们穿过晶片上的非导电层直至非导电层上形成的半导体衬底，接触开口中包含有在晶片上测试区域内预定测试图案中布置的接触开口阵列；
指引一个电子束射击测试区域；
测量对电子束起反应而流过衬底的试样电流；以及
分析试样电流大小以估计接触开口的尺度。
20.一种用于晶片的生产测试的设备，该晶片中包含半导体衬底以及在衬底上形成的非导电层，并随后要蚀刻出穿过非导电层直至衬底的接触开口，该设备包括：
电子束源，适应于引导电子束射击晶片上的测试区域，测试区域中包含有布置在预定测试图案内的接触开口阵列；
电流测量装置，连接来测量对电子束起反应而流过衬底的试样电流；以及
控制器，适应于对测量的试样电流起响应以估计接触开口的尺度。
21.权利要求20的设备，其中，接触开口包括接触孔。
22.权利要求20的设备，其中，接触开口包括接触沟槽。
23.权利要求20的设备，其中，测试图案的尺寸至少10×10μm。
24.权利要求23的设备，其中，测试图案中至少包含100个接触开口。
25.权利要求23的设备，其中，电子束源适应于电子束被聚焦，其面积大致等于测试图案的尺寸。
26.权利要求20的设备，其中，电流测量装置适应于在晶片的非导电层及重叠的光致抗蚀剂层从晶片上去除之前，当电子束射击光致抗蚀剂层时测量试样电流，该光致抗蚀剂层在蚀刻接触开口期间是一直要应用的。
27.权利要求20的设备，其中，测试区域是晶片不同位置上多个此类测试区域之一，在设备中包括定位平台，它适应于对电子枪源和晶片中的至少一个进行定位，以便电子束依次射击至少两个测试区域中的每一个。
28.权利要求20的设备，其中，电子束源适应于在预定电期间运用第一种电子束能量使测试区域预充电，然后在预充电期间之后的测试期间运用第二种电子束能量，同时由电流测量装置测量试样电流。
29.权利要求28的设备，其中，在预充电期间电子束对测试区域的表面施加负电荷。
30.权利要求29的设备，其中，在衬底的正充电范围内选用第二种电子束能量。
31.权利要求20的设备，其中，电流测量装置连接来与邻近测试区域、固定在晶片上的导电接触垫接触，以测量流过接触垫的电流。
32.权利要求20的设备，其中，电子束源包含脉冲式电子束源，又其中，电流测量装置通过对晶片的电容耦合测量试样电流。
33.权利要求20的设备，其中，控制器适应于根据测量的试样电流估计接触开口之深度和宽度中的至少一个量值。
34.权利要求20的设备，还包含二次电子检测器，适应于测量对电子束起反应而从衬底上发射出的二次电子电流，又其中，控制器还适应于连同试样电流一起分析二次电子电流。
35.权利要求20的设备，其中，控制器还适应于根据试样电流检测接触开口内的残渣，又其中，电子束源适应于用电子束射击晶片以去除残渣。
36.一种半导体晶片，包括：
半导体衬底；以及
在衬底上形成的非导电层，上面有穿透它直至衬底的、蚀刻出的多个接触开口，接触开口中包含有在晶片测试区域内预定测试图案中布置的接触开口阵列。
37.权利要求36的晶片，其中，至少某些接触开口不包括在属于晶片上多个微电子电路的阵列中，这里，这些电路由划割线分隔开，而测试区域位于划割线之一上。
38.权利要求36的晶片，其中，接触开口包括接触孔。
39.权利要求36的晶片，其中，接触开口包括接触沟槽。
40.权利要求36的晶片，其中，测试图案的尺寸至少10×10μm。
41.权利要求36的晶片，其中，测试图案中至少包含100个接触开口。
42.权利要求36的晶片，还包含邻近测试区域、固定在衬底上的导电接触垫，以接收在晶片中产生的试样电流。
43.一种用于生产微电子器件的设备集合，包括：
蚀刻工位，适应于对包括有半导体衬底并在衬底上形成有非导电层的晶片进行蚀刻，以便制作穿过非导电层直至衬底的接触开口，接触开口中包括有在晶片的预定测试区域内预定测试图案中布置的接触开口阵列；
测试工位，包括：
电子束源，适应于引导电子束射击晶片上的测试区域；以及
电流测量装置，连接来测量对电子束起反应而流过衬底的试样电流；以及
控制器，适应于根据测量的试样电流估计接触开口的尺度，并对估计的尺度起响应调整蚀刻工序的运行参数。
44.权利要求43的设备集合，并包含一个机器人，适应于在晶片保持于真空状态下将晶片从蚀刻工序输送到测试工序上。
45.权利要求43的设备集合，其中，如果试样电流指出，接触开口的尺度在预定的界限之下，则控制器适应于使晶片返回到蚀刻工位上以进一步蚀刻非导电层，从而增大接触开口的尺度。
46.权利要求43的设备集合，其中，控制器还适应于根据试样电流检测接触开口内的残渣，又其中，电子束源适应于用电子束射击晶片以去除残渣。
CNB038031965A 2002-02-04 2003-02-04 接触孔生产的监测 Expired - Fee Related CN100561699C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35436102P 2002-02-04 2002-02-04
US60/354,361 2002-02-04

Publications (2)

Publication Number Publication Date
CN1628380A true CN1628380A (zh) 2005-06-15
CN100561699C CN100561699C (zh) 2009-11-18

Family

ID=27734360

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB038031965A Expired - Fee Related CN100561699C (zh) 2002-02-04 2003-02-04 接触孔生产的监测

Country Status (6)

Country Link
US (1) US7078690B2 (zh)
JP (1) JP4601295B2 (zh)
KR (1) KR101013346B1 (zh)
CN (1) CN100561699C (zh)
AU (1) AU2003215060A1 (zh)
WO (1) WO2003067653A2 (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459087C (zh) * 2006-07-21 2009-02-04 中芯国际集成电路制造(上海)有限公司 确定半导体特征的方法和用于制造集成电路的方法
CN103165486A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN104217974A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN104217974B (zh) * 2014-09-02 2017-01-04 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN106415792A (zh) * 2014-06-23 2017-02-15 应用材料公司 用于感应监测导电沟槽深度的基板特征
CN107810448A (zh) * 2015-07-02 2018-03-16 应用材料公司 使用时间偏移曝光的非均匀图案校正
CN112233993A (zh) * 2020-09-24 2021-01-15 上海华力集成电路制造有限公司 检测晶圆通孔缺陷的方法及装置
CN114664686A (zh) * 2020-12-23 2022-06-24 长鑫存储技术有限公司 制程监测方法及制程监测系统

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2826730B1 (fr) * 2001-06-29 2003-09-05 Commissariat Energie Atomique Procede de charge d'une structure comportant un corps isolant
US7038224B2 (en) 2002-07-30 2006-05-02 Applied Materials, Israel, Ltd. Contact opening metrology
US7473911B2 (en) 2002-07-30 2009-01-06 Applied Materials, Israel, Ltd. Specimen current mapper
WO2005017997A1 (en) 2003-08-01 2005-02-24 Applied Materials Israel, Ltd. Charged particle beam inspection
US8000837B2 (en) 2004-10-05 2011-08-16 J&L Group International, Llc Programmable load forming system, components thereof, and methods of use
KR100620726B1 (ko) 2004-12-29 2006-09-13 동부일렉트로닉스 주식회사 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치
US7999353B1 (en) 2005-04-26 2011-08-16 Northwestern University Mesoscale pyramids, hole arrays and methods of preparation
DE102005041283B4 (de) 2005-08-31 2017-12-14 Globalfoundries Inc. Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
WO2007037013A1 (ja) * 2005-09-29 2007-04-05 Topcon Corporation 半導体分析装置
CN101273447B (zh) * 2005-09-29 2010-06-16 株式会社拓普康 半导体分析装置
TWI334933B (en) 2006-04-03 2010-12-21 Cebt Co Ltd Hole inspection apparatus and hole inspection method using the same
US7525325B1 (en) * 2006-12-18 2009-04-28 Sandia Corporation System and method for floating-substrate passive voltage contrast
WO2008156780A1 (en) * 2007-06-21 2008-12-24 Actimis Pharmaceuticals, Inc. Particulates of a crth2 antagonist
CN102898380A (zh) * 2007-06-21 2013-01-30 艾克提麦斯医药品有限公司 一种crth2 拮抗剂的胺盐
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
US9304160B1 (en) * 2012-05-08 2016-04-05 Kla-Tencor Corporation Defect inspection apparatus, system, and method
TWI494537B (zh) * 2013-01-23 2015-08-01 Hitachi High Tech Corp A pattern measuring method, a device condition setting method of a charged particle beam device, and a charged particle beam device
US9257260B2 (en) * 2013-04-27 2016-02-09 Kla-Tencor Corporation Method and system for adaptively scanning a sample during electron beam inspection
KR20170031806A (ko) * 2015-08-13 2017-03-22 한국기계연구원 전자빔을 이용한 인쇄회로기판의 검사장치 및 방법
CN114743893B (zh) * 2022-06-13 2022-09-16 绍兴中芯集成电路制造股份有限公司 导电插塞的深度的监控方法、检测结构

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578279A (en) * 1981-05-26 1986-03-25 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets
US5766360A (en) * 1992-03-27 1998-06-16 Kabushiki Kaisha Toshiba Substrate processing apparatus and substrate processing method
US5637186A (en) * 1995-11-22 1997-06-10 United Microelectronics Corporation Method and monitor testsite pattern for measuring critical dimension openings
US5736863A (en) * 1996-06-19 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures
JP2985826B2 (ja) * 1997-04-09 1999-12-06 日本電気株式会社 位置検出装置および方法
KR100236716B1 (ko) * 1997-07-25 2000-01-15 윤종용 반도체장치의 제조방법
US6235634B1 (en) * 1997-10-08 2001-05-22 Applied Komatsu Technology, Inc. Modular substrate processing system
JP3175765B2 (ja) * 1998-12-08 2001-06-11 日本電気株式会社 半導体ウエハーの検査方法
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
EP1328971A2 (en) * 2000-04-18 2003-07-23 KLA-Tencor Corporation Improved test structures and methods for inspecting and utilizing the same
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
JP3732738B2 (ja) 2000-12-08 2006-01-11 ファブソリューション株式会社 半導体デバイス検査装置
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100459087C (zh) * 2006-07-21 2009-02-04 中芯国际集成电路制造(上海)有限公司 确定半导体特征的方法和用于制造集成电路的方法
CN103165486A (zh) * 2011-12-08 2013-06-19 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN103165486B (zh) * 2011-12-08 2015-09-02 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
CN106415792A (zh) * 2014-06-23 2017-02-15 应用材料公司 用于感应监测导电沟槽深度的基板特征
CN106415792B (zh) * 2014-06-23 2019-11-01 应用材料公司 用于感应监测导电沟槽深度的基板特征
CN104217974A (zh) * 2014-09-02 2014-12-17 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN104217974B (zh) * 2014-09-02 2017-01-04 上海华力微电子有限公司 高深宽比沟槽刻蚀残留缺陷的检测方法
CN107810448A (zh) * 2015-07-02 2018-03-16 应用材料公司 使用时间偏移曝光的非均匀图案校正
CN112233993A (zh) * 2020-09-24 2021-01-15 上海华力集成电路制造有限公司 检测晶圆通孔缺陷的方法及装置
CN114664686A (zh) * 2020-12-23 2022-06-24 长鑫存储技术有限公司 制程监测方法及制程监测系统

Also Published As

Publication number Publication date
JP4601295B2 (ja) 2010-12-22
KR101013346B1 (ko) 2011-02-10
CN100561699C (zh) 2009-11-18
US7078690B2 (en) 2006-07-18
AU2003215060A1 (en) 2003-09-02
AU2003215060A8 (en) 2003-09-02
WO2003067653A2 (en) 2003-08-14
JP2006505114A (ja) 2006-02-09
WO2003067653A3 (en) 2004-01-22
US20030146381A1 (en) 2003-08-07
KR20050018638A (ko) 2005-02-23

Similar Documents

Publication Publication Date Title
CN1628380A (zh) 接触孔生产的监测
US7476875B2 (en) Contact opening metrology
EP0066086B1 (en) Manufacture of laminated electronic substrates involving electrical inspection
US4578279A (en) Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets
JP3973372B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
US7019294B2 (en) Inspection method and apparatus using charged particle beam
US8674317B2 (en) Sample surface inspection apparatus and method
EP1746386A2 (en) Method of measuring three-dimensional surface roughness of a structure
US20050218325A1 (en) Inspection method and inspection system using charged particle beam
CN1833174A (zh) 高电流电子束检测
JP2000314710A (ja) 回路パターンの検査方法及び検査装置
US7473911B2 (en) Specimen current mapper
CN101405836B (zh) 半导体器件制造方法
KR101025372B1 (ko) 기판 검사 방법, 기판 검사 장치 및 기억 매체
US20040069945A1 (en) Method for measuring an electrical charge of a photoresist layer
JP3875930B2 (ja) 電子線装置及びそれを用いたデバイス製造方法
JP2002072456A (ja) レチクルリペア方法、それにより得られたレチクル及びレチクルリペア装置
US20090206253A1 (en) Substrate inspection method, substrate inspection apparatus and storage medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091118

Termination date: 20140204