CN106415792B - 用于感应监测导电沟槽深度的基板特征 - Google Patents

用于感应监测导电沟槽深度的基板特征 Download PDF

Info

Publication number
CN106415792B
CN106415792B CN201580029870.4A CN201580029870A CN106415792B CN 106415792 B CN106415792 B CN 106415792B CN 201580029870 A CN201580029870 A CN 201580029870A CN 106415792 B CN106415792 B CN 106415792B
Authority
CN
China
Prior art keywords
substrate
conductive
closed
conductive loop
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580029870.4A
Other languages
English (en)
Other versions
CN106415792A (zh
Inventor
W·陆
Z·王
W-C·图
H·G·伊拉瓦尼
B·A·斯伟德克
F·C·雷德克
W·H·麦克林托克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN106415792A publication Critical patent/CN106415792A/zh
Application granted granted Critical
Publication of CN106415792B publication Critical patent/CN106415792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一种用于集成电路的制造的基板具有带有多个导电互连件的层。所述基板包括：半导体主体；设置在所述半导体主体上方的电介质层；导电材料的多个导电线，设置在所述电介质层中的第一沟槽中以提供导电互连件；以及所述导电材料的封闭的导电环路结构，设置在所述电介质层中的第二沟槽中。所述封闭的导电环路不电性连接至导电线中的任一导电线。

Description

用于感应监测导电沟槽深度的基板特征
技术领域
本公开涉及在基板的化学机械抛光期间的感应(inductive)监测。
背景技术
集成电路通常通过导电层、半导电层或绝缘层在硅晶片上的依序的沉积而在基板上形成。多种制造工艺要求对基板上的层平坦化。例如，一个制造步骤涉及在经图案化的绝缘层上沉积导电填料层，以填充绝缘层中的沟槽或孔。填料层接着经抛光，直到所述绝缘层的凸起的图案被暴露为止。在平坦化之后，在绝缘层的凸起图案之间剩余的导电填料层的多个部分形成通孔、插塞和线，所述通孔、插塞和线在基板上的薄膜电路之间提供导电路径。
化学机械抛光(CMP)是一种公认的平坦化方法。此平坦化方法通常要求基板被装配在承载头上。基板的被暴露的表面抵靠旋转的抛光垫而放置。承载头在基板上提供可控制的负载，以将所述基板推靠至抛光垫。抛光液(诸如，具有磨料颗粒的浆料(slurry))供应至抛光垫的表面。
化学机械抛光的一个问题在于确定抛光工艺是否完成，即，基板层是否已平坦化至所期望的平坦度或厚度，或何时已去除期望量的材料。浆料组分、抛光垫条件、抛光垫与基板之间的相对速度、基板层的初始厚度以及基板上负载的变化可能导致材料去除速率的变化。这些变化造成达到抛光终点所需要的时间的变化。因此，仅将抛光终点确定为抛光时间的函数可能导致晶片内不均匀性或晶片间不均匀性。
在一些系统中，在例如通过抛光垫抛光期间，原位地(in-situ)检测基板。一种监测技术用于诱发导电层中的涡电流(eddy current)，并且随着导电层被去除来检测涡电流变化。
发明内容
在一些集成电路制造工艺中，在经图案化的绝缘层已暴露之后，抛光继续，例如，为了减小沟槽中导电线的深度。当沟槽具有目标深度时，可靠地停止基板的抛光将是所期望的。然而，由于沟槽小的线宽度，在导线中诱发涡电流可能是困难的。因此，常规的涡电流监测技术可能不足以可靠地确定沟槽的深度，并因此可能无法可靠地在沟槽具有目标深度时停止抛光。
然而，替代方法将导电环路结合至经抛光的基板中。磁场通过导电环路可在所述环路中诱发电流。相对于生成磁场的电压源，导电环路通常充当阻抗，所述阻抗取决于导电材料的深度。这准许生成取决于沟槽中的导电材料的深度的信号。
一方面，一种对基板进行化学机械抛光的方法包括以下步骤：在制造具有带有多个导电互连件的层的集成电路时，抛光基板的层以提供集成电路的层，其中所述基板的层包括导电线以提供导电互连件。基板的层包括封闭的导电环路，所述封闭的导电环路由沟槽中的导电材料形成。使用感应监测系统监测沟槽中的导电材料的深度，并且生成信号。监测步骤包括：生成间歇地通过所述封闭的导电环路的磁场。从信号中提取随时间进展的值序列，所述值序列表示随时间进展的导电材料的深度。通过从值序列来确定导电材料的深度已达到目标深度来检测抛光终点；或者基于值序列来调整由承载头在层的抛光期间施加至基板的至少一个压力，使得基板上的不同区域相比没有此类调整更接近相同的抛光终点。
另一方面，一种对基板进行化学机械抛光的方法包括以下步骤：在制造具有带有多个导电互连件的层的集成电路时，抛光基板的层以提供集成电路的层。所述基板的层包括导电线以提供导电互连件，并且所述基板的层包括封闭的导电环路，所述封闭的导电环路由沟槽中的导电材料形成。使用感应监测系统来监测沟槽中的导电材料的深度，并且生成信号。监测步骤包括：从芯生成磁场，所述芯具有基本上垂直于所述基板的层而定向的分叉(prong)。磁场间歇地通过所述封闭的导电环路。所述封闭的导电环路的横向尺度约为所述分叉的横向尺度的1至2倍。
另一方面，提供执行这些方法的计算机程序产品或抛光系统。
另一方面，供在集成电路的制造中使用的基板具有带有多个导电互连件的层。所述基板包括：半导体主体；电介质层，设置在所述半导体主体上方；多个导电材料的导电线，设置在所述电介质层中的第一沟槽中以提供导电互连件；以及导电材料的封闭的导电环路结构，设置在所述电介质层中的第二沟槽中。所述封闭的导电环路结构包括穿过导电区域的多个开口，以提供多个电性连接的导电环路。所述封闭的导电环路不电性连接到任何导电线。
另一方面，供在集成电路的制造中使用的基板具有带有多个导电互连件的层。所述基板包括：半导体主体；设置在所述半导体主体上方；导电材料的第一组多个导电线，设置在所述第一电介质层中的第一沟槽中以提供导电互连件中的至少一些；导电材料的第一封闭的导电环路结构，设置在所述第一电介质层中的第二沟槽中；第二电介质层，设置在所述第一电介质层上方；导电材料的第二组多个导电线，设置在所述第二电介质层中的第三沟槽中以提供导电互连件中的至少一些；以及导电材料的第二封闭的导电环路结构，设置在所述第二电介质层中的第四沟槽中，其中所述第二封闭的导电环路结构的宽度大于所述第一封闭的导电环路结构的宽度。
特定实现方式可包括以下优点中的一个或更多个。在沟槽中的导电材料的深度(或导电率)可被感测，所述导电材料例如金属，诸如，铜。在沟槽具有目标深度时，可更可靠地停止抛光，并且可执行对承载头压力的闭环控制以驱动至均匀的金属线厚度和导电度。因此，整个制造工艺可具有改善的良率。
在所附附图和以下描述中陈述了一个或更多个实现方式的细节。通过说明书、附图，并且通过权利要求书，其他方面、特征和优点将是明显的。
附图说明
图1是化学机械抛光站的示意性局部剖面侧视图，所述化学机械抛光站包括感应监测系统。
图2是感应监测系统的多个部分的示意性电路图。
图3是化学机械抛光站的平台的示意性俯视图。
图4A是基板的示意性俯视图。
图4B是基板上的导电环路的示意性透视图。
图5是例如沿图4A的线5得到的基板的示意性剖面图。
图6是具有多个层的基板的示意性剖面图。
图7是多个导电环路结构的示意性俯视图。
图8绘示来自感应监测系统的信号。
图9绘示由感应监测系统生成的值序列。
图10绘示由感应监测系统生成的、针对基板上的两个区域的两个值序列。
图11A-图11E示意性地绘示基板的抛光。
各附图中的相同的参考符号指示相同的元件。
具体实施方式
CMP系统可以使用感应监测系统来检测基板上的沟槽中的导电材料的深度。所述测量可用于在沟槽具有目标深度时停止抛光，或用于实时地调整抛光工艺的处理参数。例如，基板承载头可调整基板背侧上的压力，使得在基板的不同区域中的沟槽在抛光之后具有基本上相同的深度。
图1绘示的化学机械抛光设备的抛光站20的示例。抛光站20包括可旋转盘形平台24，其中抛光垫30位于所述可旋转盘形平台上。平台24可操作以绕轴25旋转。例如，电机22可转动驱动轴28来旋转平台24。抛光垫30可以是具有外层34和较软的背衬层32的两层式抛光垫。
抛光站20可包括供应端口或组合式供应-冲洗臂39，以将抛光液38(诸如，浆料)分配到抛光垫30上。抛光站20可包括具有调节盘的垫调节器设备，以维持抛光垫的条件。
承载头70可操作以固持基板100抵靠抛光垫30。承载头70从支撑结构72(例如，旋转料架或轨道)悬吊，并且所述承载头通过驱动轴74连接至承载头旋转电机76，使得所述承载头可绕轴71旋转。任选地，承载头70可例如在旋转料架或轨道上的滑块上横向地振荡；或通过旋转料架本身的旋转振动。在操作中，绕着平台中心轴25旋转平台，且绕承载头的中心轴71旋转承载头并跨抛光垫30的顶表面横向地平移承载头。在有多个承载头的情况下，每一个承载头70可以具有对其抛光参数的独立控制，例如，每一个承载头可独立地控制施加到每一个相应基板的压力。
承载头70可包括柔性隔膜(flexible membrane)80，所述柔性隔膜80具有用于接触基板100的背侧的基板装配表面以及用于将不同的压力施加到基板100上的不同的区域(例如，不同的径向区域)的可加压腔室(pressurizable chamber)82。所述承载头也可包括用于固持基板的保持环84。在一些实现方式中，保持环84可包括高度导电的部分，例如，所述承载环可包括接触抛光垫的薄的下部塑料部分86和厚的上部导电部分88。在一些实现方式中，所述高度导电的部分是金属，例如，与经抛光的层相同的金属，例如，铜或钴。
凹槽26形成在平台24中，任选地，薄垫区段36可形成在覆盖凹槽26的抛光垫30中。凹槽26和薄垫区段36可经定位使得无论承载头的平移位置如何，在平台旋转的部分期间，凹槽26和薄垫区段36都在基板100的下方通过。假设抛光垫30是两层式垫，则可通过去除背衬层32的部分来构建薄垫区段36。薄垫区段任选地是光学透射的，例如，如果原位(in-situ)光学监测系统被整合到平台24中。
原位监测系统40生成取决于基板10上的导电沟槽的厚度的随时间变化的值序列。具体而言，原位监测系统40可以是感应监测系统。在操作中，抛光站20使用监测系统40以确定何时已将沟槽抛光到目标深度。
感应监测系统40可包括安装在平台中的凹槽26中的感应传感器42。传感器42可以包括至少部分地定位在凹槽26中的磁芯以及绕芯44缠绕的至少一个线圈46。驱动和感测电路48电性连接到线圈46。驱动和感测电路48生成可发送到控制器90的信号。虽然绘示为在平台24外部，但是驱动和感测电路48中的一些或全部可安装在平台24中。旋转式耦合器29可用于将可旋转平台中的部件(例如，线圈46)电性连接至平台外部的部件(例如，驱动和感测电路48)。
芯44可包括两个(见图1)或三个(见图2)从背部52平行地延伸的分叉。仅具有一个分叉(且没有背部)的实现方式也是可能的。
参照图2，电路48将AC(交流)电流施加至线圈46，这在芯44的两个极54a与54b之间生成磁场56。在操作中，磁场56的部分延伸到基板100中。
图2绘示驱动和感测电路48的示例。电路48包括与线圈46并联连接的电容器60。线圈46和电容器60一起可形成LC共振槽(resonant tank)。在操作中，电流生成器62(例如，基于边际振荡器(marginal oscillator)电路的电流生成器)以由线圈46(具有电感L)和电容器60(具有电容C)形成的LC槽电路的共振频率驱动系统。电流生成器62可经设计以将正弦振荡的峰对峰振幅保持在恒定值。具有振幅V0的依赖于时间的电压使用整流器64来整流，并且提供至反馈电路66。反馈电路66确定用于电流生成器62的驱动电流以保持电压V0的振幅恒定。边际振荡器电路和反馈电路进一步在美国专利第4,000,458号和7,112,960号中描述，这些专利通过引用并入本文。
当磁场56通过基板上的导电环路时，磁场56在所述环路中生成电流。这增加了有效阻抗，因此增加了电流生成器62所需的驱动电流以保持电压V0的振幅恒定。有效阻抗的增加程度取决于环路的导电性，所述导电性取决于限定环路的沟槽中的导电材料的深度。简而言之，导电环路的功率耗散与沟槽中导电材料的深度线性相关。因此，由电流生成器62生成的驱动电流提供了对沟槽中的导电材料的深度的测量。
其他配置对于驱动和感测电路48是可能的。例如，分开的驱动和感测线圈可绕芯缠绕，能以恒定的频率驱动所述驱动线圈，并且来自所述感测线圈的电流的振幅或相位(相对于驱动振荡器)可用于信号。
返回到图1，在一些实现方式中，抛光站20包括温度传感器92以监测抛光站中的温度或抛光站的部件/抛光站中的部件的温度。虽然在图1中绘示为经定位以监测抛光垫30和/或垫30上的浆料38的温度，但是温度传感器92可定位在承载头内以测量基板100的温度。温度传感器可与抛光垫或基板100的被暴露的表面直接接触(即，接触式传感器)，或者温度传感器可以是非接触式传感器(例如，红外线传感器)。所监测的(多个)温度可用于调整来自感应监测系统的测量。
在一些实现方式中，抛光设备包括附加的抛光站。例如，抛光设备可以包括两个或三个抛光站。例如，抛光设备可以包括具有涡电流监测系统的第一抛光站以及具有感应监测系统的第二抛光站。
例如，在操作中，可在第一抛光站处执行对基板上的导电层的体块抛光(bulkpolishing)，并且可在阻挡层或经图案化的电介质层被暴露时停止抛光。随后基板被传送到第二抛光站，并且可抛光此基板直到沟槽达到目标深度为止。
图3绘示平台24的俯视图。随着平台24旋转，传感器42在基板100下方扫掠。通过以特定频率对来自电路48的信号取样，电路48以跨基板100的取样区域94的序列生成测量。对于每一次扫掠，可选择或组合在取样区域94中的一个或更多个处的测量。因此，经过多次扫掠，所选择或组合的测量提供随时间变化的值序列。此外，可在传感器不是定位在基板100下方的位置处执行晶片外(off-wafer)测量。
抛光站20也可包括位置传感器96(诸如，光学中断器)以感测感应传感器42何时在基板100下方以及感应传感器42何时离开基板。例如，位置传感器96可装配在与承载头70相对的固定位置处。标志98可以附接到平台24的周边。附接的点和标志98的长度经选择使得所述标志可在传感器42在基板100下方扫略时用信号通知位置传感器96。
替代地，抛光站20可以包括编码器以确定平台24的角位置。感应传感器可随着平台的每次旋转而在基板下方扫掠。
控制器90(例如，通用可编程数字计算机)接收来自感应监测系统的值序列。由于传感器42随着平台的每次旋转在基板下方扫掠，因此原位地且在连续实时的基础上(针对每次平台旋转为一次)累积关于沟槽深度的信息。控制器90可经编程以在基板大致覆盖薄垫区段36时(如由位置传感器所确定)对来自监测系统的测量取样。随着抛光进展，导电层的厚度改变，并且所取样信号随时间而变化。在抛光期间，来自监测系统的测量可显示在输出装置上，以准许装置的操作者能够可视地监测抛光操作的进展。
此外，控制器90可经编程以将来自感应电流监测系统40以及来自基板下方的每次扫掠两者的测量划分为多个取样区域，计算每个取样区域的径向位置，并将这些测量分类成径向范围。
控制器90也可连接到控制由承载头70施加的压力的压力机构，可连接到用于控制承载头旋转速率的承载头旋转电机76，可连接到用于控制平台旋转速率的平台旋转电机22，或可连接到用于控制供给至抛光垫的浆料组合物的浆料分配系统。具体而言，如下文中进一步所讨论，在将测量分类成径向范围之后，可实时地将关于沟槽深度的信息馈送至闭环控制器中，以便周期性地或连续性地修改由承载头施加的抛光压力分布。
图4A和图4B绘示基板100，所述基板100具有封闭的导电环路102。一般而言，基板将具有多个封闭的导电环路102，并且这些封闭的导电环路可跨基板均匀地分布。每一个导电环路102不需要连接到在基板中的其他互连排线(wiring)；所述导电环路可以是基板上的独立式(free-standing)特征。此外，即使在整个集成电路完成之后，导电环路102也可以是集成电路中的独立式特征，即，所述导电环路不需要被连接到其他互连排线，并且不是集成电路的任何功能电路的部分。
取决于所使用的金属层，导电环路可以具有约0.5um至10um的线宽度W(参见图5)。导电环路102具有与层中的其他互连排线相同的深度。
在一些实现方式中，封闭导电环路102包围管芯104。例如，封闭的导电环路可以位于管芯104之间的刻划线区域106中。在一些实现方式中，封闭的导电环路102位于刻划线区域106中，但不包围管芯104。替代地，封闭的导电环路102可位于管芯内。在这种情况下，至将由集成电路使用的任何电路但位于环路102内的电性连接将需要穿过在另一导电层中的环路102上方或下方通过的导电线来进行布线(route)。
如图4A中所示，单个晶片100通常由多个管芯104制成。在一些实现方式中，每一个管芯104都具有相关联的导电环路102。例如，每一个管芯104可以由其自身的导电环路围绕，或导电环路可位于每一个管芯104内，或导电环路可定位成与刻划线区域中的每一个管芯104相邻。每一个管芯可以具有多个导电环路，并且这些导电环路可以具有相同或不同的尺寸。最终，晶片经切割以分离独立的管芯。
虽然图4A和图4B将环路绘示为大致是矩形的，但这不是必需的；环路可以是任意简单的(即，非自相交的)形状，诸如，n边简单多边形。环路也可具有一个或更多个弯曲段。
来自感应监测系统40的信号强度将取决于导电环路102相对于传感器42、特别是相对于分叉50的水平尺度以及环路102距芯44的距离的尺寸。通过导电环路的功率耗散由穿过环路的磁通量以及所述环路的电阻确定。一方面，导电环路越小，越少的磁通量将穿过环路，并且信号将越弱。另一方面，如果导电环路过大，则从极中的一者出现的磁场线将往回弯曲至另一极，同时保持在所述环路的区域内，使得再次通过所述环路的总磁通量减少。另外，环路的电阻随环路的总长度线性地增加。这导致功率耗散，并因此对于具有某个尺寸的传感器导致较弱的信号。一般而言，环路的尺寸应当大致匹配芯44的分叉50中的一者的尺寸。例如，导电环路102的横向尺度L应当大约是芯44中的分叉50中的一个的横向尺度的1-2倍。
参照图5，与导电层中的其他导电特征同时地制造封闭的导电环路102。具体而言，例如通过蚀刻在已沉积在晶片110上的电介质层112中形成沟槽。电介质层112可以是层(例如，低k层、覆盖层等)的叠层。可沉积薄阻挡层114以涂覆沟槽的内部以及电介质层112的顶表面。随后可沉积导电材料116以填充沟槽；所述导电材料也覆盖电介质层112的顶表面。导电材料可以是金属，例如，铜或钴。阻挡层可以是钛、氮化钛或氮化钽。
随后，导电材料116被抛光掉以使电介质层112的顶表面暴露。正是在此时，基板达到图4A中所示的状态。基板100的抛光可继续，直到沟槽中的导电材料116到达目标深度为止。在抛光步骤的此部分期间，可使用感应监测系统监测沟槽的深度。可在用于使电介质层112的顶表面暴露的相同的平台上执行为减小沟槽深度而进行的抛光。
由于在与层中的其他导电部件相同的工艺中制造导电环路，因此所述导电环路102的沟槽应当具有与将提供集成电路的电路系统(circuitry)的管芯中的沟槽相同的宽度。因此，监测导电环路102的厚度的可合理地依赖于监测其他导电特征的厚度。
在许多基板中，存在具有形成在基板上的金属特征的多个层。这些层有时称为M1、M2等，其中M1是最接近半导体晶片的金属层。参考图6，当正在抛光具有多个层的基板时，导电环路可形成在每一个层中。例如，导电环路102a、102b、102c可分别形成在金属层M1、M2、M3中。在一些实现方式中，在两个不同层中的导电环路是基本上对齐的，例如，导电环路102b在导电环路102a的正上方。
一个潜在的问题在于，在较低层中的导电环路贡献所测量的信号，并且因此在监测最外层中的沟槽深度时作为噪声源。在一些实现方式中，层距基板越远，导电环路就越宽。例如，在M3中的导电环路102c可比M2中的导电环路102b宽，在M2中的导电环路102b可比在M1中的导电环路102a宽。相比之下，提供集成电路的导电互连件的线在每一层中可具有相同的宽度。
由于环路的增加的宽度，所述环路具有较低的电阻。作为结果，来自每一层中的环路的信号强度连续变强。例如，来自导电环路102c的信号强度可比来自导电环路102b的信号强度强，而来自导电环路102b的信号强度可比来自导电环路102a的信号强度强。由于信号强度随每一个层而增加，因此较低层中的导电环路造成的噪声对于在对最外层的沟槽深度的监测的可靠性期间的噪声源的信噪比(signal to noise ratio)具有较小的影响。
任选地，每一个导电环路都可电性连接到下一个较低层中的导电环路。例如，导电环路102c的可电性连接到导电环路102b，而导电环路102b可电性连接到导电环路102a。
参照图7，在一些实现方式中，单个导电环路102由多环路结构122替换。结构122具有由导电线128分开的多个开口126。开口126可均匀地间隔开。在一些实现方式中，通过在金属环线中插入电介质狭缝(slit)来形成结构122。多环路结构122的复合结构可经设计以具有与将形成管芯104中的集成电路的部分的关键器件沟槽或互连件的CMP行为接近或类似的CMP行为。
由开口126覆盖的面积相对于由线102覆盖的面积的比率可经选择以匹配相邻管芯中的器件图案的图案密度。例如，如果在相邻管芯中的器件图案具有50％的图案密度，则由线覆盖的面积对总面积的比率可以是0.5。这准许金属线对于CMP操作具有与管芯中的图案类似的反应。
返回到图1至图3，如上文所述，当磁场56穿过基板100上的导电环路102时，磁场56在环路102中生成电流，这导致来自感应监测系统的信号强度的变化。然而，由于传感器42正相对于基板移动，并且跨基板来分布环路，因此传感器42有时将位于没有环路的区域上方，并且可能仅间歇性地跨环路102扫掠。作为结果，来自感应监测系统的信号将仅间歇性地寄存来自环路的效应。
图8绘示来自传感器42跨基板100的单次扫掠的样本信号130的图表。在此图表中，横轴表示距基板中心的距离，而纵轴表示信号强度(以任意单位)。信号130包括低信号强度的初始部分132。部分132可表示当传感器不在承载头下方的时间，因此没什么可生成信号。这部分之后是中等信号强度的部分134。部分134可以表示当传感器在保持环下方的时间，因此承载头或保持环中的金属零件可生成一些信号。
随后跟随着部分136，所述部分136具有显著的“噪声”，伴随着由波谷142分开的许多单独的尖峰140。一般而言，在部分136上，信号强度不跌落到低于最小值144。不受限于任何特定理论，尖峰140可表示当传感器42位于环路下方的时刻，而波谷142可表示当传感器位于不具有环路的区域下方的时刻。
由于尖峰140的信号强度表示沟槽的深度，因此所述信号需要经处理以去除无关的背景信号和噪声。可由控制器90执行信号处理。
一般而言，选择信号窗口。所述信号窗口可表示传感器正跨基板、或基板上的径向区域扫描的时间部分。任选地，最初信号可经过高通滤波器以去除不是由基板上的导电环路生成的信号的DC(直流)部分。测量当传感器不低于承载头时的信号强度以生成参考值。从在传感器低于承载头时(例如，在信号窗口期间)测得的信号中减去此参考值。这可补偿对基板的抛光操作内例如由于化学或热环境变化而导致的信号漂移。
在一个实现方式中，在整个信号窗口上对信号130的强度作平均以生成平均信号值。此平均值可用作输出值。在跨基板均匀且密集地分布导电环路之处，这种技术可以是合适的。
在另一实现方式中，标识信号窗口内的多个单独的波峰140。确定每一个波峰140的最大信号强度。从每一个波峰的信号强度中减去地(floor)信号强度(例如，波峰之间的波谷区域的平均值)以生成峰对地(peak-to-floor)信号值的集合。可对来自信号窗口的峰对地信号值的集合求平均以生成平均峰对地信号值。所述平均峰对地信号值可用作输出值。此技术可适用于具有稀疏的波峰以及平坦的地的信号(例如，其中以相对低的密度分布导电环路，并且导电环路位于每一个管芯内)。
在另一实现方式中，标识信号窗口内的多个单独的波峰140。确定每一个波峰140的最大信号强度。可对信号窗口内的波峰的信号强度求平均以生成平均波峰值。所述平均波峰信号值可用作输出值。此技术可适用于具有稀疏且不均匀的波峰的信号(例如，其中每一个管芯内具有不同尺寸的导电环路，并且导电环路以相对低的密度分布。
在上述实现方式中的每一种实现方式中，由于对于每一次扫掠的信号窗口具有一个输出值，因此随着抛光进展，这生成可用于终点检测或闭环抛光速率控制的值的序列。
应当理解到，“波峰”可以是从较低的基线信号向上的尖峰，或从较高的基线信号向下的尖峰。在后一种情况下，“最大信号强度”实际上是波峰的最低点。
图9是在对器件基板100的抛光期间由感应监测系统生成的输出值150的示例图表。在此图表中，横轴表示时间，而纵轴表示输出值。在一些实现方式中，输出值可被转换，例如，使用提供值150的查找表(look-up table)、厚度值。
在一些实现方式中，当第二光谱特征的当前值达到目标值152时，可调用(call)终点。目标值152表示当沟槽具有目标深度时的感应监测系统的输出。
在一些实现方式中，例如使用强健的直线拟合(robust line fit)将函数154拟合至输出值150。函数154可用于确定抛光终点时刻。在一些实现方式中，所述函数是时间的线性函数。在一些实现方式中，函数154等于目标值152的时刻提供了终点时刻156。
图10是对于基板100上的两个不同区域的输出值的示例图表。例如，感应监测系统40可跟踪位于朝向基板100的边缘部分的第一区域以及位于朝向基板100的中心的第二区域。可从基板100的第一区域测量第一输出值序列160，并且可类似地从基板100的第二区域测量第二输出值序列162。
第一函数164(例如，第一直线)可拟合至第一输出值序列160，而第二函数166(例如，第二直线)可拟合至第二输出值序列162。第一函数164和第二函数166可用于对基板100的抛光速率的调整。
在抛光期间，利用用于基板100的第一区域的第一函数并利用用于基板100的第二区域的第二函数，在时刻TC处进行基于目标值168的估计的终点计算。目标值168表示当沟槽具有目标深度时，感应监测系统的输出。如果针对第一区域和第二区域所估计的终点时刻T1和T2不同(或者如果第一函数和第二函数的数值在所估计的终点时刻170处不同)，则可调整区域的至少一者的抛光速率，使得第一区域和第二区域相比没有此类调整而言更接近相同的终点时刻。例如，如果第一区域将在第二区域之前达到目标值168，则可增加第二区域的抛光速率(由直线172示出)，使得第二区域将在与第二区域基本上相同的时刻到达目标值168。在一些实现方式中，调整基板的第一部分和第二部分两者的抛光速率，使得在这两个部分同时到达终点。替代地，可仅调整第一部分或第二部分的抛光速率。
输出值序列提供输出信号。在一些实现方式中，在拟合函数之前可过滤输出信号。例如，在一些情形下，输出信号呈现规则的周期性振荡。不受限于任何特定的理论，这可能是由于平台从一次旋转到另一次旋转基板的偏移的定向。为了补偿此周期性振荡，以下算法可应用于输出值序列：
经处理的信号＝sqrt[signal(t)*signal(t)+signal(t-Δt)*signal(t-Δt)]其中Δt是振荡周期的四分之一。可例如通过执行输出信号的傅立叶变换并确定波峰频率强度来确定振荡周期。
最初，在进行抛光之前，可在没有任何基板存在的情况下将电流生成器62调谐(tune)到LC电路的共振频率。此共振频率导致输出信号的最大振幅。
如图11A中所示，对于抛光操作，基板100被放置成与抛光垫30接触。基板100具有导电层116，所述导电层116覆盖位于下方的经图案化的电介质层112。由于在抛光之前，导电层116的体块(bulk)初始时是相对厚且连续的，因此它具有低电阻率。作为结果，来自感应监测系统40的磁场可在导电层中生成涡电流。所述涡电流使金属层充当阻抗源；这准许在导电层的体块抛光期间监测基板的厚度。
参照图11B，随着基板100被抛光，导电层116的体块部分变薄。随着导电层116变薄，其薄片电阻率(sheet resistivity)增加，并且在金属层中的涡电流受抑制(dampen)。在一些实现方式中，当感应监测系统或不同的监测系统确定了预定厚度T的导电层保留在位于下方的层上方时，可将基板移动到不同的平台。
参考图11C，最终导电层116的体块部分被去除，使得阻挡层114暴露并将导电材料116保留在经图案化电介质层112之间的沟槽中，以提供器件和环路导体102的互连件108。在一些实现方式中，当感应监测系统或不同的监测系统(例如，光学监测系统)确定了阻挡层已暴露时，可将基板移动到不同的平台。
参考图11D，抛光继续以去除阻挡层114，从而使经图案化电介质层112的顶表面暴露。在沟槽中的导电材料116的深度也减小。在一些实现方式中，当感应监测系统或不同的监测系统(例如，光学监测系统)确定了阻挡层已暴露时，可将基板移动到不同的平台。
如果基板在相同的平台上经受到导电层的体块抛光以及电介质层的薄化两者，则在阻挡层114或电介质层112的顶表面中的任一者的暴露之后，感应监测系统40的模式从体块厚度监测模式切换到沟槽深度监测模式。一般而言，需要从整体信号中检测并提取源自导电环路的信号中的波峰以生成值序列。相比之下，在体块厚度监测模式中，没有此类波峰被预期或提取，并且可对原始信号可求平均以监测体块导电层厚度。
参考图11E，在感应监测系统40处于沟槽深度监测模式时，抛光基板。这使电介质层112两者薄化，并且减小了沟槽中的导电互连件116'的深度。如上文所讨论，来自感应监测系统40的信号可用于检测抛光终点，并在沟槽到达目标深度D时停止抛光，和/或修改基板不同部分的抛光速率以改善抛光均匀性。
在一些实现方式中，与使用感应监测系统来监测体块抛光不同，抛光站包括分开的涡电流监测系统。在一些实现方式中，抛光站包括光学监测系统。所述光学监测系统可用于检测阻挡层或经图案化的电介质层的暴露。对阻挡层或经图案化的电介质层的暴露的检测可用于触发利用感应监测系统进行的监测，或用于触发感应监测系统从体块厚度监测模式切换到沟槽深度监测模式。
在一些实现方式中，在抛光之后，基板经受磨光(buffing)步骤。
感应监测系统可用在各种抛光系统中。抛光垫、或承载头或这两者都可移动以提供抛光表面与基板之间的相对运动。抛光垫可以是固定至平台的圆形(或某个其他形状的)垫、在供应与提取滚轮之间延伸的带或连续的皮带。抛光垫可附加在平台，在多次抛光操作之间在平台上方递增地推进，或在抛光期间在平台上方连续地驱动。在抛光期间垫可固定至平台，或者在抛光期间，在平台与抛光垫之间可能具有流体轴承(fluid bearing)。抛光垫可以是标准(例如，具有或不具有填料的聚氨酯)粗糙垫、软垫或固定磨料垫。
此外，尽管上文的描述专注于抛光期间的监测，但是将这些技术应用于直列式(in-line)监测系统也将是可能的。例如，固定式传感器可定位在抛光站之前的抛光设备的区段中，例如，在工厂接口中或在附接至因子接口(factorinterface)的模块中。负责输送基板的机器人可移动基板经过传感器。替代地，基板可定位在工厂接口中的支架上或在附接至因子接口的模块中，并且在基板静置时，致动器可跨基板移动传感器。在任一种情况下，跨基板而取得的测量序列可等同于原位监测系统的传感器跨基板的单次扫描，并且可如上文所述来处理测量序列以生成沟槽深度的测量。
可在数字电子电路中，或在计算机软件、固件或硬件(包括在说明书中公开的结构装置及其结构等同物)中，或在上述各项的组合中实现本公开的实施例以及说明书中所述的全部功能操作。本公开的实施例可实现为一种或更多种计算机程序产品，即，有形地具体化在信息载体中(例如，在非暂态机器可读存储介质中或在传播信号中)的一个或更多个计算机程序，所述计算机程序用于由数据处理设备执行或控制数据处理设备的操作，所述数据处理设备例如，可编程处理器、计算机或多个处理器或计算机。计算机程序(也称为程序、软件、软件应用或编码)可用任何形式的编程语言(包括编译或解释(interpreted)语言)撰写，并且计算机计算机程序能以任何形式部署，包括部署为独立程序或部署为模块、组件、子例程(subroutine)或适合在计算环境中使用的其他单元。计算机程序不一定对应于文件。程序可存储在文件中保存其他程序或数据的部分中，存储在专用于所考虑的程序的单个文件中或存储在多个协作文件中(例如，存储一个或多个模块、子程序或代码的多个部分的文件)。计算机程序可经部署以在一个计算机或在位于一个场所的多个计算机上执行，或者跨多个场所分布且由通信网络互连。
可由执行一个或更多个计算机程序的一个或更多个可编程处理器执行本说明书中所述的工艺和逻辑流，以便通过输入数据并生成输出来执行功能。也可由专用逻辑电路执行工艺和逻辑流，并且设备也可实现为专用逻辑，所述专用逻辑例如，FPGA(现场可编程门阵列)或ASIC(专用集成电路)。
已描述了本发明的多个实施例。但是将理解的是，可进行各种修改而不背离本发明的精神和范围。因此，其他实施例在所附权利要求书的范围内。

Claims (15)

1.一种用于集成电路的制造的基板，所述集成电路具有层，所述层具有多个导电互连件，所述基板包含：
半导体主体；
电介质层，所述电介质层设置在所述半导体主体上方；
导电材料的多个导电线，所述导电材料的多个导电线设置在所述电介质层中的第一沟槽中以提供所述导电互连件；以及
导电材料的封闭的导电环路结构，所述导电材料的封闭的导电环路结构设置在所述电介质层中的第二沟槽中，其中所述封闭的导电环路结构包含通过导电区域的多个开口以提供多个电性连接的导电环路，其中所述封闭的导电环路结构不电性连接至所述导电线中的任一导电线。
2.如权利要求1所述的基板，其中所述封闭的导电环路结构定位在所述基板的管芯区域之间的刻划线区域中。
3.如权利要求1所述的基板，其中所述封闭的导电环路结构定位在所述基板的管芯区域内。
4.如权利要求1所述的基板，其中所述封闭的导电环路结构具有导电表面积对总表面积的比例，所述比例大约等于在所述基板上的相邻管芯区域中的导电线的图案密度。
5.一种用于集成电路的制造的基板，所述集成电路具有层，所述层具有多个导电互连件，所述基板包含：
半导体主体；
第一电介质层，所述第一电介质层设置在所述半导体主体上方；
导电材料的第一组多个导电线，所述导电材料的第一组多个导电线设置在所述第一电介质层中的第一沟槽中以提供所述导电互连件中的至少一些；
导电材料的第一封闭的导电环路结构，所述导电材料的第一封闭的导电环路结构设置在所述第一电介质层中的第二沟槽中，
第二电介质层，所述第二电介质层设置在所述第一电介质层上方；
导电材料的第二组多个导电线，所述导电材料的第二组多个导电线设置在所述第二电介质层中的第三沟槽中以提供所述导电互连件中的至少一些；以及
导电材料的第二封闭的导电环路结构，所述导电材料的第二封闭的导电环路结构设置在所述第二电介质层中的第四沟槽中，其中所述第二封闭的导电环路结构的宽度大于所述第一封闭的导电环路结构的宽度。
6.如权利要求5所述的基板，其中所述第一封闭的导电环路和所述第二封闭的导电环路不电性连接到所述第一组多个导电线和所述第二组多个导电线中的任何一者。
7.如权利要求5所述的基板，其中所述第二封闭的导电环路基本上与所述第一封闭的导电环路对齐。
8.如权利要求7所述之基板，其中所述第一封闭的导电环路电性连接至所述第二封闭的导电环路。
9.如权利要求5所述的基板，其中所述第一封闭的导电环路结构或所述第二封闭的导电环路结构定位在所述基板的管芯区域之间的刻划线区域中。
10.如权利要求5所述的基板，其中所述第一封闭的导电环路结构或所述第二封闭的导电环路结构定位在所述基板的管芯区域内。
11.一种对基板进行化学机械抛光的方法，所述方法包含以下步骤：
在制造具有带有多个导电互连件的层的集成电路时，抛光基板的层以提供所述集成电路的所述层，其中所述基板的所述层包括导电线以提供所述导电互连件，并且其中所述基板的所述层包括封闭的导电环路，所述封闭的导电环路由沟槽中的导电材料形成；以及
使用感应监测系统来监测沟槽中的导电材料的深度，并且生成信号，其中所述监测步骤包括：从芯生成磁场，所述芯具有基本上垂直于所述基板的所述层的分叉，其中所述磁场间歇地通过所述封闭的导电环路，其中所述封闭的导电环路的横向尺度为所述分叉的横向尺度的1至2倍。
12.如权利要求11所述的方法，其中所述封闭的导电环路定位在所述基板的管芯区域之间的刻划线区域中。
13.如权利要求11所述的方法，其中所述封闭的导电环路定位在所述基板的管芯区域内。
14.如权利要求13所述的方法，其中所述封闭的导电环路不电性连接到所述导电线中的任一导电线。
15.如权利要求11所述的方法，所述方法包括以下步骤：从所述信号提取随时间进展的值序列，所述值序列表示随时间进展的导电材料的深度；以及以下至少一个步骤：通过从所述值序列确定所述导电材料的深度已达到目标深度来检测抛光终点；或基于所述值序列来调整由承载头在所述层的抛光期间施加至所述基板的至少一个压力，使得所述基板上的不同区域相比没有此类调整更接近相同的终点时刻。
CN201580029870.4A 2014-06-23 2015-06-18 用于感应监测导电沟槽深度的基板特征 Active CN106415792B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/312,470 2014-06-23
US14/312,470 US9911664B2 (en) 2014-06-23 2014-06-23 Substrate features for inductive monitoring of conductive trench depth
PCT/US2015/036484 WO2015200098A1 (en) 2014-06-23 2015-06-18 Substrate features for inductive monitoring of conductive trench depth

Publications (2)

Publication Number Publication Date
CN106415792A CN106415792A (zh) 2017-02-15
CN106415792B true CN106415792B (zh) 2019-11-01

Family

ID=54870323

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580029870.4A Active CN106415792B (zh) 2014-06-23 2015-06-18 用于感应监测导电沟槽深度的基板特征

Country Status (6)

Country Link
US (2) US9911664B2 (zh)
JP (1) JP2017527982A (zh)
KR (1) KR102346061B1 (zh)
CN (1) CN106415792B (zh)
TW (1) TWI677017B (zh)
WO (1) WO2015200098A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
WO2018075260A1 (en) 2016-10-21 2018-04-26 Applied Materials, Inc. Core configuration for in-situ electromagnetic induction monitoring system
US11004708B2 (en) 2016-10-28 2021-05-11 Applied Materials, Inc. Core configuration with alternating posts for in-situ electromagnetic induction monitoring system
WO2018132424A1 (en) 2017-01-13 2018-07-19 Applied Materials, Inc. Resistivity-based adjustment of measurements from in-situ monitoring
TWI789385B (zh) 2017-04-21 2023-01-11 美商應用材料股份有限公司 使用神經網路來監測的拋光裝置
CA2972435A1 (en) * 2017-06-30 2018-12-30 Bombardier Inc. Apparatus and methods for non-destructive inspection using microwave microscopy
JP7050152B2 (ja) 2017-11-16 2022-04-07 アプライド マテリアルズ インコーポレイテッド 研磨パッド摩耗率のモニタリングのための予測フィルタ
US11009538B2 (en) * 2018-02-27 2021-05-18 Applied Materials, Inc. Micro resonator array system
TWI825075B (zh) 2018-04-03 2023-12-11 美商應用材料股份有限公司 針對墊子厚度使用機器學習及補償的拋光裝置、拋光系統、方法及電腦儲存媒體
TWI828706B (zh) 2018-06-20 2024-01-11 美商應用材料股份有限公司 用於原位電磁感應監控的基板摻雜補償的方法、電腦程式產品及研磨系統
JP7083279B2 (ja) 2018-06-22 2022-06-10 株式会社荏原製作所 渦電流センサの軌道を特定する方法、基板の研磨の進行度を算出する方法、基板研磨装置の動作を停止する方法および基板研磨の進行度を均一化する方法、これらの方法を実行するためのプログラムならびに当該プログラムが記録された非一過性の記録媒体
WO2020067914A1 (en) 2018-09-26 2020-04-02 Applied Materials, Inc. Compensation for substrate doping in edge reconstruction for in-situ electromagnetic inductive monitoring
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
JP7341022B2 (ja) 2019-10-03 2023-09-08 株式会社荏原製作所 基板研磨装置および膜厚マップ作成方法
JP2023517449A (ja) 2020-05-14 2023-04-26 アプライド マテリアルズ インコーポレイテッド 研磨中のインシトゥモニタリングで使用するためのニューラルネットワークをトレーニングするための技術及び研磨システム
TWI809389B (zh) 2020-06-08 2023-07-21 美商應用材料股份有限公司 用於在拋光相鄰導電層的堆疊期間的輪廓控制的系統、方法及電腦程式產品
CN117900999A (zh) 2020-06-24 2024-04-19 应用材料公司 使用研磨垫磨损补偿的基板层厚度确定
US11794302B2 (en) 2020-12-15 2023-10-24 Applied Materials, Inc. Compensation for slurry composition in in-situ electromagnetic inductive monitoring

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628380A (zh) * 2002-02-04 2005-06-15 应用材料以色列有限公司 接触孔生产的监测
CN1711632A (zh) * 2002-11-12 2005-12-21 应用材料股份有限公司 采用整合测量以增进介电质蚀刻效率的方法和设备
CN101524829A (zh) * 2003-12-30 2009-09-09 应用材料股份有限公司 通过耦合涡流传感器测量薄膜厚度的方法和设备
JP2010080551A (ja) * 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd 半導体装置
CN103346117A (zh) * 2013-06-13 2013-10-09 华进半导体封装先导技术研发中心有限公司 基于涡流技术的tsv晶圆背面减薄控制方法及系统

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000458A (en) 1975-08-21 1976-12-28 Bell Telephone Laboratories, Incorporated Method for the noncontacting measurement of the electrical conductivity of a lamella
US6741076B2 (en) 2000-04-07 2004-05-25 Cuong Duy Le Eddy current measuring system for monitoring and controlling a CMP process
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7132297B2 (en) * 2002-05-07 2006-11-07 Agere Systems Inc. Multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material
US6848166B2 (en) 2002-05-28 2005-02-01 Hitachi Global Storage Technologies Method of protecting the pole piece of a magnetic head during the ion mill patterning of the yoke
US7128803B2 (en) 2002-06-28 2006-10-31 Lam Research Corporation Integration of sensor based metrology into semiconductor processing tools
US7112960B2 (en) 2003-07-31 2006-09-26 Applied Materials, Inc. Eddy current system for in-situ profile measurement
US7777338B2 (en) 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
KR20090074970A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 가아드 링을 갖는 반도체 장치
JP5495493B2 (ja) 2008-02-07 2014-05-21 株式会社東京精密 膜厚測定装置、及び膜厚測定方法
US8334582B2 (en) 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
US8408965B2 (en) * 2008-10-16 2013-04-02 Applied Materials, Inc. Eddy current gain compensation
US8628376B2 (en) 2008-11-07 2014-01-14 Applied Materials, Inc. In-line wafer thickness sensing
JP2010118563A (ja) * 2008-11-14 2010-05-27 Renesas Technology Corp 半導体装置
TW201201957A (en) 2010-01-29 2012-01-16 Applied Materials Inc High sensitivity real time profile control eddy current monitoring system
JP5728239B2 (ja) * 2010-03-02 2015-06-03 株式会社荏原製作所 研磨監視方法、研磨方法、研磨監視装置、および研磨装置
US9054162B2 (en) * 2010-11-22 2015-06-09 Andreas Fischer Method and an apparatus for forming electrically conductive vias in a substrate, an automated robot-based manufacturing system, a component comprising a substrate with via holes, and an interposer device
US9023667B2 (en) * 2011-04-27 2015-05-05 Applied Materials, Inc. High sensitivity eddy current monitoring system
US20120276662A1 (en) * 2011-04-27 2012-11-01 Iravani Hassan G Eddy current monitoring of metal features
US20120276817A1 (en) * 2011-04-27 2012-11-01 Iravani Hassan G Eddy current monitoring of metal residue or metal pillars
JP2013004565A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp イメージセンサ構造体、イメージセンサの製造方法およびイメージセンサ
US20130065493A1 (en) * 2011-08-09 2013-03-14 Taro Takahashi Polishing monitoring method, polishing end point detection method, and polishing apparatus

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1628380A (zh) * 2002-02-04 2005-06-15 应用材料以色列有限公司 接触孔生产的监测
CN1711632A (zh) * 2002-11-12 2005-12-21 应用材料股份有限公司 采用整合测量以增进介电质蚀刻效率的方法和设备
CN101524829A (zh) * 2003-12-30 2009-09-09 应用材料股份有限公司 通过耦合涡流传感器测量薄膜厚度的方法和设备
JP2010080551A (ja) * 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd 半導体装置
CN103346117A (zh) * 2013-06-13 2013-10-09 华进半导体封装先导技术研发中心有限公司 基于涡流技术的tsv晶圆背面减薄控制方法及系统

Also Published As

Publication number Publication date
TW201611107A (zh) 2016-03-16
TWI677017B (zh) 2019-11-11
JP2017527982A (ja) 2017-09-21
CN106415792A (zh) 2017-02-15
WO2015200098A1 (en) 2015-12-30
US20150371907A1 (en) 2015-12-24
US20180166347A1 (en) 2018-06-14
US9911664B2 (en) 2018-03-06
KR102346061B1 (ko) 2021-12-30
KR20170018455A (ko) 2017-02-17
US10199281B2 (en) 2019-02-05

Similar Documents

Publication Publication Date Title
CN106415792B (zh) 用于感应监测导电沟槽深度的基板特征
CN106463380B (zh) 导电沟槽深度的感应监测
US9023667B2 (en) High sensitivity eddy current monitoring system
KR20130033346A (ko) 고감도 실시간 프로파일 제어 와전류 모니터링 시스템
US10350723B2 (en) Overpolishing based on electromagnetic inductive monitoring of trench depth
WO2011094590A2 (en) High sensitivity real time profile control eddy current monitoring system
WO2012148862A2 (en) Eddy current monitoring of metal residue or metal pillars
TWI736693B (zh) 用於原位電磁感應監測系統的芯配置
TW202012104A (zh) 用於原位電磁感應監控的基板摻雜補償
CN109791881B (zh) 具有补偿滤波的端点检测

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant