TWI677017B - 用於感應監控導電溝槽深度的基板特徵 - Google Patents

用於感應監控導電溝槽深度的基板特徵 Download PDF

Info

Publication number
TWI677017B
TWI677017B TW104120021A TW104120021A TWI677017B TW I677017 B TWI677017 B TW I677017B TW 104120021 A TW104120021 A TW 104120021A TW 104120021 A TW104120021 A TW 104120021A TW I677017 B TWI677017 B TW I677017B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
closed
conductive loop
layer
Prior art date
Application number
TW104120021A
Other languages
English (en)
Other versions
TW201611107A (zh
Inventor
魯偉
Wei Lu
王志宏
Zhihong Wang
涂文強
Wen-Chiang Tu
王哲甫
Zhefu Wang
依拉維尼寒森Ｇ
Hassan G. Iravani
史威克柏格斯勞Ａ
Boguslaw A. Swedek
瑞德可佛瑞德Ｃ
Fred C. Redeker
麥克克林塔克威廉Ｈ
William H. Mcclintock
Original Assignee
美商應用材料股份有限公司
Applied Materials, Inc.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商應用材料股份有限公司, Applied Materials, Inc. filed Critical 美商應用材料股份有限公司
Publication of TW201611107A publication Critical patent/TW201611107A/zh
Application granted granted Critical
Publication of TWI677017B publication Critical patent/TWI677017B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/26—Acting in response to an ongoing measurement without interruption of processing, e.g. endpoint detection, in-situ thickness measurement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Constituent Portions Of Griding Lathes, Driving, Sensing And Control (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

一種基板具有複數個導電互連件，該基板用於具有層之積體電路的製造。該基板包括半導體主體、設置於該半導體主體上方的介電層、導電材料的複數個導線，該等導線設置於該介電層中的第一溝槽中，以提供導電互連件，及該導電材料的封閉導電迴圈結構，該封閉導電迴圈結構設置於該介電層中的第二溝槽中。該封閉導電迴圈不電性連接至任何該等導線。

Description

用於感應監控導電溝槽深度的基板特徵
本發明涉及基板於化學機械研磨時的感應監控。
積體電路通常藉由導電層、半導電層或絕緣層在矽晶圓上的依序沉積而在基板上形成。多種製造製程要求層在基板上的平面化。例如，一個製造步驟涉及在圖案化的絕緣層上沉積導電填料層，以填充絕緣層中的溝槽或孔洞。填料層接著被研磨直到該絕緣層的凸起圖案露出為止。平坦化之後，在絕緣層的凸起圖案之間剩餘的導電填料層之部分形成了通孔、插頭及接線，該等通孔、插頭及接線提供基板上的薄膜電路之間的導電路徑。
化學機械研磨(CMP)是平面化的一種公認的方法。此平坦化方法通常要求基板被安裝在承載頭上。該基板的暴露表面被放置靠在旋轉研磨墊上。該承載頭在基板上提供可控制的負載，以將該基板推靠至該研磨墊。研磨液，例如具有研磨顆粒的漿料(slurry)，被供給到研磨墊的表面上。
化學機械研磨中的一個問題是決定研磨處理是否完 成，亦即，基板層是否已平面化到所期望的平坦度或厚度，或材料的所需量已經移除的時候。漿料的組成、研磨墊的狀況、研磨墊及基板之間的相對速度、該基板層的初始厚度，及該基板上的負載之變化可能導致材料移除速率的變化。這些變化造成達到研磨終點所需要的時間之變化。因此，以研模時間為函數來決定研磨終點可能導致晶圓內的不均勻性，或從晶圓至晶圓的不均勻性。
在某些系統中，基板於研磨時在原位(in-situ)監控，例如，透過研磨墊。一種監控技術是誘發的導電層中的渦電流(eddy current)，並隨著導電層被移除而偵測渦電流中的變化。
在一些積體電路製造處理中，研磨在圖案化絕緣層曝光後繼續進行，例如，為了減少溝槽中的導線之深度。當溝槽具有目標深度時，可靠地停止基板之研磨是所期望的。然而，由於溝槽小的線寬度，可能難以在導線中誘發渦電流。因此，傳統的渦電流監控技術可能不足以可靠地決定溝槽的深度，並因此可能無法可靠地在溝槽具有目標深度時停止研磨。
然而，一種替代方法是將導電迴圈結合至被研磨的基板中。通過導電迴圈的磁場可在該迴圈中感應出電流。關於產生磁場的電壓源，該導電迴圈通常作用為阻抗，該阻抗取決於導電材料的深度。此舉允許信號的產生，該信號取決於該溝槽中的導電材料的深度。
在一個態樣中，一種化學機械研磨基板的方法包括，在具有複數個導電互連件的層之積體電路製造中，研磨基板的層，以提供積體電路的層，其中該基板的層包括導線來提供導電互連件。基板的層包括封閉導電迴圈，該封閉導電迴圈由溝槽中的導電材料所形成。該溝槽中的導電材料的深度係利用感應監控系統來監控，並產生信號。監控包括產生磁場，該磁場間斷地通過該封閉導電迴圈。隨著時間的數值序列從信號中被提取，該數值序列代表該導電材料隨著時間的深度。研磨終點的偵測係藉由從該數值序列來決定該導電材料的深度已達到目標深度，或於該層的研磨期間，由承載頭對基板施加的至少一個壓力係基於該數值序列被調整，使得該基板上的不同區域具有接近相同的終點時間，相較於沒有這樣的調整而言。
在另一個態樣中，一種化學機械研磨基板的方法包括，在具有複數個導電互連件的層之積體電路製造中，研磨基板的層，以提供積體電路的層。該基板的層包括導線來提供導電互連件，且該基板的層包括封閉導電迴圈，該封閉導電迴圈由溝槽中的導電材料所形成。該溝槽中的導電材料的深度係利用感應監控系統來監控，並產生信號。監控包括從核心產生磁場，該核心具有分歧(prong)，該分歧幾乎垂直於該基板的層而定向。該磁場間斷地通過該封閉導電迴圈。該封閉導電迴圈的橫向大小係該分歧之橫向大小的大約1至2倍。
在另一個態樣中，實現這些方法的一種電腦程式產 品或研磨系統被提供。
在另一個態樣中，用於積體電路製造中的基板具有層，該層具有複數個導電互連件。該基板包括半導體主體、設置在該半導體主體上的介電層、複數個導電材料的導線，該等導線設置於該介電層中的第一溝槽以提供導電互連件，及導電材料的封閉導電迴圈結構，該封閉導電迴圈結構設置在該介電層中的第二溝槽。該封閉導電迴圈結構包括通過導電區域的複數個開口，以提供複數個電性連接的導電迴圈。該封閉導電迴圈不電性連接到任何導線。
在另一個態樣中，用於積體電路製造中的基板具有層，該層具有複數個導電互連件。該基板包括半導體主體、設置在該半導體主體上的第一介電層、導電材料的第一複數個導線，該等導線設置於該第一介電層中的第一溝槽以提供至少某些導電互連件、導電材料的第一封閉導電迴圈結構，該封閉導電迴圈結構設置在該第一介電層中的第二溝槽、設置在該第一介電層上的第二介電層、導電材料的第二複數個導線，該等導線設置於該第二介電層中的第三溝槽以提供至少某些導電互連件，及導電材料的第二封閉導電迴圈結構，該封閉導電迴圈結構設置在該第二介電層中的第四溝槽，其中該第二封閉導電迴圈結構的寬度係大於該第一封閉導電迴圈結構的寬度。
特定實作可包括以下一或更多個優點。在溝槽中的導電材料的深度(或導電率)可被感側，該導電材料例如，如銅的金屬。研磨可更可靠地在溝槽具有目標深度時停止，且承 載頭壓力的封閉迴圈控制可經行使以驅動至一致的金屬線厚度及導電度。因此，整個製造處理可以改善產率。
一或更多個實作的細節闡述於以下的附圖及描述中。其他態樣、特徵及優點可從描述及繪圖，以及請求項而顯見。
20‧‧‧研磨站
22‧‧‧馬達
24‧‧‧平臺
25‧‧‧軸
26‧‧‧凹槽
28‧‧‧驅動軸
29‧‧‧耦合器
30‧‧‧研磨墊
32‧‧‧背托層
34‧‧‧外層
36‧‧‧薄墊區段
38‧‧‧研磨液
39‧‧‧漿料分配系統
40‧‧‧感應監控系統
42‧‧‧感測器
44‧‧‧核心
46‧‧‧線圈
48‧‧‧驅動及感測電路
50‧‧‧分歧
52‧‧‧背托部
54a‧‧‧磁極
54b‧‧‧磁極
56‧‧‧磁場
60‧‧‧電容器
62‧‧‧電流產生器
64‧‧‧整流器
66‧‧‧反饋電路
70‧‧‧承載頭
71‧‧‧軸
72‧‧‧支撐結構
74‧‧‧驅動軸
76‧‧‧承載頭旋轉馬達
80‧‧‧彈性膜
82‧‧‧可加壓腔室
84‧‧‧支撐環
86‧‧‧下部塑料部分
88‧‧‧上部導電部分
90‧‧‧控制器
92‧‧‧溫度感測器
94‧‧‧取樣區域
96‧‧‧位置感測器
98‧‧‧標誌
100‧‧‧基板
102‧‧‧導電迴圈
102a‧‧‧導電迴圈
102b‧‧‧導電迴圈
102c‧‧‧導電迴圈
104‧‧‧晶片
106‧‧‧刻劃線區域
108‧‧‧互連件
110‧‧‧晶圓
112‧‧‧介電層
114‧‧‧阻障層
116‧‧‧導電材料
122‧‧‧多迴圈結構
126‧‧‧開口
128‧‧‧導線
130‧‧‧信號
132‧‧‧初始部分
134‧‧‧部分
136‧‧‧部分
140‧‧‧尖峰
142‧‧‧波谷
144‧‧‧最小值
150‧‧‧輸出值
152‧‧‧目標值
154‧‧‧功能
156‧‧‧終點時間
160‧‧‧第一輸出值序列
162‧‧‧第二輸出值序列
164‧‧‧第一函數
166‧‧‧第二函數
168‧‧‧目標值
170‧‧‧終點時間
172‧‧‧接線
圖1是化學機械研磨站的局部剖面示意性側視圖，該化學機械研磨站包括感應監控系統。
圖2是電感監控系統的部分的示意性電路圖。
圖3是化學機械研磨站的平臺的示意性頂視圖。
圖4A是基板的示意頂視圖。
圖4B是在基板上形成的導電迴圈的示意性透視圖。
圖5是基板的示意性剖面圖，例如沿著圖4A的接線5。
圖6是具有複數個層的基板的示意性剖面圖。
圖7是多個導電迴圈結構的示意性頂視圖。
圖8繪示來自感應監控系統的信號。
圖9繪示由感應監控系統產生的數值序列。
圖10繪示用於基板上的兩個區域的兩個數值序列，該等數值序列由該感應監控系統產生。
圖11A-圖11E示意性地繪示基板的研磨。
各種繪圖中的相同參考符號指示相同的元件。
化學機械研磨系統可以使用電感監控系統來偵測基 板上之溝槽中的導電材料的深度。該量測可用於在溝槽具有目標深度時停止研磨，或即時地調整研磨處理的處理參數。例如，基板承載頭可調整該基板背側上的壓力，使得在該基板的不同區域中的溝槽在研磨後具有幾乎相同的深度。
圖1繪示的化學機械研磨設備的研磨站20的範例。研磨站20包括可旋轉的盤形平臺24，其中研磨墊30位於該盤形平臺上。平臺24可經運作以繞著軸25旋轉。例如，馬達22可轉動驅動軸28來旋轉平臺24。研磨墊30可為兩層研磨墊，該兩層研磨墊具有外層34及較軟的背托層32。
研磨站20可包括供給端口或組合的供應沖洗臂39，以分配研磨液38，如漿料，到研磨墊30。研磨站20可包括具有調節盤的墊調節設備，以維持研磨墊的狀態。
承載頭70可經運作以將基板100持定靠在研磨墊30上。承載頭70從支撐結構72(例如旋轉料架或軌道)懸吊，且該承載頭藉由驅動軸74連接至承載頭旋轉馬達76，使得該承載頭可繞著軸71旋轉。可選擇地，承載頭70可橫向擺動，例如，在旋轉料架或軌道上的滑塊；或藉由旋轉料架本身的旋轉振動。在運作中，平臺繞著其中心軸25旋轉，且該承載頭繞著其中心軸71旋轉並橫向轉移經過研磨墊30的頂表面。在有複數個承載頭的地方，每個承載頭70可以具有其研磨參數的獨立控制，例如每個承載頭可獨立地控制施加到每個各自基板的壓力。
承載頭70可包括彈性膜80，該彈性膜具有安裝面以接觸基板100的背面側的基板，以及複數個可加壓腔室82 以將不同的壓力施加到不同的區域，例如，基板100上的不同徑向區域。該承載頭也可包括支撐環84以持定該基板。在一些實作中，支撐環84可包括高導電部分，例如，該承載環可包括接觸研磨墊的薄下部塑料部分86，及厚的上部導電部分88。在一些實作中，該高導電部分是金屬，例如，與被研磨的層相同的金屬，例如銅或鈷。
凹槽26形成在平臺24中，且可選擇地，薄墊區段36可形成在覆蓋凹槽26的研磨墊30中。凹槽26及薄墊區段36可經定位使得無論承載頭的轉移位置，該凹槽及該薄墊區段於部分的平臺旋轉時通過基板100的下方。假設研磨墊30是兩層墊，薄墊區段36可藉由移除部分的背托層32來建構。該薄墊區段可選擇地是光學透射的，例如，如果原位(in-situ)光學監控系統被整合到平臺24的話。
原位監控系統40產生時間改變的數值序列，該數值序列取決於基板10上的導電溝槽的厚度。具體而言，原位監控系統40可為感應監控系統。在運作中，研磨站20使用監控系統40以決定溝槽何時研磨到目標深度。
感應監控系統40可包括安裝在平臺中的凹槽26中的感應感測器42。感測器42可以包括磁性核心44，該磁性核心至少部分定位在凹槽26中，及纏繞於核心44的至少一個線圈46。驅動及感測電路48被電性連接到線圈46。驅動及感測電路48產生可被發送到控制器90的信號。雖然繪示為平臺24的外側，但一些或所有的驅動及感測電路48可安裝在平臺24中。旋轉式耦合器29可被用於電性連接可旋轉 平臺中的部件，例如，線圈46連接至平臺外的部件，例如，驅動及感測電路48。
核心44可包括兩個(見圖1)或三個(見圖2)分歧50，該等分歧從背托部52平行延伸。只用一個分歧(且沒有背托部)的實作也是可能的。
參照圖2，電路48施加交流電流至線圈46，此舉產生核心44的兩個磁極54a及54b之間的磁場56。在運作中，磁場56的一部分延伸到基板100中。
圖2繪示了驅動及感測電路48的一個範例。電路48包括與線圈46並聯連接的電容器60。線圈46及電容器60可一起形成LC共振槽(resonant tank)。在運作中，電流產生器62(例如，基於邊緣振盪器電路的電流產生器)在LC槽電路的共振頻率驅動該系統，該LC槽電路由線圈46(具有電感L)及電容器60(具有電容C)形成。電流產生器62可經設計以將正弦振盪的峰對峰振幅保持在恆定值。具有振幅V0之取決於時間的電壓係利用整流器64整流並提供給反饋電路66。反饋電路66決定驅動電流以用於電流產生器62，以將電壓V0的振幅保持恆定。邊際振盪器電路及反饋電路進一步在美國專利第4,000,458號及7,112,960號中描述，該等專利透過引用併入本文。
當磁場56通過基板上的導電迴圈時，磁場56在該迴圈中產生電流。此舉增加了有效阻抗，因此增加用於電流產生器62所需要的驅動電流，以將電壓V0的振幅保持恆定。有效阻抗的增加程度取決於該迴圈的導電度，該導電度取決 於定義該迴圈之溝槽中的導電材料的深度。簡言之，導電迴圈的電力耗散係線性地有關於該溝槽中的導電材料的深度。因此，由電流產生器62所產生的驅動電流提供了溝槽中的導電材料的深度之量測。
驅動及感測電路48的其他配置是可能的。例如，獨立的驅動及感測線圈可繞著核心纏繞，該驅動線圈可在恆定的頻率來驅動，且來自該感測線圈的電流之振幅或相位(相對於驅動振盪器)可被用於該信號。
返回到圖1，在一些實作中，研磨站20包括溫度感測器92來監控該研磨站中的溫度，或研磨站的組件/研磨站中的組件之溫度。雖然於圖1中繪示為經定位以監視研磨墊30及/或墊30上的漿料38之溫度，但溫度感測器92可定位在承載頭內，以量測基板100的溫度。溫度感測器可與研磨墊或基板100的暴露表面直接接觸(亦即，接觸感測器)，或者該溫度感測器可為非接觸式感測器(例如，紅外線感測器)。所監控的溫度(或多個溫度)可以被用來調整來自電感監控系統的量測。
在一些實作中，研磨設備包括額外的研磨站。例如，研磨設備可以包括兩個或三個研磨站。例如，研磨設備可以包括具有渦電流監控系統的第一研磨站及具有電感監控系統的第二研磨站。
例如，在運作中，基板上的導電層的體塊研磨(bulk polishing)可在第一研磨站執行，且研磨可在阻障層或圖案化介電層暴露時停止。接著該基板被傳送到第二研磨站，且該 基板可被研磨直到溝槽達到目標深度為止。
圖3繪示平臺24的頂視圖。隨著平臺24旋轉，感測器42掃描基板100的下方。藉由在特定頻率取樣來自電路48的信號，電路48在橫越基板100的取樣區域94之序列產生量測。對於每一個掃描，在一或更多個取樣區域94的量測可被選擇或組合。因此，經過多次掃描，所選擇或組合的量測提供了時間變化的數值序列。此外，晶圓外的量測可在感測器49沒有定位在基板100下方的位置處執行。
研磨站20亦可包括位置感測器96，例如光學中斷器，以感測感應感測器42何時在基板100下方，及感應感測器42何時離開該基板。例如，位置感測器96可被安裝在相對於承載頭70的固定位置。標誌98可以附接到平臺24的周邊。附接的點及標誌98的長度經選擇以使得該標誌可在感測器42掃描基板100下方時，傳訊給位置感測器96。
替代地，研磨站20可以包括編碼器，以決定平臺24的角位置。感應感測器可隨著該平臺的每個旋轉而掃描該基板的下方。
控制器90，例如，通用可編程數位電腦，接收來自感應監控系統的數值序列。由於感測器42隨著平臺每次的旋轉掃描基板的下方，故溝槽的深度之訊息被累積在原位，且該訊息是基於連續即時(real-time)的(每平臺旋轉一次)。控制器90可經編程以在該基板大致覆蓋薄墊區段36時(如由位置感測器決定)，從監控系統取樣量測。隨著研磨的進行，該導電層的厚度被改變，且取樣信號隨著時間變化。來自監控系 統的量測可在研磨時顯示於輸出裝置上，以允許該裝置的運作者可視覺地監控研磨運作的進展。
此外，控制器90可經編程以將來自感應電流監控系統40及來自該基板下方之每個掃描兩者的量測分割成複數個取樣區域，以計算每個取樣區域的徑向位置，並將該等量測分類成徑向範圍。
控制器90亦可連接到壓力機制，該等壓力機制控制由承載頭70施加的壓力；連接到承載頭旋轉馬達76，以控制承載頭旋轉速度；連接到平臺旋轉馬達22，以控制平臺旋轉速度，或連接到漿料分配系統，以控制供給到研磨墊的漿料組合物。具體而言，在將量測分類成徑向範圍後，溝槽深度的資訊可即時地送入至封閉迴圈控制器，以週期性地或連續性地修改研磨壓力分佈，該研磨壓力分佈係由承載頭所施加，如以下進一步討論。
圖4A及圖4B繪示了基板100，該基板具有封閉導電迴圈102。一般而言，該基板將具有多個封閉導電迴圈102，且該封閉導電迴圈可橫越該基板均勻地分佈。每個導電迴圈102不需要連接到在基板中的其他互連導線；該導電迴圈可為基板上的獨立(free-standing)特徵。此外，即使在整個積體電路完成後，導電迴圈102可為積體電路中的獨立特徵，亦即，該等導電迴圈不需要被連接到其他的互連導線，且該等導電迴圈不為該積體電路的任何功能電路的一部分。
導電迴圈可以具有大約0.5um至10um的線寬度W(參見圖5)，取決於所使用的金屬層。導電迴圈102具有相 同於該層中之其他互連導線的深度。
在一些實作中，封閉導電迴圈102環繞晶片104。例如，該封閉導電迴圈可以位於晶片104之間的刻劃線區域106。在一些實作中，封閉導電迴圈102位於在刻劃線區域106中，但並不包圍的晶片104。替代地，封閉導電迴圈102可位於晶片內。在此情況下，該積體電路將使用的連接至任何電路但位於迴圈102內的電性連接將需要路由(routed)穿過導線，該等導線在另一個導電層中通過迴圈102的上方或下方。
如圖4A中所顯示，單一晶圓100通常由多個晶片104所製造。在一些實作中，每個晶片104具有相關聯的導電迴圈102。例如，每個晶片104可以由它自己的導電迴圈圍繞，或導電迴圈可位於每個晶片104內，或導電迴圈可位於刻劃線區域中的每個晶片104相鄰處。每個晶片可以具有多個導電迴圈，且該等導電迴圈可以具有相同的尺寸或不同的尺寸。最終，晶圓被切割以分離獨立的晶片。
雖然圖4A及圖4B繪示了迴圈為大致矩形的，但這並非必要的；該迴圈可為任意的簡單(亦即，非自我相交的)形狀，例如n邊簡單多邊形。該迴圈也可具有一或更多個彎曲區段。
來自感應監控系統40的信號強度將取決於導電迴圈102相對於感測器42的大小，且特別是相對於分歧50的水平尺寸及從核心44算起的迴圈102之距離。通過導電迴圈的功率耗散係由穿過迴圈的磁通量及該迴圈的電阻來決定。另一方面，導電迴圈越小，越少磁通量將穿過迴圈，且信號 越弱。另一方面，如果導電迴圈過大，則從磁極的其中一者出現的磁場線將彎曲回另一極，同時待在該迴圈的區域內，使得通過該迴圈的總磁通量再次減少。另外，該迴圈的電阻與該迴圈的總長度線性增加。此舉導致功率耗散，因此對於具有特定大小的感測器為較弱的信號。一般而言，該迴圈的大小應大致匹配核心44的其中一個分歧50的大小。例如，導電迴圈102的橫向尺寸L應當是核心44的其中一個分歧50的橫向尺寸的大約1-2倍。
參照圖5，封閉導電迴圈102與被製造的導電層中的其他導電特徵同時製造。具體而言，溝槽藉由，例如蝕刻，而形成於介電層112中，該介電層已被沉積在晶圓110上。介電層112可以是層的堆疊，例如，低k層、覆蓋層等。薄的阻障層114可經沉積以塗覆溝槽的內部及介電層112的頂表面。接著導電材料116可被沉積以填充溝槽；該導電材料也覆蓋了介電層112的頂表面。該導電材料可以是金屬，例如，銅或鈷。阻障層可以是鈦、氮化鈦或氮化鉭。
導電材料116接著被研磨掉以暴露介電層112的頂表面。正是在此時，該基板達到圖4A中所示的狀態。基板100的研磨可繼續下去，直到溝槽中的導電材料116到達目標深度為止。在研磨步驟的此部分期間，溝槽的深度可使用感應監控系統進行監控。為了減少溝槽深度的研磨可在暴露介電層112的頂表面所使用的相同平臺上執行。
由於導電迴圈102係以相同於該層中的其他導電元件之處理來製造，故導電迴圈102的溝槽應具有與該晶片中 的溝槽相同之深度，該等溝槽將提供積體電路的電路。因此，監控導電迴圈102的厚度的可合理地依賴以用於監控其他導電特徵的厚度。
在許多基板中，有著具有金屬特徵的多個層，該等層形成於基板上。該等層有時稱為M1、M2等，其中M1為最接近半導體晶圓的金屬層。參考圖6，當具有多層的基板被研磨時，導電迴圈可形成於每個層中。例如，導電迴圈102a、102b、102c可分別形成於金屬層M1、M2、M3中。在一些實作中，在兩個不同層中的導電迴圈幾乎是對齊的，例如，導電迴圈102b是在導電迴圈102a的正上方。
一個潛在的問題是，在較低層中的導電迴圈貢獻至量測信號，且因此在監控最外層中的溝槽深度時作為雜訊的來源。在一些實作中，該層越遠離基板，則該導電迴圈越寬。例如，在M3中的導電迴圈102c可比M2中的導電迴圈102b更寬，該導電迴圈102b可比在M1中的導電迴圈102a更寬。相反地，提供積體電路的導電互連件的接線在每一層中可具有相同的寬度。
由於迴圈的增加的寬度，該迴圈具有較低的電阻。作為結果，每層中來自該迴圈的信號強度連續變強。例如，來自導電迴圈102c的信號強度可比來自導電迴圈102b的信號強度更強，而導電迴圈102b的信號強度可比來自導電迴圈102a的信號強度更強。由於信號強度隨著每個層增加，故較低層中的導電迴圈所造成的雜訊於監控最外層之溝槽深度時對訊噪比(signal to noise ratio)有較小的影響。
可選擇地，每個導電迴圈可以電性連接到下一個較低層中的導電迴圈。例如，導電迴圈102c的可電性連接到導電迴圈102b，且導電迴圈102b可電性連接到導電迴圈102a。
參照圖7，在一些實作中，單一導電迴圈102被替換為多迴圈結構122。結構122具有多個開口126，該等開口由導線128分開。開口126可被均勻地隔開。在一些實作中，結構122是藉由將介電狹縫(slit)插入至金屬環線中所形成。多迴圈結構122的複合結構可經設計以具有接近或相似於臨界裝置溝槽或互連接線的化學機械研磨行為，該等臨界裝置溝槽或互連接線將形成晶片104中的積體電路的一部分。
開口126覆蓋的面積相對於接線102覆蓋的面積之比率可經選擇以匹配相鄰晶片中的裝置圖案之圖案密度。例如，如果在相鄰晶片中的裝置圖案具有50%的圖形密度，則接線所覆蓋的面積對總面積之比率可為0.5。此舉允許金屬線對於化學機械研磨運作具有類似於晶片中圖案的反應。
返回到圖1至圖3，如上所述，當磁場56穿過基板100上的導電迴圈102時，磁場56在迴圈102中產生電流，此舉導致來自感應監控系統的信號強度的變化。然而，由於感測器42相對於基板移動，且該等迴圈被分佈橫越基板上，故感測器42有時候將位於沒有迴圈的區域中，且可能只間歇性地掃過迴圈102。作為結果，來自感應監控系統的信號將僅間歇性地登記來自迴圈的效果。
圖8繪示樣本信號130的圖表，該樣本信號來自感測器42橫越基板100的單次掃描。在該圖表中，橫軸代表離 基板中心的距離，且縱軸代表信號強度(以任意單位)。信號130包括的低信號強度的初始部分132。部分132可代表感測器不在承載頭下方的時間，因此沒什麼可產生信號。此舉之後是中等信號強度的部分134。部分134可以代表感測器在支撐環下方的時間，因此承載頭或支撐環中的金屬零件可能產生一些信號。
接著之後，似乎有著明顯「雜訊」的部分136，該部分具有許多獨立尖峰140，該等尖峰由波谷142分離。一般而言，在部分136上，信號強度不會低於最小值144。在不受限於任何特定理論下，尖峰140可代表感測器42位於迴圈下方的時間，且波谷142可代表感測器位於不具有迴圈的區域下方之時間。
由於尖峰140的信號強度代表溝槽的深度，故該信號需要被處理以移除多餘的背景信號及雜訊。該信號處理可由控制器90來執行。
一般而言，信號窗口被選擇。該信號窗口可代表該感測器掃過該基板的時間部分，或在基板上的徑向區域。選擇性地，該信號可以最初經過高通濾波器以去除非由基板上的導電迴圈所產生的信號的直流部分。當感測器不低於承載頭時的信號強度被量測，以產生參考值。在感測器低於承載頭時，例如，於信號窗口期間，此參考值從所量測的信號中減去。此舉可補償對基板的研磨運作內的信號漂移，例如，由於化學或熱的環境變化。
在一個實作中，信號130的強度經過整個信號窗口 作平均，以產生平均信號值。該平均值可用作為輸出值。在導電迴圈均勻且密集分佈橫越該基板的地方，此種技術可以是合適的。
在另一個實作中，該信號窗口內的獨立波峰140被識別。每個波峰140的最大信號強度被決定。地面(floor)的信號強度，例如，波峰之間的波谷區域的平均值，是從每個波峰的信號強度中減去，以產生一組峰對地(peak-to-floor)的信號值。來自信號窗口的該組峰對地信號值可被平均，以產生平均峰對地信號值。該平均峰對地信號值可被用作為輸出值。此技術可適用於具有稀疏波峰及平坦的地面的信號，例如，其中該導電迴圈的分佈具有相對低的密度，且該等導電迴圈位於每個晶片內。
在另一實作中，信號窗口內的獨立波峰140被識別。每個波峰140的最大信號強度被決定。該信號窗口內的波峰的信號強度可被平均，以產生平均波峰值。該平均波峰信號值可被用作為輸出值。此技術可適用於具有稀疏且不均勻的波峰的信號，例如，其中每個晶片內具有不同尺寸的導電迴圈，且該等導電迴圈以相對低的密度分佈。
在上述每個實作中，由於每次掃描有一個針對信號窗口的輸出值，故隨著研磨的進行，此舉產生了數值序列，該數值序列可用於終點偵測或封閉迴圈研磨速率控制。
應理解到，「波峰」可為起始於較低的基線信號的向上尖峰，或起始於較高的基線信號的向下尖峰。在後者情況中，「最大信號強度」實際上是波峰的最低點。
圖9是輸出值150的範例圖形，該輸出值係於裝置基板100的研磨期間由該感應監控系統所產生。在該圖形中，橫軸代表時間，且縱軸代表輸出值。在一些實作中，該輸出值可被轉換，例如，利用提供數值150的查找表(look-up table)、厚度值。
在一些實作中，終點可在第二光譜特徵的當下數值達到目標值152時被呼叫。目標值152代表當溝槽具有目標深度時的感應監控系統之輸出。
在一些實作中，功能154被擬合(fit)至輸出值150，例如，利用穩健的接線擬合(robust line fit)。功能154可被用來決定研磨的終點時間。在一些實作中，該功能是時間的線性函數。在一些實作中，函數154等於目標值152的時間提供了終點時間156。
圖10是對於基板100上的兩個不同區域的輸出值的範例圖形。例如，感應監控系統40可追蹤第一區域，該第一區域位於朝向基板100的邊緣部分，及追蹤第二區域，該第二區域位於朝向基板100的中心。第一輸出值序列160可從基板100的第一區域被量測，且第二輸出值序列162可類似地從基板100的第二區域被量測。
第一函數164，例如第一條線，可被擬合至第一輸出值序列160，且第二函數166，例如第二條線，可被擬合至第二輸出值序列162。第一函數164及第二函數166可被用來決定對基板100的研磨速率之調整。
於研磨期間，基於目標值168的估計終點計算係以 用於基板100的第一區域之第一函數及以用於基板100的第二區域之第二函數而在時間TC處產生。目標值168代表當溝槽具有目標深度時，感應監控系統的輸出。若針對該第一區域及該第二區域的估計終點時間T1及T2不同(或者若該第一函數及該第二函數的數值在估計的終點時間170不同)，則該等區域的至少一者的研磨速率可被調整，使得該第一區域及第二區域相較於沒有這樣的調整而言，可具有較接近的相同終點時間。例如，若該第一區域將比第二區域更早達到目標值168，則該第二區域的研磨速率可被增加(由接線172顯示)，使得該第二區域將在與該第一區域幾乎相同的時間到達目標值168。在一些實作中，該基板的第一部分及第二部分兩者的研磨速率被調整，使得終點在兩個部分同時到達。替代地，僅第一部分或第二部分的研磨速率可被調整。
輸出值序列提供輸出信號。在一些實作中，輸出信號可在擬合函數之前被過濾。例如，在某些情況下，輸出信號呈現常規週期性振盪。在不受限於任何特定理論下，此舉可能是因為從旋轉基板至旋轉平臺而移動定向。為了補償此週期性振盪，以下的演算法可應用到輸出值序列：處理信號=sqrt[signal(t)*signal(t)+signal(t-△t)*signal(t-△t)]其中△t為四分之一的振盪週期。該振盪週期可被決定，例如，藉由執行輸出信號的傅立葉轉換，並決定波峰頻率的強度。
最初，在進行研磨之前，電流產生器62可在沒有任何基板存在下被調諧(tuned)到LC電路的共振頻率。此共振頻 率導致輸出信號的最大振幅。
如圖11A所示，對於研磨運作而言，基板100被放置成與研磨墊30接觸。基板100具有導電層116覆蓋底下的圖案化介電層112。由於在研磨之前，導電層116的體塊(bulk)初始時是相對厚且連續的，故該導電層具有低的電阻率。作為結果，來自感應監控系統40的磁場可在導電層中產生渦電流。該渦電流導致該金屬層作用為阻抗源；此舉允許在該導電層的體塊研磨期間監控基板的厚度。
參照圖11B，隨著基板100被研磨，導電層116的體塊部分變薄。隨著導電層116變薄，其薄片電阻率(sheet resistivity)增加，且在該金屬層中的渦電流被衰減(dampened)。在一些實作中，當感應監控系統或不同的監控系統確定該導電層的預定厚度T保持在底層上方時，該基板可被移動到不同的平臺。
參考圖11C，最終導電層116的體塊部分被移除，露出阻障層114並將導電材料116保留在圖案化介電層112之間的溝槽中，以提供裝置及迴圈導體102的互連件108。在一些實作中，當感應監控系統或不同的監控系統(例如，光學監控系統)確定該阻障層被暴露時，該基板可被移動到不同的平臺。
參考圖11D，研磨繼續移除阻障層114，暴露了圖案化介電層112的頂表面。在溝槽中的導電材料116之深度也被減少。在一些實作中，當感應監控系統或不同的監控系統(例如，光學監控系統)確定該阻障層被暴露時，該基板可被 移動到不同的平臺。
若該基板在相同的平臺上經受到該導電層的體塊研磨及該介電層的薄化兩者，則在阻障層114或介電層112的頂表面任一者的暴露之後，感應監控系統40的模式係從體塊厚度監控模式切換至溝槽深度監控模式。一般而言，在溝槽深度監控模式中，導電迴圈所造成的信號中之波峰需要被偵測並從整體信號中提取，以產生數值序列。相反地，在體塊厚度監控模式中，這樣的波峰不被預期或提取，且原始信號可被平均化以監控體塊導電層的厚度。
參考圖11E，在感應監控系統40於溝槽深度監控模式下，該基板被研磨。此舉薄化了介電層112兩者，並減少在該等溝槽中的導電互連件116的深度。如以上所探討的，來自感應監控系統40的信號可被用於偵測研磨終點，並在溝槽到達目標深度D時停止研磨，及/或修改該基板不同部分的研磨速率以改善研磨均勻性。
在一些實作方式中，與其使用感應監控系統來監控體塊研磨，該研磨站包括獨立的渦電流監控系統。在一些實作中，研磨站包括光學監控系統。該光學監控系統可用於偵測阻障層或圖案化介電層的曝光。阻障層或圖案化介電層的曝光之偵測可被用來觸發藉由感應監控系統的監控，或用來觸發感應監控系統從體塊厚度監控模式切換至溝槽深度監控模式。
在一些實作中，研磨後，該基板經受拋光(buffing)步驟。
該感應監控系統可用在各種研磨系統中。無論是研磨墊，或承載頭，或兩者可移動以提供研磨表面及基板之間的相對運動。該研磨墊可為固定到平臺的圓形墊(或某種其他形狀)、在供應及提取滾輪之間延伸的帶子，或連續的皮帶。該研磨墊可附加至平臺上、在研磨運作之間逐漸推進通過平臺，或在研磨期間連續地驅動過平臺。墊可在研磨期間被固定到平臺，或在研磨期間可具有流體承載於平臺及研磨墊之間。該研磨墊可為標準(例如，具有或不具有填料的聚氨酯)粗糙墊、軟墊或固定研磨墊。
此外，儘管先前的描述專注於研磨期間的監控，但將這些技術應用至線內監控系統也是可能的。例如，固定感測器可被定位在研磨站之前的研磨設備之區段中，例如在工廠介面中或附接至因子介面(factor interface)的模組中。負責輸送基板的機器人可將該基板移過感測器。替代地，該基板可被定位在支架上，該支架在工廠介面中或在附接到因子介面的模組中，且致動器可在基板靜置的同時將該感測器移動過基板。在任一種情況下，橫越該基板所取得的量測序列可等同於橫越基板的原位監控系統之感測器的單一掃描，且可如上述地被處理，以產生溝槽的深度之量測。
本發明的實施例及在此說明書中描述的所有功能性運作可實現於數位電子電路中，或電腦軟體、韌體或硬體中，包括在此說明書中揭示的結構構件及其結構等同物，或其組合。本發明的實施例可實作為一或更多個電腦程式產品，亦即一或更多個電腦程式，該等電腦程式有形地體現在訊息載 體中，例如，在非暫態機器可讀取儲存媒體中，或傳播信號中，以藉由資料處理設備執行，或控制該資料處理設備的運作，例如，可編程處理器、電腦或多個處理器或電腦。電腦程式(也稱為程式、軟體、軟體應用程式或編碼)可用任何形式的編程語言撰寫，包括編譯或釋譯(interpreted)語言，且該電腦程式可配置為任何形式，包括配置為獨立程式或配置為模組、組件、子常式(subroutine)，或適合在計算環境中使用的其他單元。電腦程式不必然對應至檔案。程式可被儲存在保持其他程式或資料的檔案之一部分中、在專屬於所考量之程式的單一檔案中，或在多個協調檔案中(例如，儲存一或更多個模組的檔案、子程式，或編碼部分)。電腦程式可經配置以在一個電腦或多個電腦上執行於一個站或分佈橫越多個站且由溝通網路所互連。
在此說明書中描述的處理及邏輯流程可由一或更多個可編程處理器行使，該等處理器執行一或更多個電腦程式，以藉由在輸入資料及產生輸出上運作而行使功能。該等處理及邏輯流程亦可藉由(且設備亦可實作為)特殊用途邏輯電路執行，例如，FPGA(可程式化邏輯閘陣列)或ASIC(特殊用途積體電路)。
本發明的數個實施例已被描述。然而，將理解到各種修改可在不背離本發明的精神及範疇下被產生。從而，其他實施例係在以下請求項的範疇內。

Claims (34)

  1. 一種用於一積體電路之製造的基板，該積體電路具有一層，該層具有複數個導電互連件，該基板包含：一半導體主體；一介電層，該介電層設置於該半導體主體上方；一導電材料的複數個導線，該等導線設置於該介電層中的第一溝槽中，以提供該導電互連件；及該導電材料的一封閉導電迴圈結構，該封閉導電迴圈結構設置於該介電層中的第二溝槽中，其中該封閉導電迴圈結構包含通過一導電區域的複數個開口，以提供複數個電性連接的導電迴圈，其中該封閉導電迴圈結構不電性連接至任何該等導線。
  2. 如請求項1所述之基板，其中該封閉導電迴圈結構定位在該基板的晶片區域之間的一刻劃線區域中。
  3. 如請求項1所述之基板，其中該封閉導電迴圈結構定位在該基板的一晶片區域內。
  4. 如請求項1所述之基板，其中該封閉導電迴圈結構具有導電面積對總表面積的一比例，該比例大約等於在該基板上的一相鄰晶片區域中的該等導線的一圖案密度。
  5. 如請求項1所述之基板，其中該導電材料為銅或鈷。
  6. 如請求項1所述之基板，其中該複數個導電迴圈具有大約0.5微米至10微米的一線寬度。
  7. 如請求項1所述之基板，其中該等開口在該導電區域中被均勻地隔開。
  8. 如請求項7所述之基板，其中該等開口具有一統一大小。
  9. 如請求項1所述之基板，其中該基板包含複數個晶片區域及複數個封閉導電迴圈結構，且該複數個晶片區域之各者包括該複數個封閉導電迴圈結構中一或更多個。
  10. 如請求項1所述之基板，其中該等開口被該介電層填充。
  11. 如請求項1所述之基板，其中該等第二溝槽與該等第一溝槽具有相同深度。
  12. 如請求項1所述之基板，其中該等開口在一矩形圖案中被均勻地隔開。
  13. 如請求項1所述之基板，其中該基板有該導電材料的複數個封閉導電迴圈結構設置在該介電層的該等第二溝槽中，其中該複數個封閉導電迴圈結構中的各封閉導電迴圈結構包含通過一導電區域的複數個開口以提供複數個電性連接的導電迴圈，且其中各封閉導電迴圈結構不電性連接到任何該等導線。
  14. 如請求項13所述之基板，其中該複數個封閉導電迴圈結構係跨於該基板均勻地設置。
  15. 如請求項13所述之基板，其中各封閉導電迴圈結構是一電性獨立(free-standing)特徵。
  16. 一種用於一積體電路之製造的基板，該積體電路具有一層，該層具有複數個導電互連件，該基板包含：一半導體主體；一第一介電層，該第一介電層設置於該半導體主體上方；一導電材料的第一複數個導線，該第一複數個導線設置於該第一介電層中的第一溝槽中，以提供至少一些的該等導電互連件；該導電材料的一第一封閉導電迴圈結構，該第一封閉導電迴圈結構設置於該第一介電層中的第二溝槽中，一第二介電層，該第二介電層設置於該第一介電層上方；該導電材料的一第二複數個導線，該第二複數個導線設置於該第二介電層中的第三溝槽中，以提供至少一些該等導電互連件；及該導電材料的一第二封閉導電迴圈結構，該第二封閉導電迴圈結構設置於該第二介電層中的第四溝槽中，其中該第二封閉導電迴圈結構的一寬度係大於該第一封閉導電迴圈結構的一寬度。
  17. 如請求項16所述之基板，其中該第一封閉導電迴圈及該第二封閉導電迴圈不電性連接到該第一複數個導線及該第二複數個導線的任何一者。
  18. 如請求項17所述之基板，其中該第二封閉導電迴圈幾乎與該第一封閉導電迴圈對齊。
  19. 如請求項18所述之基板，其中該第一封閉導電迴圈電性連接至該第二封閉導電迴圈。
  20. 如請求項16所述之基板，其中該封閉導電迴圈定位在該基板的晶片區域之間的一刻劃線區域中。
  21. 如請求項16所述之基板，其中該封閉導電迴圈定位在該基板的一晶片區域內。
  22. 如請求項16所述之基板，其中該導電材料為銅或鈷。
  23. 一種用於化學機械研磨一基板的方法，該方法包含以下步驟：在製造具有有複數個導電互連件的一層之一積體電路時，研磨一基板的一層，以提供該積體電路的該層，其中該基板的該層包括導線以提供該導電互連件，且其中該基板的該層包括一封閉導電迴圈，該封閉導電迴圈由一溝槽中的一導電材料所形成；及利用一感應監控系統以監控該溝槽中之該導電材料的一深度並產生一信號，其中該監控包括從一核心產生一磁場，該核心具有一分歧(prong)，該分歧幾乎垂直於該基板的該層，其中該磁場間歇地通過該封閉導電迴圈，其中該封閉導電迴圈的一橫向尺寸係大約該分歧之一橫向尺寸的1至2倍。
  24. 如請求項23所述之方法，其中該封閉導電迴圈的導線具有大約0.5微米至10微米的一寬度。
  25. 如請求項23所述之方法，其中該封閉導電迴圈定位在該基板之晶片區域之間的一刻劃線區域中。
  26. 如請求項23所述之方法，其中該封閉導電迴圈定位在該基板的一晶片區域內。
  27. 如請求項23所述之方法，其中該導電材料為銅或鈷。
  28. 如請求項23所述之方法，其中該封閉導電迴圈不電性連接到任何該等導線。
  29. 如請求項23所述之方法，包括以下步驟：經過時間從該信號提取一數值序列，該數值序列代表該導電材料經過時間的該深度；及以下至少一者：藉由從該數值序列確定該導電材料的一深度已達到一目標深度而偵測一研磨終點，或基於該數值序列而調整至少一個壓力，該壓力係由一承載頭於該層的研磨期間施加至該基板，使得該基板上的不同區域具有較接近的該相同終點，相較於沒有這樣的一調整而言。
  30. 如請求項23所述之方法，其中監控該溝槽中之該導電材料的該深度的步驟包含產生隨著時間的一數值序列，該數值序列代表該導電材料隨著時間的該深度。
  31. 如請求項30所述之方法，包含：藉由從該數值序列決定該導電材料的深度已到達一目標深度，來偵測一研磨終點。
  32. 如請求項30所述之方法，包含：基於該數值序列來調整在研磨該基板之該層的期間由一承載頭對該基板施加的至少一個壓力，使得相較於沒有這樣的調整而言該基板上的不同區域更接近相同的終點時間。
  33. 如請求項23所述之方法，其中該封閉導電迴圈是矩形的。
  34. 如請求項23所述之方法，其中該核心包含複數個分歧。
TW104120021A 2014-06-23 2015-06-22 用於感應監控導電溝槽深度的基板特徵 TWI677017B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/312,470 US9911664B2 (en) 2014-06-23 2014-06-23 Substrate features for inductive monitoring of conductive trench depth
US14/312,470 2014-06-23

Publications (2)

Publication Number Publication Date
TW201611107A TW201611107A (zh) 2016-03-16
TWI677017B true TWI677017B (zh) 2019-11-11

Family

ID=54870323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104120021A TWI677017B (zh) 2014-06-23 2015-06-22 用於感應監控導電溝槽深度的基板特徵

Country Status (6)

Country Link
US (2) US9911664B2 (zh)
JP (1) JP2017527982A (zh)
KR (1) KR102346061B1 (zh)
CN (1) CN106415792B (zh)
TW (1) TWI677017B (zh)
WO (1) WO2015200098A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
KR20230093548A (ko) * 2016-10-21 2023-06-27 어플라이드 머티어리얼스, 인코포레이티드 인-시튜 전자기 유도 모니터링 시스템을 위한 코어 구성
WO2018080764A1 (en) 2016-10-28 2018-05-03 Applied Materials, Inc. Core configuration with alternating posts for in-situ electromagnetic induction monitoring system
US11199605B2 (en) 2017-01-13 2021-12-14 Applied Materials, Inc. Resistivity-based adjustment of measurements from in-situ monitoring
TWI789385B (zh) 2017-04-21 2023-01-11 美商應用材料股份有限公司 使用神經網路來監測的拋光裝置
CA2972435A1 (en) * 2017-06-30 2018-12-30 Bombardier Inc. Apparatus and methods for non-destructive inspection using microwave microscopy
KR102414470B1 (ko) * 2017-11-16 2022-06-30 어플라이드 머티어리얼스, 인코포레이티드 연마 패드 마모율 모니터링을 위한 예측 필터
US10901021B2 (en) * 2018-02-27 2021-01-26 Applied Materials, Inc. Method for detecting wafer processing parameters with micro resonator array sensors
TWI825075B (zh) 2018-04-03 2023-12-11 美商應用材料股份有限公司 針對墊子厚度使用機器學習及補償的拋光裝置、拋光系統、方法及電腦儲存媒體
TWI828706B (zh) 2018-06-20 2024-01-11 美商應用材料股份有限公司 用於原位電磁感應監控的基板摻雜補償的方法、電腦程式產品及研磨系統
JP7083279B2 (ja) 2018-06-22 2022-06-10 株式会社荏原製作所 渦電流センサの軌道を特定する方法、基板の研磨の進行度を算出する方法、基板研磨装置の動作を停止する方法および基板研磨の進行度を均一化する方法、これらの方法を実行するためのプログラムならびに当該プログラムが記録された非一過性の記録媒体
WO2020067914A1 (en) 2018-09-26 2020-04-02 Applied Materials, Inc. Compensation for substrate doping in edge reconstruction for in-situ electromagnetic inductive monitoring
US11101175B2 (en) * 2018-11-21 2021-08-24 International Business Machines Corporation Tall trenches for via chamferless and self forming barrier
JP7341022B2 (ja) 2019-10-03 2023-09-08 株式会社荏原製作所 基板研磨装置および膜厚マップ作成方法
US11791224B2 (en) 2020-05-14 2023-10-17 Applied Materials, Inc. Technique for training neural network for use in in-situ monitoring during polishing and polishing system
TWI810069B (zh) * 2020-06-08 2023-07-21 美商應用材料股份有限公司 用於在拋光相鄰導電層的堆疊期間的輪廓控制的系統、方法及電腦程式產品
KR20220114089A (ko) 2020-06-24 2022-08-17 어플라이드 머티어리얼스, 인코포레이티드 연마 패드 마모 보상을 이용한 기판 층 두께의 결정
US11794302B2 (en) 2020-12-15 2023-10-24 Applied Materials, Inc. Compensation for slurry composition in in-situ electromagnetic inductive monitoring

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935508A (en) * 2008-02-07 2009-08-16 Tokyo Seimitsu Co Ltd Film thickness measuring apparatus and film thickness measuring method
WO2010045162A2 (en) * 2008-10-16 2010-04-22 Applied Materials, Inc. Eddy current gain compensation
TW201143977A (en) * 2010-03-02 2011-12-16 Ebara Corp Method for monitoring a polishing process, polishing method, apparatus for monitoring a polishing process, and a polishing apparatus
WO2012148862A2 (en) * 2011-04-27 2012-11-01 Applied Materials, Inc. Eddy current monitoring of metal residue or metal pillars
TW201314758A (zh) * 2011-08-09 2013-04-01 Ebara Corp 研磨監視方法、研磨終點檢測方法及研磨裝置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4000458A (en) 1975-08-21 1976-12-28 Bell Telephone Laboratories, Incorporated Method for the noncontacting measurement of the electrical conductivity of a lamella
US6741076B2 (en) 2000-04-07 2004-05-25 Cuong Duy Le Eddy current measuring system for monitoring and controlling a CMP process
JP2002217196A (ja) * 2001-01-17 2002-08-02 Mitsubishi Electric Corp 半導体装置およびその製造方法
US7078690B2 (en) * 2002-02-04 2006-07-18 Applied Materials, Israel, Ltd. Monitoring of contact hole production
WO2003096394A2 (en) * 2002-05-07 2003-11-20 Agere Systems, Inc. A multi-layer inductor formed in a semiconductor substrate and having a core of ferromagnetic material
US6848166B2 (en) 2002-05-28 2005-02-01 Hitachi Global Storage Technologies Method of protecting the pole piece of a magnetic head during the ion mill patterning of the yoke
US7128803B2 (en) 2002-06-28 2006-10-31 Lam Research Corporation Integration of sensor based metrology into semiconductor processing tools
US7205166B2 (en) * 2002-06-28 2007-04-17 Lam Research Corporation Method and apparatus of arrayed, clustered or coupled eddy current sensor configuration for measuring conductive film properties
US7265382B2 (en) * 2002-11-12 2007-09-04 Applied Materials, Inc. Method and apparatus employing integrated metrology for improved dielectric etch efficiency
US7112960B2 (en) 2003-07-31 2006-09-26 Applied Materials, Inc. Eddy current system for in-situ profile measurement
US7777338B2 (en) 2004-09-13 2010-08-17 Taiwan Semiconductor Manufacturing Co., Ltd. Seal ring structure for integrated circuit chips
KR20090074970A (ko) 2008-01-03 2009-07-08 삼성전자주식회사 가아드 링을 갖는 반도체 장치
US8334582B2 (en) 2008-06-26 2012-12-18 Taiwan Semiconductor Manufacturing Company, Ltd. Protective seal ring for preventing die-saw induced stress
US7709956B2 (en) * 2008-09-15 2010-05-04 National Semiconductor Corporation Copper-topped interconnect structure that has thin and thick copper traces and method of forming the copper-topped interconnect structure
JP2010080551A (ja) 2008-09-24 2010-04-08 Taiyo Yuden Co Ltd 半導体装置
US8628376B2 (en) 2008-11-07 2014-01-14 Applied Materials, Inc. In-line wafer thickness sensing
JP2010118563A (ja) * 2008-11-14 2010-05-27 Renesas Technology Corp 半導体装置
TW201201957A (en) 2010-01-29 2012-01-16 Applied Materials Inc High sensitivity real time profile control eddy current monitoring system
WO2012071002A1 (en) * 2010-11-22 2012-05-31 Andreas Fischer A method and an apparatus for forming electrically conductive vias in a substrate, an automated robot-based manufacturing system, a component comprising a substrate with via holes, and an interposer device
US20120276662A1 (en) * 2011-04-27 2012-11-01 Iravani Hassan G Eddy current monitoring of metal features
US9023667B2 (en) * 2011-04-27 2015-05-05 Applied Materials, Inc. High sensitivity eddy current monitoring system
JP2013004565A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp イメージセンサ構造体、イメージセンサの製造方法およびイメージセンサ
CN103346117B (zh) * 2013-06-13 2015-10-14 华进半导体封装先导技术研发中心有限公司 基于涡流技术的tsv晶圆背面减薄控制方法及系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200935508A (en) * 2008-02-07 2009-08-16 Tokyo Seimitsu Co Ltd Film thickness measuring apparatus and film thickness measuring method
WO2010045162A2 (en) * 2008-10-16 2010-04-22 Applied Materials, Inc. Eddy current gain compensation
TW201143977A (en) * 2010-03-02 2011-12-16 Ebara Corp Method for monitoring a polishing process, polishing method, apparatus for monitoring a polishing process, and a polishing apparatus
WO2012148862A2 (en) * 2011-04-27 2012-11-01 Applied Materials, Inc. Eddy current monitoring of metal residue or metal pillars
TW201314758A (zh) * 2011-08-09 2013-04-01 Ebara Corp 研磨監視方法、研磨終點檢測方法及研磨裝置

Also Published As

Publication number Publication date
CN106415792A (zh) 2017-02-15
TW201611107A (zh) 2016-03-16
US20180166347A1 (en) 2018-06-14
US10199281B2 (en) 2019-02-05
CN106415792B (zh) 2019-11-01
WO2015200098A1 (en) 2015-12-30
JP2017527982A (ja) 2017-09-21
US20150371907A1 (en) 2015-12-24
KR102346061B1 (ko) 2021-12-30
US9911664B2 (en) 2018-03-06
KR20170018455A (ko) 2017-02-17

Similar Documents

Publication Publication Date Title
TWI677017B (zh) 用於感應監控導電溝槽深度的基板特徵
TWI649799B (zh) 導電溝槽深度之感應監控
KR102608200B1 (ko) 인-시튜 모니터링으로부터의 측정들의 비저항 기반 조정
US10350723B2 (en) Overpolishing based on electromagnetic inductive monitoring of trench depth
JP7330215B2 (ja) インシトゥ電磁誘導モニタリングのための基板ドーピングの補償
TWI753018B (zh) 具有補償濾波的端點偵測