JP2006505114A - コンタクトホール製造の監視 - Google Patents

コンタクトホール製造の監視 Download PDF

Info

Publication number
JP2006505114A
JP2006505114A JP2003566897A JP2003566897A JP2006505114A JP 2006505114 A JP2006505114 A JP 2006505114A JP 2003566897 A JP2003566897 A JP 2003566897A JP 2003566897 A JP2003566897 A JP 2003566897A JP 2006505114 A JP2006505114 A JP 2006505114A
Authority
JP
Japan
Prior art keywords
wafer
electron beam
contact
inspection
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003566897A
Other languages
English (en)
Other versions
JP4601295B2 (ja
Inventor
アレクサンダー カディシェヴィッチ,
アヴィ サイモン,
Original Assignee
アプライド マテリアルズ イスラエル リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アプライド マテリアルズ イスラエル リミテッド filed Critical アプライド マテリアルズ イスラエル リミテッド
Publication of JP2006505114A publication Critical patent/JP2006505114A/ja
Application granted granted Critical
Publication of JP4601295B2 publication Critical patent/JP4601295B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Abstract

製造検査のための方法は、半導体基板及び該基板を覆って形成された非導電層を含むウェーハを受け取ることと、それに続いて、該非導電層を貫通して該基板に達するコンタクト開口のエッチングを実行することであって、該コンタクト開口が、該ウェーハ上の検査領域内に予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を含むこととを含む。電子ビームは、該検査領域を照射するように向けられ、該電子ビームに反応して該基板を流れる試料電流が測定される。該試料電流は、該コンタクト開口の寸法を評価するために分析される。

Description

関連出願
この特許は、2002年2月4日に出願された米国仮出願第60/354361号の優先権の利益を主張する。
発明の分野
本発明は、一般に、半導体デバイス製造及びプロセス制御に関し、具体的には、半導体ウェーハに形成されたコンタクトホールの監視に関する。
発明の背景
コンタクトホールの製造は、半導体デバイス製造時において共通する工程である。該コンタクトホールは、通常、酸化物層等の上にある非導電性の層を介した半導体または金属層への電気的接続を形成するのに用いられる。コンタクトホールを製造するために、フォトレジストから構成される層が、ウェーハ表面に堆積される。該フォトレジストは、コンタクトホールの位置に開口を有する、ウェーハを覆う「マスク」を形成するために、紫外線照射にさらされ、硬化されて現像される。次いで、該ウェーハは、エッチングステーションに移送されて、上記非導電性の層を貫通して下に向かって半導体層に達するコンタクトホールが形成される。そして、該フォトレジストマスクは除去され、該コンタクトホールが金属で充填される。同様のプロセスは、ウェーハ表面にトレンチまたはビアを製造する際に用いられる。
矛盾のないデバイス性能を保障するために、コンタクト開口の深さ、幅及び底部表面の清浄度は、注意深く制御しなければならない。(本特許出願の内容において、および特許請求の範囲において、「コンタクト開口」という用語は、コンタクトホール、ビア及びトレンチを含む上述した全てのタイプの構造を指す。)コンタクト開口の寸法のずれは、接触抵抗の変動につながる可能性がある。それらの変動が大き過ぎる場合、該変動は、デバイス性能に有害な影響を与え、且つプロセス歩留まりの損失につながる可能性がある。従って、製造プロセスは、コンタクト開口の形成においてずれが発生したらすぐに該ずれを検知して、プロセスにおける高価なウェーハの損失を避けるための矯正的行動をとるために、注意深く監視し且つ制御しなければならない。
従来、コンタクトホールを検査するために、走査型電子顕微鏡(scanning electron microscope;SEM)を使用することが知られている。SEMの原理、および半導体デバイス構造のミクロ分析におけるその用途は、例えば、Yacobi等による、Microanalysis of Solids(Plenum Press,New York,1994)の第2章に記載されており、これを本願明細書に組み入れる。コンタクトホールは、通常、幅よりも深さのほうが大きいため、専用の高アスペクト比(high aspect ratio;HAR)イメージングモードが用いられる。絶縁層を下方に向かって貫通して下の半導体に達する、開いたホールは、明るいイメージを呈するが、半導体層に完全に晒されていない、閉じたホールは、薄暗い。
SEMを使用したHAR技術は、実施するのに時間がかかり且つコストがかかる。また該技術は、コンタクトホールを閉じさせる可能性がある、異なる種類の妨害物(例えば、該ホール底部の残留物の付着とは対照的に、該ホールの不十分なエッチング)を識別することができない。更に、HARイメージング技術は、一般に、フォトレジストマスクが、ウェーハ表面から除去された後のみに用いることができる。従って、コンタクトホールが、不十分にエッチングされていることが検査時に判明しても、該エッチングプロセスを継続する可能性はない。
コンタクトホール検査のための代替方法は、Yamada等により、「An In−Line Process Monitoring Method Using Electron Beam Induced Substrate Current,」in Microelectronics−Reliability 41:3(March 2001)の455〜459頁に記載されており、これを本願明細書に組み入れる。試料電流とも呼ばれる、電子ビームシステムにおける補正電流は、一次電子ビームから該試料を通って(例えば、ウェーハを通って)地球に流れる吸収電流として定義される。換言すれば、該試料電流は、一次ビーム電流と、二次及び後方散乱した電子による該試料の総電子出力との差に等しい。該試料電流は、一次電子ビームのエネルギが、該試料の正または負の荷電領域にあるかによって、正または負となることが可能である。Yamada等は、電子ビームを、シリコン基板上のSiO表面層内の単一のホール及びホール群に向けて、その結果として生じる補正電流を測定した。彼らは、補正電流が、ホール底部の酸化膜厚やホール径の良好なインジケータであることを見出した。
発明の概要
本発明の幾つかの態様の目的は、コンタクト開口の製造を監視するための改良された方法及びシステムを提供することである。
本発明の好ましい実施形態においては、コンタクト開口の製造を監視するために、テストパターンが半導体ウェーハ上に形成される。該テストパターンは、該ウェーハ上に形成されるミクロ電子デバイスにおいて使用されるコンタクトホールやビアと同様の寸法及びその他の特性を有する、コンタクト開口(ホールおよび/またはトレンチ)から構成される配列を備える。好ましくは、該テストパターンは、スクライブ線上等の、該ウェーハの非実用的領域に配置される。場合により、開口の同じ種類及びサイズ、あるいは開口の異なる種類及びサイズのいずれかを含み、この種の多数のテストパターンが、該ウェーハ上の異なる位置に形成される。
上記テストパターンの開口は、同じプロセスを用いて、実用的なホールおよび/またはトレンチと同時に、該ウェーハ内にエッチングされる。該エッチングが完了したと考えられると、該ウェーハは、電子ビームを該テストパターンに向けて、生成される試料電流を測定することによって検査される。該試料電流の大きさは、予想される開口サイズ及びプロセスパラメータのための所定の較正基準と比較される。測定された電流の該基準からのずれは、上記ホールが適切にエッチングされていないことを示し、そのため修正手段を講ずることができる。好ましくは、上記試料電流の測定は、該エッチングプロセスで使用されるフォトレジストマスクが該ウェーハから除去される前に行われる。従って、該試料電流が、開口が充分深くなく、または充分大きくないことを示している場合には、適切なホールサイズに達するまで、該エッチングプロセスを続行することができる。
多数の開口を有する広いテストパターンの使用は、公知のホール監視システムにおけるような大きな高解像度のSEMの代わりに、比較的低解像度のシンプルな電子ビーム源を用いて本発明を実施することを可能にする。その結果、本発明を実施するテストプローブを同じチャンバ内のまたは隣接するチャンバ内のエッチャと組み合わせることが実用的になり、その結果、ホールのエッチング及びコンタクトホールの検査を、大気中に移すことなく、共に迅速且つ都合よく実行することができる。本発明の幾つかの好ましい実施形態においては、エッチングチャンバ及びホール監視テストチャンバは、クラスタツールにおける2つのステーションとして実装される。このようなコンタクトホールの計測を実際の製造工程と統合すると、品質管理フィードバックループが短縮され、その結果、プロセス欠陥が発生した場合に、該欠陥を検知して直ちに修正することができ、それによって損失イールドが低減される。
このように、本発明の好ましい実施形態に従って、
製造検査のための方法であって、
半導体基板と、該基板を覆って形成された非導電層とを備えるウェーハを受け取るステップであって、それに続いて、該非導電層を貫通して該基板に達するコンタクト開口をエッチングし、該コンタクト開口が、該ウェーハ上の検査領域内の予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を備える、上記ステップと、
上記検査領域を照射する為に電子ビームを向けるステップと、
該電子ビームに反応して上記基板を流れる試料電流を測定するステップと、
上記コンタクト開口の寸法を評価するために上記試料電流を分析することとを含む、方法が提供される。
一般に、上記コンタクト開口は、コンタクトホール、ビアまたはトレンチを含む。
場合により、二次電子信号が測定されて、上記試料電流と共に分析される。
好ましくは、上記テストパターンは、少なくとも10×10μmのサイズであり、また、少なくとも100個のコンタクト開口を備える。最も好ましくは、電子ビームを向けることは、該ビームを、上記テストパターンのサイズに略等しい領域に収束させることを含む。
好ましい実施形態においては、上記ウェーハを受け取るステップは、上記非導電層を覆うフォトレジスト層が設けられているウェーハを受け取ることを含み、該フォトレジスト層は、上記コンタクト開口をエッチングする際に使用されており、上記試料電流を測定するステップは、該試料電流を判定すると共に、該フォトレジスト層を除去する前に、上記検査領域を照射することを含む。好ましくは、上記試料電流が、上記コンタクト開口の寸法が所定の限界以下であることを示す場合、該寸法を増すために、上記フォトレジスト層を用いた上記非導電層の更なるエッチングが実行される。
一般に、上記配列に含まれていないコンタクト開口のうちの少なくとも幾つかは、上記ウェーハ上の多数のマイクロ電子回路に属しており、該回路は、スクライブ線によって分離されており、また上記検査領域は、好ましくは、該スクライブ線のうちの1つの上に配置されている。
好ましくは、上記検査領域は、上記ウェーハ上の異なる位置にある複数のそのような検査領域のうちの1つであり、上記電子ビームを向けることは、該検査領域の少なくとも2つの各々も照射するように、該電子ビームと該ウェーハのうちの少なくとも一方を位置決めすることを含む。
好ましい実施形態においては、上記電子ビームを向けるステップは、上記検査領域をプリチャージするように、プリチャージ期間中に該電子ビームを作動させることと、その後、該プリチャージ期間に続いて、検査期間中に該電子ビームを作動させると共に、上記試料電流を測定することとを含む。好ましくは、上記プリチャージ期間中に上記電子ビームを作動させることは、負の電荷を上記検査領域の表面に与えることを含み、また、上記検査期間中に上記電子ビームを作動させることは、安定した測定のために定常状態で作用するように、該ビーム電流を充分低く設定することと、上記コンタクト開口の底部と絶縁材料との間の差異を強めるように、該電子ビームのエネルギを設定することとを含む。
別の好ましい実施形態においては、上記試料電流を測定するステップは、上記検査領域に隣接して上記ウェーハに固定された導電性接触パッドを接触させることと、該接触パッドを流れる電流を測定することとを含む。代替実施形態においては、上記電子ビームを向けるステップは、該電子ビームをパルス化すると共に、上記検査領域を照射することを含み、上記試料電流を測定するステップは、上記ウェーハに対する容量性結合によって該電流を測定することを含む。
好ましくは、該試料電流を分析することは、上記コンタクト開口の深さ及び幅のうちの少なくとも一方を評価することを含む。
好ましい実施形態においては、上記試料電流を分析するステップは、上記コンタクト開口内の残留物を検出することを含み、また上記方法は、該残留物を除去するために上記電子ビームを上記ウェーハに照射することを更に含む。
また、本発明の好ましい実施形態に従って、
マイクロ電子デバイスを製造する方法であって、
ウェーハ上の非導電層を貫通して、それを覆って該非導電層が形成されている半導体基板に達するコンタクト開口をエッチングするステップであって、該コンタクト開口が、該ウェーハ上の検査領域内の予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を含んでいる上記ステップと、
電子ビームを向けて該検査領域を照射するステップと、
該電子ビームに反応して上記基板を流れる試料電流を測定するステップと、
上記コンタクト開口の寸法を評価するために、上記試料電流を分析するステップと、を含む、方法が提供される。
本発明の好ましい実施形態に従って、
非導電層を貫通して半導体基板に達するコンタクト開口のエッチング後の、該半導体基板と、該基板を覆って形成された非導電層とを含むウェーハの製造検査のための装置であって、
電子ビームを向けて、予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を含むウェーハ上の検査領域を照射するように適合されている電子ビーム源と、
上記電子ビームに反応して、上記基板を流れる試料電流を測定するために結合された電流測定装置と、
測定された試料電流に応答して上記コンタクト開口の寸法を評価するように適合されているコントローラとを備える装置が追加的に提供される。
場合によって、二次電子検出器も、上記電子ビーム照射の結果として上記ウェーハから射出された電子による信号を測定するために結合されている。
更に、本発明の好ましい実施形態に従って、
半導体基板と、
該基板を覆って形成され、且つ非導電層を貫通し上記基板に達してエッチングされる複数のコンタクト開口を有する非導電層であって、該コンタクト開口が、ウェーハの検査領域内に予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を含む非導電層とを含む半導体ウェーハが提供される。
また、本発明の好ましい実施形態に従って、
マイクロ電子デバイスを製造するためのクラスタツールであって、
非導電層を貫通して半導体基板に達するコンタクト開口を製造するために、該半導体基板と、該基板を覆って形成された非導電層とを含むウェーハをエッチングするように適合されているエッチングステーションであって、該コンタクト開口が、該ウェーハの予め画定された検査領域内の予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を含む、エッチングステーションと、
電子ビームを向けて上記ウェーハ上の検査領域を照射するように適合されている電子ビーム源と、該電子ビームに反応して上記基板に流れる試料電流を測定するために結合された電流測定装置とを備える検査ステーションと、
測定した試料電流に基づいて、上記コンタクト開口の寸法を評価し、且つ該評価した寸法に応答して、エッチングツールの動作パラメータを調整するように適合されているコントローラとを備える、クラスタツールが提供される。
好ましくは、該ツールは、上記ウェーハを上記エッチングツールから上記検査ツールへ移送するように適合されているロボットを含み、該ウェーハは真空に保たれる。
更に好ましくは、上記コントローラは、上記試料電流が、上記コンタクト開口の寸法が所定の限界以下であることを示す場合に、該寸法を増すための上記非導電層の更なるエッチングのために、上記ウェーハを上記エッチングステーションに戻すように適合されている。
本発明は、図面と共に考えれば、本発明の好ましい実施形態の以下の詳細な説明からより完全に理解されるであろう。
好ましい実施形態の詳細な説明
本発明の好ましい実施形態に従って、半導体ウェーハ20及びその上に形成されたテストパターン22の詳細を概略的に示す図1A及び図1Bについて説明する。図1Aは、該テストパターンを挿入拡大した該ウェーハの平面図である。図1Bは、図1Aの線1B−1Bに沿った該テストパターンの拡大断面図である。図1Aには、単一のテストパターン22のみが示されているが、ウェーハ20の表面に、多数のテストパターンを配置してもよい。好ましくは、該テストパターンは、該ウェーハ上の有用なスペースの損失を最少化するために、ウェーハ20上の隣接するダイの間のスクライブ線24上に位置している。
テストパターン22は、好ましくは、ホール26から構成される配列を備える。一般に、該ホールは、径が約100nmになるようにデザインされ、約0.5μm〜1μm離間している。該テストパターン全体は、一般に、少なくとも10×10μmの面積をカバーし、最も好ましくは、約30×30μmをカバーする。該ホール及びテストパターンのこれらの寸法及び間隔は、一例として挙げられているが、他の寸法及び間隔も同様に用いることができる。ホール26の製造の寸法及び方法は、ウェーハ20におけるコンタクトホールの製造の寸法及び方法にできる限り近付けるようにする。全てのホール26が、同じ寸法を有するように図には示されているが、異なるサイズ及び形状のホールを、ウェーハ20上の同じテストパターン配置でまたは異なる配置で適切に用いることができる。該テストパターンは、以下に説明するように、ウェーハ20が検査されるときに、強力な試料電流を与えるために、好ましくは、非常に多くのホールを備え、最も好ましくは、少なくとも100個のホールを備える。該テストパターンは、トレンチやビア等の他の種類のコンタクト開口(図示せず)を含んでもよい。
一般的な用途においては、非導電性酸化物層30は、シリコン基板層28を覆って形成されており、またフォトレジスト32は、該酸化物層上に堆積されている。ホール26は、パターン22を検査しようとするウェーハに関する実用的回路特性が等しくなるように、材料の堆積、フォトリソグラフィ及びエッチングの同じプロセスによって形成される。ホール26内において、基板層28は、該ウェーハの実用的領域内にエッチングされるコンタクトホールにさらされるのと同程度さらされる。パターン22に電子ビームが照射されたときに生成される上記試料電流の測定値は、層28が該ホール内でさらされる程度を示す。この測定を容易にするため、導電性接触パッド33を、パターン22の下の、ウェーハ20の下側に形成してもよい。該試料電流を測定する際に用いられる装置及び方法を、図3〜図5に示し、該図を参照して説明する。
図2A〜図2Fは、異なるプロセス条件の下でのホール26の形成を示す、半導体ウェーハの領域の概略断面図である。それらの図に示す例示的な適用においては、ホール26は、導電性強化のためにTiSiを含有する基板層28の領域34に対するコンタクトを形成しようとするものである。領域34は、通常、公知の方法によって層28内に形成されたゲート構造の一部である。酸化物層30は、一般に、シリコン基板とガラスとの間にSiの可能な添加を伴う、アンドープシリコンガラス(undoped silicon glass;USG)またはシリコンボロンリンガラス(boron phosphorus silicon glass;BPSG)あるいはlow−k(低誘電率)絶縁体等の材料を備える。しかし、それらの図に示す構造は、単に実例としてのものであり、ホール26は、他の構造内におよび他の構造に隣接して同様に形成してもよい。
図2Aは、完全にエッチングされた開ホール、例えば、要望通りに層28にきれいにさらされているコンタクトホールを示す。このセットにおける残りの図は、異なるプロセス欠陥の結果を示す。図2Bにおいて、ホール26は、典型的に、例えば、エッチングプロセスにおける問題、あるいは、酸化物層30の均一性における問題により、不完全にエッチングされている。その結果として、ホール26内に露出している層28の領域は、所望量よりも小さい。この場合、ホール26の該領域に電子ビームが照射されたときに生成される上記試料電流は、図2Aの場合に生成される基準電流よりも小さくなる。上記ホールが、層28に接触するために金属で充填された場合、その接触抵抗は、所望量よりも高くてもよい。
図2Cにおいては、エッチングプロセスが強すぎ、あるいは長く続きすぎており、ホール26のオーバーエッチングを生じている。この場合、上記試料電流は、一般に、図2Aの場合よりも大きくなる。オーバーエッチングは、領域34に対しておよび他の構造に対して有害な影響を有する可能性があり、また、ホール26の底部における汚染物質の付着につながる可能性がある。
図2Dは、典型的には、深刻なプロセス欠陥により、ホール26が、層28に達せずに止まっている、ひどく不完全なエッチングの場合を示す。この種の閉じたコンタクトホールの場合、測定した試料電流は、非常に低くなり、また、該ホールが金属で充填された場合の接触抵抗は、非常に高くなる。
そして、図2Eにおいては、ホール26は適切にエッチングされているが、フォトレジストポリマー残留物等の汚染物質38が、該ホールの底部に堆積している。この汚染物質は、一般に、測定試料電流の減少を引き起こす。この残留物質が除去されない場合には、ホール26が金属で充填されると、該残留物は高い接触抵抗をもたらす可能性がある。
図3は、本発明の好ましい実施形態に係る、コンタクトホール検査用ステーション40を概略的に示すブロック図である。ステーション40は、検査中にウェーハ20がその上に配置されるモーションステージ44を含むチャンバ42を備える。電子銃46は、電子ビームをウェーハ20に向け、電流計48は、ウェーハで生成された試料電流を測定する。該電流計は、場合によって、接触パッド33により、基板層28との電気的接触において、ウェーハ20の下面に電気的に結合されている。銃46により生成された電子ビームは、上述したように、パターン22の幅に略等しい径、例えば、通常、約10〜30μmを有する。該銃の電子エネルギは、ウェーハ20内の材料の正及び負の両方の荷電領域をカバーするために、好ましくは可変であり、最も好ましくは、約500〜5000eVである。(該正の荷電領域は、表面層からの二次電子及び後方散乱電子の総出力が、一次電子ビーム電流よりも大きい電子エネルギの範囲であり、該負の荷電領域は、該総出力が一次ビーム電流よりも小さい範囲である。公知のこれらの現象は、Yacobi等による上記の著書の38〜39頁に記載されている。)この目的に対して適切な電子銃は、例えば、Omicron Nano Technology GmbH(Taunusstein,Germany)によって製造されたEKF 1000 小スポット電子源である。この銃は、典型的なSEMシステムで用いられる高解像度の電子ビーム装置よりもかなり小さく、且つより安価である。
ステージ44は、テストパターン22が、銃46のビーム内に適切に配置されるようにウェーハ20を位置決めする。該パターン及び該電子ビームの大きな特徴サイズ(30μm)を考慮すると、約±5μmの位置決め解像度で十分である。単純化及び省スペースのために、ステージ44は、好ましくは、R−θ(移動/回転)ステージを備える。別法として、または追加的に、該ステージは、X−Y移動を実現してもよく、あるいは、銃46は、ウェーハ20の上に移動してもよく、または、電子ビーム自体は、偏向させてもよい。テストパターンが、ウェーハ20上の多数の位置に設けられる際、ステージ44は、それらのテストパターンの内の幾つかが、電子ビームによって連続的に照射されるように、該ウェーハを位置決めする(あるいは、上記電子銃を移動させてもよく、またはそのビームを偏向させてもよい)。ウェーハ全体にわたって、コンタクトホールの均一性が保たれることを確実にするために、上記試料電流は、各パターン位置において測定される。追加的にまたは別法として、異なるサイズまたは形状のコンタクト開口を検査するために、異なるテストパターンが該ウェーハ上に設けられている場合、上記試料電流は、好ましくは、各パターンの種類に対して測定される。場合により、ウェーハ20から放射された二次電子の電流は、従来知られているように、二次電子検出器49を用いて同時に測定される。
銃46及びステージ44の位置決め及び動作は、銃制御ユニット52及びステージ制御ユニット54を介してメインコントローラ50によって制御される。一般に、低解像度光顕微鏡(OM/PAL)56に基づくプリアライメントユニットは、位置決め及びアライメントのために上記テストパターンをウェーハ上に配置するために、OM/PAL制御ユニット58を介してコントローラ50により使用される。この目的のために適当な顕微鏡は、例えば、Optem(Fairport,New York)によって製造されている。動作中、真空ポンプ60によりチャンバ42内で真空が維持され、該真空ポンプも、真空制御ユニット62を介してコントローラ50によって制御及び監視される。ロボット64は、ウェーハをチャンバ42内に挿入し、また該ウェーハを該チャンバから移動させる。コントローラ50は、ロボット制御ユニット66を介して該ロボットと通信する。ロボット64は、好ましくは、図4の下方に示すように、ウェーハを、クラスタツール内の他のステーションへ、および該ステーションから移送するのに使用される。
ステージ44の位置決め及びテストパターン22を照射するための銃46の発射の後、コントローラ50は、電流計48によって測定された試料電流を受ける。該コントローラは、測定された電流を、予測されるホールサイズ、材料、エッチング条件及びその他の適用可能なプロセスパラメータに対して確立されている基準と比較する。該コントローラが、該測定電流が該基準の所定の許容範囲外にあると判断した場合には、該コントローラは、好ましくは製造プロセスを中断して、ユーザワークステーション68を介してシステムオペレータに知らせる。該オペレータは、検査結果を評価した後、必要な修正作業を実施する。この作業は、(図2Bまたは図2Dに示すように)上記コンタクトホールのエッチングが不十分な場合に更にエッチングを実行すること、あるいは、該ホールの底部に堆積している可能性があるポリマー残留物(図2E)を除去することを含むんでもよい。後者の場合、ポリマー膜を、電子銃46を用いた高密度電子ビーム照射によって除去することも可能である。すなわち、ステーション40は、プロセス修正及び欠陥検出に用いることができる。
図4は、本発明の好ましい実施形態に係る、検査ステーション40が組み込まれているクラスタツール70の概略平面図である。この組込みは、ステーション40の構成部材、特に電子銃46の小サイズ化及び単純化によって可能である。上述したように、コンタクトホール評価のためにウェーハ20にテストパターン22を用いることは、そのような小さく単純な電子銃を使用できるようにする。この技術とは違って、HARイメージング法等の従来のコンタクトホール評価の方法は、単一のコンタクトホールに対して個別に実行される。SEMで使用される大きく複雑な電子ビームシステムは、一般に、クラスタツールにおける統合には適していない。
図4の実施形態の図において、ロボット64は、フォトレジスト32が酸化物層30を覆って付着され、その後、フォトリソグラフィにより露光されてテストパターン22を含む回路形状構成が形成された後に、ウェーハ20を受け取る。ツール70の内部は空気が抜かれているので、ロボット64は、ウェーハ20を周囲雰囲気にさらすことなく、該ウェーハをチャンバからチャンバへ移送することができる。一般に、該ウェーハは、まず洗浄ステーション72内において洗浄された後、エッチングステーション74内に挿入される。この段階において、ホール26は、好ましくは、プラズマエッチングプロセスによって、層30を貫通して形成されている。上記の工程は既知であり、またここでは単に説明のために記載する。ツール70における上記ステーションの他の構成も同様に用いることができる。
ウェーハ20にホール26をエッチングした後、該ウェーハは、検査ステーション40に移される。この時点において、該ウェーハは(エッチングされたホールを除いて)露光されたフォトレジストの層によってまだ覆われている。ステーション40において、ウェーハ20からの試料電流が測定され、その結果が、上述したように、コントローラ50により評価される。該試量電流が、適用可能な基準の所定の許容範囲内にある場合、該ウェーハのコンタクトホールは、許容できると考えられる。ロボット64は、残ったフォトレジストの除去のために、ウェーハ20をプラズマアッシングステーション78へ移動させる。必要に応じて、チャンバ40内でのコンタクトホール検査は、アッシング後に繰り返してもよい。一方、ステーション40で測定された試料電流が、上記ホールが不十分にエッチングされていることを示すように低すぎる場合には、ロボット64は、ステーション40での再検査のために、該ウェーハをエッチングステーション74に戻すように指示されてもよい。
図5は、本発明の好ましい実施形態に係る、コンタクトホール検査のための方法を概略的に示すフローチャートである。上述したように、ウェーハ20は、まずエッチング工程80においてエッチングされてホール26が製造され、その後、該ウェーハは、移送工程82において、検査ステーション40のチャンバ42へ移送される。位置決め工程84において、ステージ44は、テストパターン22を電子銃46のビーム内に配置するように作動される。
パターン22からの試料電流は、好ましくは、定常状態で測定される。このため、プリチャージ工程86において、パターン22の領域は、銃46からのビームによりまずプリチャージされる。好ましくは、ウェーハ表面は、上記電子銃を、(例えば、そのエネルギにおいて、該ウェーハからの後方散乱電子及び二次電子の出力が一次電子ビーム電流よりも小さい)負の荷電領域内のエネルギで作動させることによって、負にプリチャージされる。上述したように、フォトレジストの場合、一般に、この条件は、該電子ビームエネルギの全ての値に対して維持される。SiOの場合、好ましくは2keV以上の高いビームエネルギを、負の帯電を与えるのに使用することができる。上記ウェーハ表面の負のプリチャージは、ホール26を、ファラデーカップとして作用させ、その結果、比較的少ない電子が該ホールから射出される。
上記プリチャージ工程の後、電流測定工程88において、上記試料電流が測定されると共に、上記電子銃が発射される。工程88で用いられる電子ビームエネルギ及び密度は、工程86においてウェーハをプリチャージさせるのに使用されるのと同じかまたは異なってもよい。好ましくは、測定の安定性のため、工程88で使用されるビーム電流は、該ウェーハをプリチャージさせるのに使用するビーム電流よりも低い。追加的にまたは別法として、良好な開ホールと、閉じているまたは不十分にエッチングされているホールとの最適な差異のために、工程88におけるビームエネルギは、基板層28の正の荷電領域内にあるように設定される。このエネルギの選択は、基板層28と絶縁材料との間の最適な試料電流の差異をもたらし、それに伴って上記コンタクトホールの底部における残留絶縁材料に対する感度が増す。基板層28とアースとの間に(例えば、ウェーハとの貧弱な電気的接触により)良好なオーミックコンタクトが存在しない場合、上記電子ビームはパルス化する可能性があり、上記試料電流は、容量性結合によって測定される。いずれの場合においても、該電流は、上記ホールのサイズに概ね比例する。該電流は、エッチングされていない絶縁材料または残留物質が、該ホール内の層28を覆ったままである程度まで減少する。場合により、多数の異なる電子ビームエネルギを、出力曲線上の多数の異なる点で上記試料電流を検査するのに使用してもよい。更なるオプションとして、上述したように、総二次電子出力は、上記試料電流測定値と相補的である追加的な情報を生成するために、検出器49を用いて測定してもよい。
該試量電流の測定後、電流比較工程90において、コントローラ50は、該測定値が、このテストパターンに対する基準の特定の範囲内にあるか否かを確かめる。該基準電流は、好ましくは、予め適切な較正手順を用いて決定され、該コントローラのメモリに蓄積される。上述したように、許容可能な電流範囲は、とりわけ、上記ホールのサイズ、該ウェーハ層の成分及びその他のプロセスパラメータに依存する。該電流が特定の範囲内にある場合、プログラムチェック工程92において、コントローラ50は、このウェーハに対して検査するための別のパターンがあるか否かを判断するテストプログラムをチェックする。ある場合には、工程84において該コントローラは、次の領域を選定して、該ウェーハをそれに伴って再配置する。そして、工程86〜90が繰り返される。
工程90において、上記測定された試料電流が範囲外にあることが分かった場合には、欠陥通知工程94において、コントローラ50は、ワークステーション68にそのずれを知らせる。そして、システム70のオペレータは、上述したように、修正作業を行う。この作業は、例えば、ウェーハ20の更なるエッチング、該問題の源及び本質を判断するための診断テスト、および/または今後コンタクトホールが適切にエッチングされるようなプロセスパラメータの調節を含んでもよい。上述したように、ポリマー膜が上記コンタクトホールの底部に見つかった場合には、電子銃46を、該膜を除去するのに使用してもよい。
本願明細書に記載した好ましい実施形態は、特に、コンタクトホールの監視に注力しているが、本発明の原理は、半導体ウェーハ製造プロセスにおける他の形状構成寸法(特に重要な寸法)の測定及び監視等の他の品質管理処理にも適用することができる。本発明に係る上記方法は、そのような形状構成の幅、および該形状構成を形成する層の厚さの標識を実現できる。それらの方法は、上述した実施形態において述べたように、金属堆積前だけでなく、金属堆積後に用いて、コンタクト、断線に対する配線及び金属ライン、短絡及び他の欠陥を検査することに適応することができる。
従って、上述した好ましい実施形態が、実施例として言及され、また本発明が、本願明細書で特に示され説明されているものに限定されないことは認識されるであろう。むしろ、本発明の範囲は、本願明細書に記載した様々な特徴の組み合わせ及び副次的な組み合わせや、上記の説明を読んだときに、当業者に思い浮かぶであろう、および従来、開示されていない本発明の変形例及び変更例を含む。
本発明の好ましい実施形態に係る、その上にテストパターンが形成された半導体ウェーハの概略平面図である。 図1Aの線1B−1Bに沿ったテストパターンの概略断面図である。 異なるプロセス条件の下でウェーハ内にエッチングされたコンタクトホールを示す、半導体ウェーハの領域の概略断面図である。 異なるプロセス条件の下でウェーハ内にエッチングされたコンタクトホールを示す、半導体ウェーハの領域の概略断面図である。 異なるプロセス条件の下でウェーハ内にエッチングされたコンタクトホールを示す、半導体ウェーハの領域の概略断面図である。 異なるプロセス条件の下でウェーハ内にエッチングされたコンタクトホールを示す、半導体ウェーハの領域の概略断面図である。 異なるプロセス条件の下でウェーハ内にエッチングされたコンタクトホールを示す、半導体ウェーハの領域の概略断面図である。 異なるプロセス条件の下でウェーハ内にエッチングされたコンタクトホールを示す、半導体ウェーハの領域の概略断面図である。 本発明の好ましい実施形態に係る、コンタクトホール製造を検査するための装置を概略的に示すブロック図である。 本発明の好ましい実施形態に係る、コンタクトホール検査ステーションを含むクラスタツールの概略平面図である。 本発明の好ましい実施形態に係る、コンタクトホール製造及び検査のための方法を概略的に説明するフローチャートである。
符号の説明
20…半導体ウェーハ、22…テストパターン、24…スクライブ線、26…ホール、46…電子銃、50…メインコントローラ

Claims (46)

  1. 製造検査のための方法であって、
    半導体基板と、該基板を覆って形成された非導電層とを備えるウェーハを受け取るステップであって、それに続いて、該非導電層を貫通して該基板に達するコンタクト開口をエッチングし、該コンタクト開口が、該ウェーハ上の検査領域内の予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を備える前記ステップと、
    前記検査領域を照射する為に電子ビームを向けるステップと、
    該電子ビームに反応して前記基板を流れる試料電流を測定するステップと、
    前記コンタクト開口の寸法を評価するために前記試料電流を分析するステップと
    を含む、方法。
  2. 前記コンタクト開口が、コンタクトホールを備える、請求項1に記載の方法。
  3. 前記コンタクト開口が、トレンチを備える、請求項1に記載の方法。
  4. 前記テストパターンが、少なくとも10×10μmのサイズである、請求項1に記載の方法。
  5. 前記テストパターンが、少なくとも100個のコンタクト開口を備える、請求項4に記載の方法。
  6. 前記電子ビームを向けることが、該ビームを、前記テストパターンのサイズに略等しい領域に収束させることを含む、請求項4に記載の方法。
  7. 前記ウェーハを受け取るステップが、前記非導電層を覆うフォトレジスト層が設けられているウェーハを受け取るステップを含み、該フォトレジスト層が、前記コンタクト開口をエッチングする際に使用されており、前記試料電流を測定するステップが、該試料電流を判定すると共に、前記フォトレジスト層を除去する前に、前記検査領域を照射することを含む、請求項1に記載の方法。
  8. 前記試料電流が、前記コンタクト開口の寸法が所定の限界以下であることを示す場合、該寸法を増すために、前記フォトレジスト層を用いて前記非導電層を更にエッチングする工程を含む、請求項7に記載の方法。
  9. 前記配列に含まれていないコンタクト開口のうちの少なくとも幾つかが、前記ウェーハ上の多数のマイクロ電子回路に属しており、該回路が、スクライブ線によって分離されており、前記検査領域が、該スクライブ線のうちの1つの上に配置されている、請求項1に記載の方法。
  10. 前記検査領域が、前記ウェーハ上の異なる位置にある複数のそのような検査領域のうちの1つであり、前記電子ビームを向けることが、前記検査領域の少なくとも2つの各々も照射するように、該電子ビームと該ウェーハのうちの少なくとも一方を位置決めすることを含む、請求項1に記載の方法。
  11. 前記電子ビームを向けるステップが、前記検査領域をプリチャージするように、プリチャージ期間中に前記電子ビームを作動させる工程と、その後、該プリチャージ期間に続いて、検査期間中に前記電子ビームを作動させると共に、前記試料電流を測定する工程とを含む、請求項1に記載の方法。
  12. 前記プリチャージ期間中に前記電子ビームを作動させる工程が、負の電荷を前記検査領域の表面に与えることを含む、請求項11に記載の方法。
  13. 前記検査期間中に前記電子ビームを作動させる工程が、前記基板の正の荷電領域に前記電子ビームのエネルギを設定することを含む、請求項12に記載の方法。
  14. 前記試料電流を測定するステップが、前記検査領域に隣接して前記ウェーハに固定された導電性接触パッドを接触させる工程と、該接触パッドを流れる電流を測定する工程と、を含む、請求項1に記載の方法。
  15. 前記電子ビームを向けるステップが、前記電子ビームをパルス化すると共に、前記検査領域を照射する工程を含み、前記試料電流を測定するステップが、前記ウェーハに対する容量性結合によって該電流を測定する工程を含む、請求項1に記載の方法。
  16. 前記試料電流を分析するステップが、前記コンタクト開口の深さ及び幅のうちの少なくとも一方を評価する工程を含む、請求項1に記載の方法。
  17. 前記電子ビームに反応して前記基板から射出された二次電子電流を測定するステップと、該二次電子電流を前記試料電流と共に分析するステップとを含む、請求項1に記載の方法。
  18. 前記試料電流を分析するステップが、前記コンタクト開口内の残留物を検出することを備え、また該残留物を除去するために前記電子ビームを前記ウェーハに照射するステップを含む、請求項1に記載の方法。
  19. マイクロ電子デバイスを製造する方法であって、
    ウェーハ上の非導電層を貫通して、それを覆って該非導電層が形成されている半導体基板に達するコンタクト開口をエッチングするステップであって、該コンタクト開口が、該ウェーハ上の検査領域内の予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を備える、前記ステップと、
    電子ビームを向けて前記検査領域を照射するステップと、
    前記電子ビームに反応して前記基板を流れる試料電流を測定するステップと、
    前記コンタクト開口の寸法を評価するために、前記試料電流を分析するステップと、
    を含む、方法。
  20. 非導電層を貫通して半導体基板に達するコンタクト開口のエッチング後の、該半導体基板と、該基板を覆って形成された非導電層とを含むウェーハの製造検査のための装置であって、
    電子ビームを向けて、予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を備えるウェーハ上の検査領域を照射するように適合されている電子ビーム源と、
    前記電子ビームに反応して、前記基板を流れる試料電流を測定するために結合された電流測定装置と、
    測定された試料電流に応答して前記コンタクト開口の寸法を評価するように適合されているコントローラと、
    を備える、装置。
  21. 前記コンタクト開口が、コンタクトホールを備える、請求項20に記載の装置。
  22. 前記コンタクト開口が、トレンチを備える、請求項20に記載の装置。
  23. 前記テストパターンが、少なくとも10×10μmのサイズである、請求項20に記載の装置。
  24. 前記テストパターンが、少なくとも100個のコンタクト開口を備える、請求項23に記載の装置。
  25. 前記電子ビーム源が、前記電子ビームを、前記テストパターンのサイズに略等しい領域に収束させるように適合されている、請求項23に記載の装置。
  26. 前記電流測定装置が、前記試料電流を測定するように適合されおり、前記電子ビームが、フォトレジスト層を前記ウェーハから除去する前に、該ウェーハ上の前記非導電層を覆うフォトレジスト層を照射し、該フォトレジスト層が、前記コンタクト開口をエッチングする際に既に使用されている、請求項20に記載の装置。
  27. 前記検査領域が、前記ウェーハ上の異なる位置にある複数のそのような検査領域のうちの1つであり、また前記電子ビームが、前記検査領域のうちの少なくとも2つの各々を照射するように、前記電子ビーム源と前記ウェーハとのうちの少なくとも一方を配置するように適合されているステージを位置決めすることを備える、請求項20に記載の装置。
  28. 前記電子ビーム源が、前記検査領域をプリチャージするように、プリチャージ期間中に第1のビームエネルギで作動し、その後、該プリチャージ期間に続く検査期間中に、第2のビームエネルギで作動するように適合されおり、前記電流測定装置が、前記試料電流を測定する、請求項20に記載の装置。
  29. 前記プリチャージ期間中に、前記電子ビームが、負の荷電粒子を前記検査領域の表面に与える、請求項28に記載の装置。
  30. 前記第2のビームエネルギが、前記基板の正の荷電領域内にあるように選択される、請求項29に記載の装置。
  31. 前記電流測定装置が、接触パッドを流れる電流を測定するように、前記検査領域に隣接して前記ウェーハに固定された導電性接触パッドを接触させるように結合されている、請求項20に記載の装置。
  32. 前記電子ビーム源が、パルス源を備え、前記電流測定装置が、前記ウェーハに対する容量性結合によって前記電流を測定するように結合されている、請求項20に記載の装置。
  33. 前記コントローラが、測定された試料電流に応答して、前記コンタクト開口の深さ及び幅のうちの少なくとも一方を評価するように適合されている、請求項20に記載の装置。
  34. 前記電子ビームに反応して前記基板から射出された二次電子電流を測定するように適合されている二次電子検出器を備え、前記コントローラが、更に、該二次電子電流を前記試料電流と共に分析するように適合されている、請求項20に記載の装置。
  35. 前記コントローラが、更に、前記試料電流に基づいて、前記コンタクト開口内の残留物を検出するように適合されおり、前記電子ビーム源が、該残留物を除去するために、前記ウェーハに前記電子ビームを照射するように適合されている、請求項20に記載の装置。
  36. 半導体基板と、
    該基板を覆って形成され、且つ非導電層を貫通し前記基板に達してエッチングされる複数のコンタクト開口を有する非導電層であって、該コンタクト開口が、前記ウェーハの検査領域内に予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を備える非導電層と
    を備える、半導体ウェーハ。
  37. 前記配列に含まれていないコンタクト開口のうちの少なくともいくつかが、前記ウェーハ上の多数のマイクロ電子回路に属しており、該回路が、スクライブ線によって分離されており、前記検査領域が、該スクライブ線のうちの1つの上に配置されている、請求項36に記載のウェーハ。
  38. 前記コンタクト開口が、コンタクトホールを備える、請求項36に記載のウェーハ。
  39. 前記コンタクト開口が、トレンチを備える、請求項36に記載のウェーハ。
  40. 前記テストパターンが、少なくとも10×10μmのサイズである、請求項36に記載のウェーハ。
  41. 前記テストパターンが、少なくとも100個のコンタクト開口を備える、請求項36に記載のウェーハ。
  42. 前記ウェーハで生成された試料電流を受けるように、前記検査領域に隣接して前記基板に固定された導電性接触パッドを備える、請求項36に記載のウェーハ。
  43. マイクロ電子デバイスを製造するためのクラスタツールであって、
    非導電層を貫通して半導体基板に達するコンタクト開口を製造するために、該半導体基板と、該基板を覆って形成された非導電層とを含むウェーハをエッチングするように適合されているエッチングステーションであって、該コンタクト開口が、該ウェーハの予め画定された検査領域内に予め画定されたテストパターン内に配列されたコンタクト開口から構成される配列を備える、前記エッチングステーションと、
    電子ビームを向けて前記ウェーハ上の検査領域を照射するように適合されている電子ビーム源と、前記電子ビームに反応して前記基板に流れる試料電流を測定するために結合された電流測定装置とを備える検査ステーションと、
    測定した試料電流に基づいて、前記コンタクト開口の寸法を評価し、且つ該評価した寸法に応答して、エッチングツールの動作パラメータを調整するように適合されているコントローラと
    を備える、クラスタツール。
  44. 前記ウェーハを前記エッチングツールから前記検査ツールへ移送するように適合されているロボットを備え、前記ウェーハが真空に保たれる、請求項43に記載のツール。
  45. 前記コントローラが、前記試料電流が、前記コンタクト開口の寸法が所定の限界以下であることを示す場合に、該寸法を増すための前記非導電層の更なるエッチングのために、前記ウェーハを前記エッチングステーションに戻すように適合されている、請求項43に記載のツール。
  46. 前記コントローラが、更に、前記試料電流に基づいて、前記コンタクト開口内の残留物を検出するように適合されおり、前記電子ビーム源が、該残留物を除去するために前記ウェーハを前記電子ビームで照射するように適合されている、請求項43に記載のツール。
JP2003566897A 2002-02-04 2003-02-04 コンタクト開口の製造を監視して検査する方法 Expired - Fee Related JP4601295B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US35436102P 2002-02-04 2002-02-04
PCT/US2003/003494 WO2003067653A2 (en) 2002-02-04 2003-02-04 Monitoring of contact hole production

Publications (2)

Publication Number Publication Date
JP2006505114A true JP2006505114A (ja) 2006-02-09
JP4601295B2 JP4601295B2 (ja) 2010-12-22

Family

ID=27734360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003566897A Expired - Fee Related JP4601295B2 (ja) 2002-02-04 2003-02-04 コンタクト開口の製造を監視して検査する方法

Country Status (6)

Country Link
US (1) US7078690B2 (ja)
JP (1) JP4601295B2 (ja)
KR (1) KR101013346B1 (ja)
CN (1) CN100561699C (ja)
AU (1) AU2003215060A1 (ja)
WO (1) WO2003067653A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532894A (ja) 2006-04-03 2009-09-10 シーイービーティー・カンパニー・リミティッド ホール検査装置及び前記装置を用いるホール検査方法
JP2010530426A (ja) * 2007-06-21 2010-09-09 アクチミス ファーマシューティカルズ インコーポレーテッド Crth2アンタゴニストのアミン塩
JP2010530425A (ja) * 2007-06-21 2010-09-09 アクチミス ファーマシューティカルズ インコーポレーテッド Crth2アンタゴニストの粒子
JPWO2014115740A1 (ja) * 2013-01-23 2017-01-26 株式会社日立ハイテクノロジーズ パターン測定方法、荷電粒子線装置の装置条件設定方法、および荷電粒子線装置
WO2017026789A1 (ko) * 2015-08-13 2017-02-16 한국기계연구원 전자빔을 이용한 인쇄회로기판의 검사장치 및 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2826730B1 (fr) * 2001-06-29 2003-09-05 Commissariat Energie Atomique Procede de charge d'une structure comportant un corps isolant
US7038224B2 (en) * 2002-07-30 2006-05-02 Applied Materials, Israel, Ltd. Contact opening metrology
US7473911B2 (en) 2002-07-30 2009-01-06 Applied Materials, Israel, Ltd. Specimen current mapper
WO2005017997A1 (en) 2003-08-01 2005-02-24 Applied Materials Israel, Ltd. Charged particle beam inspection
US8000837B2 (en) 2004-10-05 2011-08-16 J&L Group International, Llc Programmable load forming system, components thereof, and methods of use
KR100620726B1 (ko) 2004-12-29 2006-09-13 동부일렉트로닉스 주식회사 콘택 홀 형성 디파인 정도 검사 방법 및 그에 따른 장치
US7999353B1 (en) 2005-04-26 2011-08-16 Northwestern University Mesoscale pyramids, hole arrays and methods of preparation
DE102005041283B4 (de) * 2005-08-31 2017-12-14 Globalfoundries Inc. Verfahren und Halbleiterstruktur zur Überwachung der Herstellung von Verbindungsstrukturen und Kontakten in einem Halbleiterbauelement
JP4833217B2 (ja) * 2005-09-29 2011-12-07 株式会社トプコン 半導体分析装置
CN101273447B (zh) * 2005-09-29 2010-06-16 株式会社拓普康 半导体分析装置
CN100459087C (zh) * 2006-07-21 2009-02-04 中芯国际集成电路制造(上海)有限公司 确定半导体特征的方法和用于制造集成电路的方法
US7525325B1 (en) * 2006-12-18 2009-04-28 Sandia Corporation System and method for floating-substrate passive voltage contrast
DE102007063229B4 (de) * 2007-12-31 2013-01-24 Advanced Micro Devices, Inc. Verfahren und Teststruktur zur Überwachung von Prozesseigenschaften für die Herstellung eingebetteter Halbleiterlegierungen in Drain/Source-Gebieten
CN103165486B (zh) * 2011-12-08 2015-09-02 中芯国际集成电路制造(上海)有限公司 硅通孔检测结构及对应的检测方法
US9304160B1 (en) * 2012-05-08 2016-04-05 Kla-Tencor Corporation Defect inspection apparatus, system, and method
US9257260B2 (en) 2013-04-27 2016-02-09 Kla-Tencor Corporation Method and system for adaptively scanning a sample during electron beam inspection
US9911664B2 (en) * 2014-06-23 2018-03-06 Applied Materials, Inc. Substrate features for inductive monitoring of conductive trench depth
WO2017003754A1 (en) * 2015-07-02 2017-01-05 Applied Materials, Inc. Correction of non-uniform patterns using time-shifted exposures
CN112233993B (zh) * 2020-09-24 2022-10-21 上海华力集成电路制造有限公司 检测晶圆通孔缺陷的方法及装置
CN114743893B (zh) * 2022-06-13 2022-09-16 绍兴中芯集成电路制造股份有限公司 导电插塞的深度的监控方法、检测结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10281746A (ja) * 1997-04-09 1998-10-23 Nec Corp 位置検出装置および方法
JP2000174077A (ja) * 1998-12-08 2000-06-23 Nec Corp 半導体ウエハーの検査方法
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4578279A (en) * 1981-05-26 1986-03-25 International Business Machines Corporation Inspection of multilayer ceramic circuit modules by electrical inspection of unfired green sheets
US5766360A (en) * 1992-03-27 1998-06-16 Kabushiki Kaisha Toshiba Substrate processing apparatus and substrate processing method
US5637186A (en) * 1995-11-22 1997-06-10 United Microelectronics Corporation Method and monitor testsite pattern for measuring critical dimension openings
US5736863A (en) * 1996-06-19 1998-04-07 Taiwan Semiconductor Manufacturing Company, Ltd. Abatement of electron beam charging distortion during dimensional measurements of integrated circuit patterns with scanning electron microscopy by the utilization of specially designed test structures
KR100236716B1 (ko) * 1997-07-25 2000-01-15 윤종용 반도체장치의 제조방법
US6235634B1 (en) * 1997-10-08 2001-05-22 Applied Komatsu Technology, Inc. Modular substrate processing system
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
AU2001225804A1 (en) * 2000-04-18 2001-10-30 Kla-Tencor Corporation Improved test structures and methods for inspecting and utilizing the same
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
JP3732738B2 (ja) 2000-12-08 2006-01-11 ファブソリューション株式会社 半導体デバイス検査装置
DE10118402A1 (de) * 2001-04-12 2002-10-24 Promos Technologies Inc Kontaktkette für das Testen und deren relevantes Fehlerbeseitungsverfahren

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10281746A (ja) * 1997-04-09 1998-10-23 Nec Corp 位置検出装置および方法
JP2000174077A (ja) * 1998-12-08 2000-06-23 Nec Corp 半導体ウエハーの検査方法
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009532894A (ja) 2006-04-03 2009-09-10 シーイービーティー・カンパニー・リミティッド ホール検査装置及び前記装置を用いるホール検査方法
KR101484454B1 (ko) 2006-04-03 2015-01-22 전자빔기술센터 주식회사 홀 검사 장치 및 상기 장치를 이용한 홀 검사 방법
JP2010530426A (ja) * 2007-06-21 2010-09-09 アクチミス ファーマシューティカルズ インコーポレーテッド Crth2アンタゴニストのアミン塩
JP2010530425A (ja) * 2007-06-21 2010-09-09 アクチミス ファーマシューティカルズ インコーポレーテッド Crth2アンタゴニストの粒子
JPWO2014115740A1 (ja) * 2013-01-23 2017-01-26 株式会社日立ハイテクノロジーズ パターン測定方法、荷電粒子線装置の装置条件設定方法、および荷電粒子線装置
WO2017026789A1 (ko) * 2015-08-13 2017-02-16 한국기계연구원 전자빔을 이용한 인쇄회로기판의 검사장치 및 방법

Also Published As

Publication number Publication date
AU2003215060A8 (en) 2003-09-02
WO2003067653A3 (en) 2004-01-22
KR20050018638A (ko) 2005-02-23
CN1628380A (zh) 2005-06-15
CN100561699C (zh) 2009-11-18
WO2003067653A2 (en) 2003-08-14
AU2003215060A1 (en) 2003-09-02
KR101013346B1 (ko) 2011-02-10
JP4601295B2 (ja) 2010-12-22
US20030146381A1 (en) 2003-08-07
US7078690B2 (en) 2006-07-18

Similar Documents

Publication Publication Date Title
JP4601295B2 (ja) コンタクト開口の製造を監視して検査する方法
US7279689B2 (en) Contact opening metrology
US7602197B2 (en) High current electron beam inspection
US6700122B2 (en) Wafer inspection system and wafer inspection process using charged particle beam
US6853204B2 (en) Wafer inspection method of charging wafer with a charged particle beam then measuring electric properties thereof, and inspection device based thereon
KR100388690B1 (ko) 반도체장치 테스터
US7655482B2 (en) Chemical mechanical polishing test structures and methods for inspecting the same
US8674317B2 (en) Sample surface inspection apparatus and method
US6524873B1 (en) Continuous movement scans of test structures on semiconductor integrated circuits
JP2006338881A (ja) 電子顕微鏡応用装置および試料検査方法
JP4695909B2 (ja) 半導体集積回路装置の製造方法
US7473911B2 (en) Specimen current mapper
JP4728361B2 (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
JP2007194422A (ja) 欠陥検査装置用テストパターンウエハ、その製造方法及びそれを用いた欠陥検査装置の評価方法
JP4147233B2 (ja) 電子線装置
JP2008034475A (ja) 半導体装置の製造方法
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
JP2002270655A (ja) 半導体装置の製造方法
JP4463249B2 (ja) 欠陥検査方法
JPWO2004036639A1 (ja) エッチング装置及びそれを用いた半導体装置の製造方法
JP2006270128A (ja) 試料の欠陥検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060127

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090511

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090518

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090610

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090617

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20090710

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20090717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090805

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100316

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100831

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131008

Year of fee payment: 3

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees