JP2006270128A - 試料の欠陥検出方法 - Google Patents

試料の欠陥検出方法 Download PDF

Info

Publication number
JP2006270128A
JP2006270128A JP2006173244A JP2006173244A JP2006270128A JP 2006270128 A JP2006270128 A JP 2006270128A JP 2006173244 A JP2006173244 A JP 2006173244A JP 2006173244 A JP2006173244 A JP 2006173244A JP 2006270128 A JP2006270128 A JP 2006270128A
Authority
JP
Japan
Prior art keywords
sample
electron beam
wafer
layer
electron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006173244A
Other languages
English (en)
Inventor
Mamoru Nakasuji
護 中筋
Toru Satake
徹 佐竹
Shinji Nomichi
伸治 野路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ebara Corp
Original Assignee
Ebara Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ebara Corp filed Critical Ebara Corp
Priority to JP2006173244A priority Critical patent/JP2006270128A/ja
Publication of JP2006270128A publication Critical patent/JP2006270128A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】試料にメッキ層を形成した後直ちにその欠陥を検出することができる検出方法を提供する。
【解決手段】溝部を設けたSiO層(62)上に銅メッキ層(60)が形成された試料の欠陥を検出する欠陥検出方法である。この方法は、電子銃から放出された電子線(63)を細く絞り、試料のSiO層を通過させ、SiO層の溝部の底部の銅メッキ層に電子線を入射させて走査する。これら走査点から放出された二次電子(64,68)を検出して試料の欠陥を検出する。
【選択図】図3(a)

Description

本発明は、電子線装置及びその電子線装置を用いた欠陥検出方法に関し、詳しくは、例えば銅メッキ等の膜が形成された試料の膜内部に存在するボイド等の欠陥を検出する方法に関する。
銅メッキ等の膜が形成された試料(例えばウェハ等)については当該銅メッキ層の内部にボイド等の欠陥が生じる場合がある。従来では、このようなメッキ層内部の欠陥は、メッキ後直ちに検出することが不可能であり、配線を終了した後電位コントラスト測定等を行うことにより検出されていた。また、CMP装置で研磨した後の試料表面の検査は光学顕微鏡を使用して行っていた。
一方、電子銃が空間電荷制限領域で動作している場合には、カソード電流に存在するショット雑音はショット雑音低減係数(Γ)倍になることが知られている。更に、電子銃が熱電子放出カソードを有する電子銃である場合には、電子銃の輝度にはラングミュアの限界値という理論値があり、その値を大きく越えることはできないと考えられていた。
上記のように、従来では、メッキ層内部の欠陥はメッキ後直ちに検出することが不可能でCMP装置により研磨した後でしか検出できず、メッキ層の形成後何工程かのプロセス経過後、欠陥が検出されていた。そのため、原因究明や迅速な対応策を直ちに採ることが不可能であった。また、CMP装置により研磨した後の試料表面を光学顕微鏡で検査する場合には、0.3μm以下の大きさの欠陥は発見することが困難であった。
更に、電子銃を空間電荷制限領域で動作させることによりカソード電流に存在するショット雑音を小さくしても、試料電流に存在するショット雑音は小さくなるものであるかどうかについては不明であった。また、電子銃が熱電子放出カソードを有する電子銃である場合、電子銃の輝度にはラングミュアの限界値があるため、シュミレーションでは高い輝度を確保できる結果が得られても、実際にそのような高い輝度が実現できるとは何人も考えてはいなかった。
本発明は従来の上記のような課題に鑑みてなされたものであり、解決しようとする一つの課題は、試料にメッキ層を形成した後直ちにその欠陥を検出することができる方法を提供することである。
本発明が解決しようとする別の課題は、試料の欠陥を高速で検出する方法を提供することである。
上記課題は以下の手段により解決される。即ち、本願の発明の一つは、溝部を設けたSiO層上に銅メッキ層が形成された試料の欠陥を検出する欠陥検出方法であって、電子銃から放出された電子線を細く絞り、試料のSiO層を通過させ、前記SiO層の溝部の底部の銅メッキ層に電子線を入射させて走査し、前記走査点から放出された二次電子を検出して試料の欠陥を検出するようにしている。
本願発明の一つの実施形態において、偏向器によって前記電子線を偏向させることにより前記走査を行うようにしている。
本願発明の別の実施形態において、前記偏向器による走査のクロック周波数は100MHz以上である。
試料にメッキ層を形成した後直ちにその欠陥を検出することができる電子線装置及び検出方法について図面を参照して説明する。
図1において、電子線装置1が模式的に示されている。この電子線装置1は、電子銃から放出された電子線を細く絞り、細く絞られた電子ビームを検査されるべき試料(例えば銅メッキの膜が形成されたウェハ等)Wの表面上に照射する光学系(以下、単に光学系と呼ぶ)10と、ウェハWから放出された反射電子又は二次電子を検出する検出系と、ウェハWを保持する試料台40とを備えている。
光学系10は、空間電荷制限条件で電子線を放出する電子銃11と、電子線を軸合わせする偏向器12,13と,電子線を集束するレンズ14と,NA開口15と、偏向器16及び17と,対物レンズ18とを備え、それらは、図1に示すように、ウェハWの表面に垂直な方向に光軸Aに沿って、電子銃11を最上部にして順に配置されている。電子銃11は、熱電子放出型のカソード(LaBカソード)111、ウェーネルト112及びアノード113を有している。カソード111はその先端が曲率半径30μmの球の一部の形状をした円錐形状で形成され、この円錐形状のコーン角度は90度である。また、電子銃11は空間電荷制限条件で動作されており、カソードから放出される電流はショット雑音がΓ(但し、Γ<1)倍に低減されている。従ってカソード電流の1/100ないし1/10000程度の電子ビーム電流しか得られない場合でも、ショット雑音がΓ倍に減少することができる。また、熱電子放出電子銃(LaB電子銃)で、電界放出型(FE)電子銃や熱電界放出型(TFE)電子銃やショットキー電子銃並の輝度を有することができ、カソード電流980μAで7.5×10A/cmsrの輝度が20kvで得られる。
検出系は、試料Wから放出された反射電子を検出する反射電子検出器31と、試料Wから放出された二次電子を検出する二次電子検出器32とを備えている。
試料台40は、ウェハを固定する静電チャック41を有しており、この静電チャック41には中央部と周辺部の2箇所に分割された電極が設けられており、その上にウェハWが平坦に固定される。上に凸に反ったウェハであっても平坦にチャックすることができる。また、静電チャックはXYステージに固定されており、このXYステージは、X方向の位置を測定するマグネスケール42とセンサー43、及びY方向の位置を測定するセンサー44を備えている。XYステージは、更に、試料を一つの軸方向に連続的に移動させかつ他の軸方向にはステップ移動させる。
上記構成の電子線装置1において、電子銃11から放出された電子線は、カソード11の背後に虚のクロスオーバを作る。この場合、クロスオーバを虚のクロスオーバとすることにより、ラングミュアの限界値を遙かに越える超高輝度を比較的広い範囲で達成できる。超高輝度が得られる電子銃電流が流れるように、ウェネルト112に与える電圧を決定する。当該クロスオーバは、軸合わせ用の偏向器12及び13、並びにNA開口15を通過し、レンズ14と対物レンズ18で集束されてビーム状に細く絞られ、ウェハWに収束され、試料上に縮小像を形成する。偏向器16及び17で電子ビームを偏向することにより、ウェハWを走査することができる。この場合走査のクロック周波数は100MHz以上で行うことができる。
ウェハWから放出された二次電子は、対物レンズの下に設けられた検出器32の電場により光軸Aから分離されて符号Bで示された軌道を通り、二次電子検出器32に入射して検出される。
図2は上記電子線装置により得られた、試料としてのウェハの二次電子信号波形を示しており、図2(a)はウェハの断面の一部を示し、図2(b)はその断面の位置に対応する二次電子信号波形を示す。図2(a)において符号60は銅メッキ層であり、61は銅メッキ層内部に形成されたボイド等の欠陥であり、62はSiOの層である。電子ビーム63の入射に対して欠陥が無い位置では、反射電子64の信号波形が符号65及び67(図2(b))で示されているように大きく、一方、欠陥が存在する位置では、反射電子64の信号波形が符号66(図2(b))で示されているように小さい。反射電子64が表面に出てくるためには、入射される電子ビーム63のエネルギーが欠陥のある場所まで進入して、そこで後方散乱されその電子が表面まで出てくる必要がある。従って、電子ビームの飛程(レンジ)は銅メッキの層若しくは膜の厚さの2倍は必要であり、多少の余裕を考慮して2.5倍の飛程であればよい。一方、二次電子68は、反射電子が表面に出る直前に作られたものが表面に出て検出される。本実施形態では銅メッキ層の厚みを1μmとしたため、電子ビームのエネルギーは30kevとした。
図3は、銅メッキ層の溝の深部に存在するボイドを検出する場合に特に有効な実施の形態を示す。図3(a)はウェハの断面の一部を示し、図3(b)はその断面の位置に対応する二次電子信号波形を示す。この実施形態では、電子ビーム63をウェハの表面に対して垂直でなく角度を持たせた方向から入射させ、SiOの層62を通過させることにより、エネルギーロスを少なくして電子ビームが銅メッキ層の底部に到達するようにしている。この実施形態の場合、ボイド61が存在する位置では、反射電子64の信号波形が符号66(図3(b))で示されているように、ボイドが無い位置での信号波形65,67と比べて大きく歪んでいる。
次に、図4を参照して、CMP装置で研磨されたウェハ等の試料表面の欠陥を検査する電子線装置について説明する。
まず、試料に流れるビーム電流が非常に小さい場合に、カソードから放出された電子線のショット雑音が分配雑音でどのようになるかを検討する。カソードは空間電荷制限条件で動作するものとする。
カソードから放出された電子線でのショット雑音は、
Figure 2006270128
ここで、Io:カソード電流、e:電荷、Γ:空間電荷制限条件によるショット雑音低減係数、Δf:増幅器の帯域幅、をそれぞれ意味する。
試料に流れるビーム電流をIとすると、Iはカソード電流Ioより十分小さいので、分配雑音が加わる。即ち、試料でのショット雑音は、
Figure 2006270128
従って、試料電流に流れるショット雑音もΓ倍(Γ<1)に低減されることが明らかとなった。
図4には、CMP装置で研磨されたウェハ等の試料表面の欠陥を検査する電子線装置1’が模式的に示されている。この電子線装置1’は、電子銃から放出された電子線を細く絞り、細く絞られた電子ビームを検査されるべき試料(例えばCMP装置で研磨されたウェハ等の試料)Wの表面上に照射する光学系(以下、単に光学系と呼ぶ)10’と、ウェハWから放出された二次電子を検出する検出系30’と、ウェハWを保持する試料台40’とを備えている。
光学系10’は、空間電荷制限条件で電子線を放出する図1の実施形態と同様の電子銃11と、電子線を軸合わせする偏向器12’及び13’と,電子線を集束するレンズ14’と,NA開口15’と、偏向器16’及び17’と,電磁偏向器17’’と、対物レンズ18’とを備え、それらは、図4に示すように、ウェハWの表面に垂直な方向に光軸A’に沿って、電子銃11を最上部にして順に配置されている。電子銃11は、図1の実施形態と同様に熱電子放出型のカソード111、ウェーネルト112及びアノード113を有している。電子銃11のウェーネルト112のバイアスをある程度深くすることにより、電子銃11は空間電荷制限条件で動作することができ、カソードから放出される電流はショット雑音がΓ(但し、Γ<1)倍に低減されている。また、7×10A/cmsrの輝度が4.5kvで得られ、ラングミュアの限界値4.2×10A/cmsrより2桁以上大きい輝度が得られる。NA開口15’は、ここから後方散乱された電子がカソード近傍のバーチャルカソードに戻る量を少なくするべく、レンズ14’の試料側に設けられている。
検出系は、試料Wから放出された二次電子を検出する二次電子検出器31’を有し、この二次電子検出器31’は偏向器16’よりも電子銃側に配置されている。
試料台40’は、ウェハWを平坦に固定する静電チャック41’を有しており、この静電チャック41’には複数個(本実施形態では3個)の穴45(その内の一つのみを示す)が設けられている。これら穴には押し棒46が挿入されている。ウェハWを静電チャック41’からアンロードする場合には、3本の押し棒46でウェハを持ち上げ、アンロードアーム47をウェハの下に入れ、アンロードアーム47の上面に設けられた静電チャック48で固定することにより行う。押し棒46には弱いコイルバネ49を介して小さい静電チャック50が取り付けられており、ウェハWのロード・アンロードが安全に行われる。ロード・アンロードチャンバ51にはゲートバルブ52を介して予備室53が接続されている。アクチュエータ54がアンロードアーム47の駆動を行う。アンロードアーム47、静電チャック48及びアクチュエータ54で搬送装置を構成する。また、静電チャック41’はXYステージに固定されており、XYステージは、X方向のステージ位置を測定するレーザスケール55とセンサー56、及びY方向のステージ位置を測定するレーザスケール57を備えている。XYステージは、更に、試料を一つの軸方向に連続的に移動させかつ他の軸方向にはステップ移動させる。
上記構成の電子線装置1’において、電子銃11は空間電荷制限領域内で作動するように調整される。従って、電子線が発生させるショット雑音を大幅に小さくすることができる。電子銃11から放出された電子線は、軸合わせ用の偏向器12’及び13’によりレンズ14’とNA開口15’を最適に通過するように調整される。電子線は更にレンズ14’と対物レンズ18とで集束されてポイント状に細く絞られ、ウェハWに合焦される。偏向器16’及び17’で電子ビームを偏向することによりウェハWを走査する。この場合、上記のように、7×10A/cmsr以上の高い輝度が得られ、ラングミュアの限界値4.2×10A/cmsrより10倍以上大きいので、100nmの電子ビーム径で100nA以上のビーム電流が得られる。従って、100MHzで走査させてもS/N比20が得られ、0.1μm以上の研磨面の傷等の欠陥を検出できる程の分解能が得られる。
ウェハWから放出された二次電子は、電磁偏向器17’’により光軸Aから分離されて符号B’で示された軌道を通り、二次電子検出器31’に入射して検出される。
次に、図5及び図6を参照して上記電子線装置を用いた半導体デバイスの製造方法を説明する。
図5は半導体デバイスの製造方法の一実施例を示すフローチャートである。この実施例の工程は以下の主工程を含んでいる。
(1)ウェハを製造するウェハ製造工程(又はウェハを準備するウェハ準備工程)
(2)露光に使用するマスクを製造するマスクを製造するマスク製造工程(又はマスクを準備するマスク準備工程)
(3)ウェハに必要な加工処理を行うウェハプロセッシング工程
(4)ウェハ上に形成されたチップを一個づつ切り出し、動作可能にならしめるチップ組立工程
(5)できたチップを検査するチップ検査工程
なお、上記のそれぞれの主工程は更に幾つかのサブ工程からなっている。
これらの主工程の中で、半導体デバイスの性能に決定的な影響を及ぼすのが(3)のウェハプロセッシング工程である。この工程では、設計された回路パターンをウェハ上に順次積層し、メモリーやMPUとして動作するチップを多数形成する。このウェハプロセッシング工程は以下の各工程を含んでいる。
(1)絶縁層となる誘電体薄膜や配線部、或いは電極部を形成する金属薄膜等を形成する薄膜形成工程(CVDやスパッタリング等を用いる)
(2)この薄膜層やウェハ基板を酸化する酸化工程
(3)薄膜層やウェハ基板を選択的に加工するためにマスク(レチクル)を用いてレジストパターンを形成するリソグラフィー工程
(4)レジストパターンに従って薄膜層や基板を加工するエッチング工程(例えばドライエッチング技術を用いる)
(5)イオン・不純物注入拡散工程
(6)レジスト剥離工程
(7)加工されたウェハを検査する工程
なお、ウェハプロセッシング工程は必要な層数だけ繰り返し行い、設計通り動作する半導体デバイスを製造する。
図6は、図5のウェハプロセッシング工程の中核をなすリソグラフィー工程を示すフローチャートである。リソグラフィー工程は以下の各工程を含む。
(1)前段の工程で回路パターンが形成されたウェハ上にレジストをコートするレジスト塗布工程
(2)レジストを露光する工程
(3)露光されたレジストを現像してレジストのパターンを得る現像工程
(4)現像されたレジストパターンを安定化するためのアニール工程
上記の半導体デバイス製造工程、ウェハプロセッシング工程、及びリソグラフィー工程については、周知のものでありこれ以上の説明を要しないであろう。
上記(7)の検査工程に本発明に係る欠陥検査方法、欠陥検査装置を用いると、微細なパターンを有する半導体デバイスでも、スループット良く検査できるので、全数検査が可能となり、製品の歩留まりの向上、欠陥製品の出荷防止が可能となる。
〔発明の効果〕
上記電子線装置及び検出方法によれば、以下のような効果を奏する。
(1)LaBカソードを有する電子銃で7×10A/cmsr以上の高い輝度を得ることができ、ラングミュアの限界値4.2×10A/cmsrより10倍以上大きいので、100nmの電子ビーム径で100nA以上のビーム電流が得られる。従って、100MHzで走査させてもS/N比20が得られ、0.1μm以上の研磨面の傷等の欠陥を検出できるようになった。
(2)熱電子放出電子銃を空間電荷制限条件で使用しかつ0.2程度のショット雑音低減係数Γが得られるので、銅メッキ層に存在するボイド等の欠陥を検出するような信号のコントラストが小さい場合でも、また100MHzのような高い周波数で走査させても、十分なS/N比を得ることができるようになった。
(3)電子線を試料面と角度を持たせて入射させるため、銅の層を通る距離が少なく、SiOの層を通って銅メッキの深部に到達させることによりエネルギー損失を少なくして電子ビームが銅メッキ層の底部に到達するため、底部のボイドを検出し易くなる。
試料にメッキ層を形成した後直ちにその欠陥を検出することができる電子線装置を模式的に示す図である。 ウェハの断面の一部を示す図である。 ウェハの断面の位置に対応する二次電子信号波形を示す図である。 電子ビームをウェハ面に対して角度を持たせて入射させるようにした実施形態を示し、ウェハの断面の一部を示す図である。 電子ビームをウェハ面に対して角度を持たせて入射させるようにした実施形態を示し、ウェハの断面の位置に対応する二次電子信号波形を示す図である。 CMP装置で研磨されたウェハ等の試料表面の欠陥を検査する電子線装置を模式的に示す図である。 デバイス製造工程を示すフローチャートである。 リソグラフィー工程を示すフローチャートである。
符号の説明
1、1’:電子線装置 10、10’:光学系
11:電子銃 12、12’:偏向器
13、13’:偏向器 14、14’:レンズ
16、16’:偏向器 17,17’:偏向器
18,18’:対物レンズ 31,31’:検出器
40、40’:試料台 41,41’:静電チャック
42:マグネスケール 46:押し棒
51:ロード・アンロードチャンバ
54:アクチュエータ55、57:レーザスケール

Claims (3)

  1. 溝部を設けたSiO層上に銅メッキ層が形成された試料の欠陥を検出する欠陥検出方法であって、
    電子銃から放出された電子線を細く絞り、
    試料のSiO層を通過させ、前記SiO層の溝部の底部の銅メッキ層に電子線を入射させて走査し、
    前記走査点から放出された二次電子を検出して試料の欠陥を検出することを特徴とする、欠陥検出方法。
  2. 偏向器によって前記電子線を偏向させることにより前記走査を行うことを特徴とする、請求項1に記載の欠陥検出方法。
  3. 前記偏向器による走査のクロック周波数は100MHz以上であることを特徴とする、請求項2に記載の欠陥検出方法。
JP2006173244A 2006-06-23 2006-06-23 試料の欠陥検出方法 Pending JP2006270128A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006173244A JP2006270128A (ja) 2006-06-23 2006-06-23 試料の欠陥検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006173244A JP2006270128A (ja) 2006-06-23 2006-06-23 試料の欠陥検出方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002193352A Division JP3875930B2 (ja) 2002-07-02 2002-07-02 電子線装置及びそれを用いたデバイス製造方法

Publications (1)

Publication Number Publication Date
JP2006270128A true JP2006270128A (ja) 2006-10-05

Family

ID=37205669

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006173244A Pending JP2006270128A (ja) 2006-06-23 2006-06-23 試料の欠陥検出方法

Country Status (1)

Country Link
JP (1) JP2006270128A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097779A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 用于检测sti结构的电隔离性能的检测结构和检测方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097779A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 用于检测sti结构的电隔离性能的检测结构和检测方法
CN105097779B (zh) * 2014-04-25 2017-12-19 中芯国际集成电路制造(上海)有限公司 用于检测sti结构的电隔离性能的检测结构和检测方法

Similar Documents

Publication Publication Date Title
US8674317B2 (en) Sample surface inspection apparatus and method
US7005641B2 (en) Electron beam apparatus and a device manufacturing method by using said electron beam apparatus
US7351968B1 (en) Multi-pixel electron emission die-to-die inspection
JP3875930B2 (ja) 電子線装置及びそれを用いたデバイス製造方法
JP2006270128A (ja) 試料の欠陥検出方法
JP2003331772A (ja) 電子線装置及びデバイス製造方法
JP2006294627A (ja) 電子線装置及び該装置を用いたデバイス製造方法
JP2002141010A (ja) 電子線装置及びその電子線装置を用いたデバイスの製造方法
JP2001283763A (ja) フィルター、電子線装置及びこれらの装置を用いたデバイス製造方法
JP2004157135A (ja) 回路パターンの検査方法及び検査装置
JP3907943B2 (ja) 欠陥検査方法及びその方法を用いたデバイス製造方法
JP2003187733A (ja) 電子線装置及びこの装置を用いたデバイス製造方法
JP3995479B2 (ja) 電子線装置及びその電子線装置を用いたデバイスの製造方法
JP2004177644A (ja) 電子線装置及び該装置を用いたデバイス製造方法
JP3929873B2 (ja) 電子線装置及び該装置を用いたデバイス製造方法
JP4012429B2 (ja) 電子線装置及びそれを用いたデバイス製造方法
JP2003132832A (ja) 電子線装置、欠陥検査方法及び該装置及び方法を用いたデバイス製造方法
JP3895992B2 (ja) 電子線装置及び該装置を用いた半導体デバイス製造方法
JP4463249B2 (ja) 欠陥検査方法
JP2003208867A (ja) 電子線装置、欠陥検査方法及び該装置及び方法を用いたデバイス製造方法
JP2003142017A (ja) 電子線装置および電子線装置を用いたデバイス製造方法
JP2003031171A (ja) 電子線装置及び該電子線装置を用いたデバイス製造方法
JP2005276881A (ja) パターン評価方法及び該方法を用いたデバイス製造方法
JP2004200111A (ja) 電子線装置及び該装置を用いたデバイス製造方法
JP2003123679A (ja) 電子線装置及び該電子線装置を用いたデバイス製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080610

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090428

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090831