JP4463249B2

JP4463249B2 - 欠陥検査方法

Info

Publication number: JP4463249B2
Application number: JP2006219104A
Authority: JP
Inventors: 宗樹浜島; 雅規畠山; 伸治野路; 徹佐竹; 護中筋; 武司村上; 賢治渡辺
Original assignee: Ebara Corp
Current assignee: Ebara Corp
Priority date: 2006-08-11
Filing date: 2006-08-11
Publication date: 2010-05-19
Anticipated expiration: 2020-11-08
Also published as: JP2006317466A

Description

本発明は、荷電粒子ビーム、特に電子線を用いて試料表面の構造評価、拡大観察、材質
評価、電気的導通状態等の検査を効率的に行うことを実現し、例えば、最小線幅０．１５
μｍ以下の高密度パターンの欠陥を高精度、高信頼性、高スループットで検査を行う表面
検査方法及び装置並びにそれらを使用してデバイス製造プロセス途中のウエハ表面の検査
を行うデバイス製造方法に関する。

従来技術

従来知られているＸ線マスクや同等の導線基板を荷電粒子を使用して安価に検査するた
めの方法においては、荷電粒子入射による基板表面からの二次粒子、後方散乱粒子及び透
過粒子の少なくとも１つを検出する。基板は，ステージに装填され、基板走査の間一次自
由度を有する。基板表面の電場で二次粒子が加速され、荷電粒子ビームに対する基板位置
が測定される。公知の装置は、基板位置整合の為の光学アライメント手段、基板を含むチ
ャンバーを排気して再加圧する真空制御手段、基板パターンを別のパターンと比較する手
段を備える。

従来知られている汚染物質の撹乱を防止し、欠陥の検出及び分類を高速で行い、汚れを
洗浄するための基板検査装置は、基板表面に荷電粒子ビームを供給して走査する荷電粒子
ビーム生成部と、基板上面又は底面から流出する荷電粒子を検出する検出手段と、荷電粒
子ビームを基板表面に対して移動させる手段を有し、荷電粒子の検出結果から画像データ
を作製し、ダイ毎のデータと比較する等によって欠陥を検査する。

従来のＳＥＭ（走査電子顕微鏡）を用いた方式及び荷電粒子ビームで広い面積を同時に
照射する方式においては、荷電粒子ビームを照射することによって被検査基板が帯電し、
過度の帯電が生じると画像データが歪み、嘘の欠陥を検出したり、像が不明瞭となる問題
があった。帯電による歪が十分小さくなるようにビーム電流を小さくすると、二次電子信
号のＳ／Ｎ比（検出感度）が悪くなり、誤検出の発生率が増加する。Ｓ／Ｎ比を改善する
ため、多数回走査して平均化処理等を行うとスループット（時間当たりの処理枚数）が低
下する問題があった。

従来の荷電粒子ビームを試料表面に照射し試料表面から発生する二次荷電粒子を検出す
ることにより試料表面の状態を検査する検査装置においては、微細な欠陥を検出するため
には、ビーム電流を大きくすることが必要である。例えば、ＣＣＤの２×２画素サイズの
欠陥を判定するときに必要な信号量をＱとすると、１×１画素サイズの欠陥を判定すると
きに必要な信号量は、４Ｑとなる。つまり、同じ検出器で微細な欠陥を検出するためには
、二次電子量を増やすために、照射電流値を増加する必要がある。しかしながら、照射電
流値を増加すると帯電が強くなり像歪が大きくなる問題がある。

本発明の目的は、上記の問題点を解決し、スループットを大きくする等のため照射電流
値を増加する場合にも試料表面の帯電量を適切に制御することができ、歪の小さい鮮明な
画像データが取得され、信頼性の高い検査を行うことができる表面検査方法及び装置を提
供することである。

上記問題を解決するため、本発明においては、基板表面に電気抵抗値を有する薄膜から
なる抵抗膜を被覆することにより、荷電粒子ビーム（電子線、イオンビーム）を照射して
生じる帯電量を制御し、歪の少ない鮮明な電位コントラストの画像の取得を可能にする。
抵抗膜の抵抗値は、試料の表面構造や材質に対応して異なるものが選択される。抵抗膜の
材料は、表面活性材、金属含有表面活性材、金属含有高分子材料、チニエルアルカンスル
ホン酸系高分子化合物等が用いられる。抵抗膜の抵抗値は、１ｃｍ ^２当たり、１
×１０ ^６ Ω〜１００×１０ ^６ Ω（膜厚、例えば、０．１ｎｍ〜１００ｎｍ）である。抵抗膜の材料は、チニエルアルカンスルホン酸系高分子化合物のように水溶性の材料であり、この
場合、純水又は超純水を用いる洗浄を行うことにより、抵抗膜を除去できる。表
面から放出される電子を写像光学系で検出することにより、表面検査のスループットを高
くできる。またデバイス製造方法においてプロセス途中のウエハ表面の欠陥の検査に上述
の手段が用いられる。

本発明の表面検査方法は、荷電粒子ビームを試料表面に照射し試料表面から発生する二
次荷電粒子を検出することにより試料表面の状態を検査する。この表面検査方法は、試料
表面に所定の電気抵抗値を有する薄膜からなる抵抗膜を被覆する工程、抵抗膜を被覆した
試料表面に荷電粒子ビームを照射し試料表面から発生する二次荷電粒子を検出する工程、
及び試料表面から抵抗膜を除去する工程を含む。本発明の表面検査方法は、次の工程を含
むことができる。（ａ）抵抗膜を被覆した試料表面において荷電粒子ビームの照射により
生じる電位コントラストが所定値であるように抵抗膜の電気抵抗値が選定される。（ｂ）
抵抗膜の電気抵抗値は試料の表面構造及び材質に応じて変化される。（ｃ）抵抗膜は水溶
性である。（ｄ）純水又は超純水を用いた洗浄により試料表面から抵抗膜が除去される。
（ｅ）荷電粒子ビームが電子線であり、電子線を試料に照射し試料表面から発生する二次
電子を写像光学系で検出することにより試料表面の状態を検査する。

本発明の方法に用いられる表面検査装置は、荷電粒子ビームを試料表面に照射し試料表面から発生する二次荷電粒子を検出することにより試料表面の状態を検査する。本発明の方法に用いられる表面検査装置は、荷電粒子ビームを試料表面に照射するビーム源と、荷電粒子ビームを照射された試料表面からの荷電粒子を検出部に結像させる写像投影部と、写像投影部により結像された電気信号を検出し出力する信号検出部と、信号検出部から出力された信号を表示する画像処理部を備え、試料表面を所定の電気抵抗値を有する薄膜からなる抵抗膜により被覆し、二次荷
電粒子を試料表面から発生させる。

本発明の方法に用いられる表面検査装置は、荷電粒子ビームを試料表面へ放出するビーム源と、荷電粒子ビームに走査動作をさせるための走査コイルと、照射された試料表面から放出される二次荷電粒子を検出する検出部とを備え、試料表面を所定の電気抵抗値を有する薄膜からなる
抵抗膜により被覆し、二次荷電粒子を試料表面の抵抗膜から発生させる。更に、本発明の
デバイス製造方法は、上記の表面検査方法又は装置を用いてプロセス途中のウエハ表面を
検査する工程を含む。

発明の実施の態様

図面を参照して本発明の実施の形態を述べる。図１は、本発明の方法に用いられるシリコンウエハに抵抗膜を被覆した状態を示す概略断面図であり、図２は、絶縁物に電子線を照射した時の二次電子等の放出効率を示すグラフ、図３は、本発明の方法に用いられる他の形態のパターン構造を備えるシリコンウエハ表面に抵抗膜を被覆した状態を示す概略断面図、図４は、本発明の方法に用いられる電子線検査装置の構成の一例を示すブロック図である。本発明においては、図
１に示すように、シリコンウエハ４８及びその表面上に設けた半導体回路製造工程途中の
パターン構造４５からなる固体試料１０について、ごみ、導通不良、パターン不良、欠落
等の欠陥の有無、状態判定、種類分別を行うために、固体試料１０の表面に所定電気抵抗
値を有する薄膜からなる抵抗膜４２を被覆する。この抵抗膜４２で覆われた試料１０を、
図４の写像投影型電子線検査装置により検査する。

図４の写像投影型電子線検査装置は、正方形開口で整形された一次電子線（成形ビーム
）２を放出する電子銃１を備える。電子銃１から放出された一次電子線２は、２段のレン
ズ系３、４で縮小され、Ｅ×Ｂ分離器５の偏向中心面に１．２５ｍｍ角に結像される。Ｅ
×Ｂ分離器５で偏向された電子線は、レンズ８、９で１／５に縮小され、試料１０に投影
される。試料１０から放出されたパターン画像情報を持った二次電子１１は、レンズ９、
８、１２、１３で拡大され、検出器１４で二次電子画像を形成する。この検査装置におい
ては、Ｅ×Ｂ分離器５が電子銃１から放出された電子線２を偏向するが試料表面から放出
される二次電子１１は直進するように設定し、一次電子線２を試料表面へ垂直に入射させ
ている。

４段の拡大レンズ９、８、１２、１３は、レンズ９と８が対称タブレットレンズを形成
し、レンズ１２と１３も対称タブレットレンズを形成しているので、無歪レンズとなって
いる。しかしながら、電極等が汚れてくると、多少歪みが発生するので、定期的に標準パ
ターンを試料面に入れ、歪みを測定し歪み補正のパラメーターを算出しておく。図４の写
像投影型電子線検査装置により、酸化膜や窒化膜が選択的に形成されたウエハを検査する
場合は、光学系の歪みが補正されているのみでは不十分であり、画像データを取得した後
、パターンエッジから代表的な点を選んでデータ画像と比較することによって歪みの補正
を行い、その後、ダイとダイ或いは画像データとデータ画像との比較等で欠陥を検出する
。

抵抗膜で覆われた試料１０を、図４の写像投影型電子線検査装置に
より検査すると、ビーム照射により試料表面に帯電が起こり、電位コントラストの像を取
得することができる。しかしながら、パターン構造中の絶縁材料、金属導通材料、回路抵
抗等により、帯電状態が異なり、場合によっては、パターン境界に極端な電位差が生じ、
試料表面からの二次電子が取得できなくなる場合やアーク放電が生じることがある。試料
表面からの二次電子放出特性は、入射ビームのエネルギーや材質によって異なる。

図２は、絶縁物に電子線を照射した時の二次電子等の放出効率ηの特性例である。放出
効率ηが１より大きいビームエネルギーでは、入射した電子よりも多くの電子が放出され
るため、絶縁物表面は正に帯電される（図２の＋で示す領域）。逆に放出効率ηが１より
小さいビームエネルギーでは、入射した電子よりも少ない電子が放出されるため、絶縁物
表面は負に帯電される（図２の−で示す領域）。ここで問題なのは、抵抗膜の抵抗値と膜
厚である。抵抗値が金属膜のように小さいと、電位コトラストが小さくなり、像の歪みは
小さくなるが、パターン認識性が低下して、欠陥検出が難しくなる。また抵抗値が大き過
ぎると像の歪みが大きく、二次電子の取得ができない場所やアーク放電が起こる場合が生
じる。それ故、抵抗膜の抵抗値は、像歪みの小さい状態を実現し誤検出を少なくするよう
な適切な値に選定することが必要である。

また、特にＬＳＩ製造工程の途中段階検査では、抵抗膜の脱着性が問題であり、加工品
に抵抗膜を被覆して検査後、次の加工工程に進むために、抵抗膜が加工品から除去されね
ばならない。この問題を解決するために、本発明は、水溶性の抵抗膜を使用し、水洗浄に
より抵抗膜の除去を行う工程を含む。

図３は、本発明の方法に用いられる他の形態のパターン構造を備えるシリコンウエハ表面に抵抗膜を被覆した試料１０の状態を示す概略断面図である。試料１０は、シリコンウエハ４８
（直径８〜１２インチ）の上面に酸化シリコン（ＳｉＯ２）膜４６及び配線４４を含むＬ
ＳＩ回路パターンを備え、それらがほぼ均一な厚さ２０ｎｍの水溶性抵抗膜４２により被
覆されている。水溶性抵抗膜４２は、例えば、チエニルアルカンスルホン酸系高分子膜で
あり、スピンコーターによりほぼ均一にコーティングされる。試料１０は、図３の形態に
おいて、例えば図４の写像光学系を有する検査装置により欠陥検査をされ、その後、超純
水洗浄で抵抗膜４２を除去し次の工程へ進められる。欠陥検査において、試料の欠陥検査
部位が記憶され、欠陥検出及び分類判別がなされて、製造工程管理にフィードバッグされ
る。チエニルアルカンスルホン酸系高分子膜の代りに、金属含有表面活性材を用いてもよ
い。金属含有率により、伝導率を制御することが可能である。また、検査後、超純粋水洗
浄により抵抗膜を取り除くことができる。

参考例として示す図５の走査型電子線検査装置は、抵抗膜を被覆した試料の検査のために図４の写像投影
型電子線検査装置に代えて使用するできる。図５の走査型電子線検査装置において、電子
銃１から放出された電子がアノードにより加速され、開口板１９のアパーチャ、レンズ系
３、４を通過し、電子線２となり、試料１０の抵抗膜４２を照射する。図５の検査装置に
おいて、走査コイル１６及びレンズ系８が、電子線２の走査動作と拡大率を制御する。電
子線２の照射により放出された二次電子、後方散乱電子、又は反射電子は、ホトマルなど
の電子検出器１８により検出され、二次画像にされる。また、試料１０は、可動ステージ
２１上に取付けられ、結像倍率に見合った速度でＸ又はＹ方向に連続移動が加えられ、ラ
イナセンサーとの組合せで連続した画像が得られる。この二次画像を使用し、ダイとダイ
或いは画像データとデータ画像との比較を行う等で試料１０の欠陥が検出される。

図６は、本発明の電子線検査装置を使用する半導体デバイス製造方法の１例を示すフロ
ー図である。図６の半導体デバイス製造方法は、以下の主工程を含む。（１）ウエハ５２
を製造するウエハ製造工程５１又はウエハ５２を準備するウエハ準備工程、（２）露光に
使用するマスク（レクチル）６２を製作するマスク製造工程６１又はマスクを準備するマ
スク準備工程、（３）ウエハに必要な加工を行うウエハプロセッシング工程５３、（４）
ウエハ上に形成されたチップを１個ずつ切り出し、動作可能にならしめるチップ組立工程
５４、（５）できたチップ５５を検査するチップ検査工程５６及び検査に合格したチップ
からなる製品（半導体デバイス）５７を得る工程。なお、これらの主程は、それぞれ幾つ
かのサブ工程を含む。図５の右方部分は、そのうちのウエハプロセッシング工程５３のサ
ブ工程を示す。

上記（１）〜（５）の主工程の中で、半導体デバイスの性能に決定的な影響を及ぼす主
工程がウエハプロセッシング工程５３である。この工程では、設計された回路パターンを
ウエハ上に順次積層し、メモリやＭＰＵとして動作するチップを多数形成する。このウエ
ハプロセッシング工程は、以下の工程を含む。（６）絶縁層となる誘電体薄膜や配線部、
あるいは電極部を形成する金属薄膜等を形成する薄膜形成工程６４（ＣＶＤやスパッタリ
ング等を用いる）。（７）この薄膜層やウエハ基板を酸化する酸化工程６４。（８）薄膜
層やウエハ基板等を選択的に加工するためのマスク（レクチル）を用いてレジストのパタ
ーンを形成するリゾグラフィー工程６３。（９）レジストパターンに従って薄膜層や基板
を加工するエッチング工程６４（例えばドライエッチング技術を用いる）。（１０）イオ
ン・不純物注入拡散工程６４。（１１）レジスト剥離工程。（１２）加工されたウエハを
検査する検査工程。

なお、ウエハプロセッシング工程は、必要な層数だけ繰り返し行い、設計通り動作する
半導体デバイスを製造する。図６のフロー図は、上記（６）、（９）及び（１０）をまと
めて１つのブロック６４で示し、付加的な洗浄工程６５を含み、更に繰り返し工程をブロ
ック６６で示す。上記（１２）の加工されたウエハを検査する検査工程に本発明の検査装
置を用いることにより、微細なパターンを有する半導体デバイスでもスループットよく検
査でき、全数検査が可能になり、製品の歩留まり向上、欠陥製品の出荷防止が可能である
。

図７は、図６の製造方法におけるリゾグラフィー工程６３の詳細を示すフロー図である
。図７に示すように、リゾグラフィー工程６３は、（１３）前段の工程で回路パターンが
形成されたウエハ上にレジストを被覆するレジスト塗布工程７１、（１４）レジストを露
光する露光工程７２、（１５）露光されたレジストを現像してレジストパターンを得る現
像工程７３、（１６）現像されたレジストパターンを安定化させるためのアニール工程７
４。なお、半導体デバイス製造工程、ウエハプロセッシング工程、及びリゾグラフィー工
程は、周知のものであるから、これ以上の説明は、省略する。

図８は、参考例として示す他の形態の装置の光学系の概略構成を示すブロック図であり
、図９は、マルチ開口板８３及び９１を重ねた平面図である。図８において、単一の電子
銃１から放出される電子線２は、コンデンサーレンズ８２によって集束され、点８４にお
いてクロスオーバを形成する。コンデンサーレンズ８２の下方には、複数の開口７８を有
する第１のマルチ開口板８３が配置される。電子銃１から放出される電子のうち各開口７
８を通過する電子から成る電子線により、複数の一次電子線が形成される。第１のマルチ
開口板８３によって形成される一次電子線の各々が、縮小レンズ８５によって縮小され点
７５に投影される。各一次電子線は、点７５で合焦した後に対物レンズ９７によって試料
１０表面に合焦される。第１のマルチ開口板８３から出た複数の一次電子線は、縮小レン
ズ８５と対物レンズ９７との間に配置される偏向器により偏向され、複数の一次電子線が
同時に試料１０の面上を走査する。

縮小レンズ８５及び対物レンズ８７の像面湾曲収差を無くすため、第１のマルチ開口板
８３は、円周上に開口７８が配置され、そのｘ方向へ投影したものが等間隔となるように
構成される。合焦された複数の一次電子線によって、試料１０の複数の点（走査点）が照
射され、照射されたこれら複数の点（走査点）から放出される二次電子が、対物レンズ９
７の電界に引かれて細く集束され、Ｅ×Ｂ分離器８６で偏向され、レンズ８９、９０を有
する二次光学系に投入される。二次電子線は、点７５より対物レンズ９７に近い点７６に
焦点を結ぶ。これは、各一次電子線は、試料面上で５００ｅＶのエネルギーを持っている
のに対して、二次電子線は、数ｅＶのエネルギーしか持っていないためである。

二次光学系の拡大レンズ８９、９０を通過した二次電子線は、第２マルチ開口板９１の
複数の開口を通って複数の検出器９２に結像する。検出器９２の前に配置される第２のマ
ルチ開口板９１に形成される複数の開口７９と、第１のマルチ開口板３に形成される複数
の開口７８とは、１対１に対応する。

各検出器９２は、検出した二次電子線を、その強度を表す電気信号へ変換する。各検出
器９２から出力される電気信号は、増幅器９３によってそれぞれ増幅された後、画像処理
部９４により画像データへ変換される。画像処理部９４は、一次電子線を偏向させるため
の走査信号を更に供給され、試料の面を表す画像を表示する。この画像を標準パターンと
比較することにより、試料１０の欠陥を検出することができ、また、レジストレーション
（整合器）により試料１０を一次光学系の光軸の近くへ移動させ、ラインスキャンするこ
とにより線幅評価信号を取り出し、これを適宜に校正することにより、試料１０上のパタ
ーンの線幅を測定することができる。

ここで、第１のマルチ開口板８３の開口７８を通過した一次電子線を試料の面上に合焦
させ、試料１０から放出された二次電子線を検出器９２に結像させる際、一次光学系及び
二次光学系で生じる歪み、像面湾曲及び視野非点という３つの収差による影響を最小にす
ることが重要である。複数の一次電子線の像の間隔と、二次光学系との関係は、一次電子
線の像の間隔を二次光学系の収差よりも大きい距離だけ離せば、複数の電子線間のクロス
トーク（ｃｒｏｓｓｔａｌｋ：混信）を無くすることができる。

本発明においては、荷電粒子ビームを試料表面に照射し試料表面から発生する二次荷電
粒子等を検出して試料表面の状態を検査する検査方法において、検査される試料
表面が適当な電気抵抗値を有する薄膜の抵抗膜により被覆され、荷電粒子ビームを照射し
て生じる試料表面の帯電量が適当な範囲にあるように制御され、画像データの歪みや嘘の
欠陥の検出が防止され、二次荷電粒子のＳ／Ｎ比（検出感度）の良い比較的大きなビーム
電流を使用する場合も帯電量が適当な範囲とすることができ歪みの小さい鮮明な電位コン
トラスト画像を取得することが可能である。またＳ／Ｎ比を改善するために多数回走査及
び平均化処理を行う必要がなくスループット（単位時間当たり処理数）を大きくすること
ができる。またビーム電流を大きくすることができるので、微細な欠陥の検出が可能であ
る。

本発明の検査方法は、試料表面を被覆する抵抗膜をチエニルアルカンスルホン
酸系の高分子化合物のように水溶性材料で形成することにより、試料表面の状態の検査後
に、純水又は超純水を用いた洗浄により抵抗膜を容易に除去可能であるから、半導体製造
装置に適用ことが容易である。また本発明の検査方法を使用することにより、半
導体製造装置において、微細なパターンを有する半導体デバイスについても大きなスルー
プットで検査することができ、従って全数検査を行うことができ、欠陥製品の出荷防止が
可能となる。

本発明の方法に用いられるシリコンウエハ表面に抵抗膜を被覆した状態を示す概略断面図。絶縁物に電子線を照射した時の二次電子等の放出効率を示すグラフ。本発明の方法に用いられる他の形態のパターン構造を備えるシリコンウエハ表面に抵抗膜を被覆した状態を示す概略断面図。本発明の方法に用いられる検査装置の構成を示すブロック図。参考例による検査装置の構成を示すブロック図。本発明の検査方法を使用する半導体デバイス製造方法の１例を示すフロー図。図６の製造方法におけるリゾグラフィー工程の詳細を示すフロー図。参考例として示す他の形態の検査装置を概略的に示すブロック図。図８の装置の開口板を示す平面図である。

１：電子銃、２：一次電子線、３：レンズ系１、４：レンズ系２、５：Ｅ×Ｂ分離器、
６：電極、７：磁石、８：レンズ系３、９：レンズ系４、１０：試料、１１：二次電子、
１２：レンズ系６、１３：レンズ系７、１４、１５：検出部、１６：走査コイル、１７：
レンズ系、１８：電子検出器、１９：開口板、２１：可動ステージ、３４：写像投影型電
子線検査装置、３５：走査型電子線検査装置、４２：抵抗膜、４４：ＬＳＩ回路用配線、
４６：酸化シリコン、４８：ウエハ、５１：ウエハ製造工程、６３：リゾグラフィー工程
、７５：点、７６：点、７８、７９：開口、８２：コンデンサ・レンズ、８３：マルチ開
口板、８４：点、８５：縮小レンズ、８６：Ｅ×Ｂ分離器、８９、９０：拡大レンズ、９
１：マルチ開口板、９２：検出器、９３：増幅器、９４：画像処理部、９７：対物レンズ
。

Claims

一次電子線を試料表面に導く一次光学系と、試料表面からの二次電子線を検出器に導く二次光学系と、二次電子線を一次電子線から分離するE×B分離器とを備えた写像投影型の電子線装置を用いて試料表面の欠陥を検査する方法であって、
一次電子線を正方形の開口により整形して試料表面に照射する工程と、
１ｃｍ ^２当たり、１×１０ ^６ Ω〜１００×１０ ^６ Ωの抵抗値を有する水溶性抵抗膜を被覆した試料表面から発生する二次電子線を取得し、二次電子画像を形成する工程と、
該形成した画像データをデータ画像と比較して欠陥を検出する工程と、
を有することを特徴とする欠陥検査方法。
試料表面に抵抗膜を被覆し、写像投影型の電子線装置を用いて試料表面の欠陥を検査し、該検査後に試料表面より抵抗膜を除去した後次のプロセスを行なうデバイスの製造方法において、
試料表面の欠陥検査を請求項１の欠陥検査方法により行なうことを特徴とするデバイスの製造方法。