CN1833174A - 高电流电子束检测 - Google Patents

高电流电子束检测 Download PDF

Info

Publication number
CN1833174A
CN1833174A CNA2004800228224A CN200480022822A CN1833174A CN 1833174 A CN1833174 A CN 1833174A CN A2004800228224 A CNA2004800228224 A CN A2004800228224A CN 200480022822 A CN200480022822 A CN 200480022822A CN 1833174 A CN1833174 A CN 1833174A
Authority
CN
China
Prior art keywords
equipment
indication
sample
high current
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2004800228224A
Other languages
English (en)
Inventor
亚历山大·卡迪舍维奇
迪米特里·舍尔
克里斯托弗·塔尔伯特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN1833174A publication Critical patent/CN1833174A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/282Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
    • G01R31/2831Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • G01R31/307Contactless testing using electron beams of integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明是有关于一种用于检测晶片检测的方法和设备。该设备能够检测一样品,该样品具有一至少部分导电的第一层,以及形成于所述第一层上方的第二介电层,接着并在所述第二层内生成接触开口,该设备包括:(i)一适于导引一荷电粒子高电流束以同时照射分布在该样品一区域上多个位置处的大量接触开口的电子束源;(ii)一适于测量流过所述第一层的样品电流的测量装置,以响应在所述多个位置处大量的接触开口上的照射;以及(iii)一适于提供一可代表至少一缺陷通孔的指示的控制器,以响应所述测量结果。

Description

高电流电子束检测
技术领域
本发明是有关于一种半导体组件的制造与制程控制,特别是制程品质与一致性的监测。
背景技术
制造通孔(hole)是半导体组件制备中常见的步骤之一。通孔主要用于穿越已铺设的非导电性(介电)层,如氧化物层,以电性连接半导体或金属层。为产生通孔,需要先将一层光阻材料沉积于晶片表面。光阻材料被暴露于一定图案的可见光或紫外线照射下,硬化并显影以于晶片上形成可对应该通孔位置的“掩膜”。接下来,将晶片传送至蚀刻站,以形成一可穿过介电层并到达其下方半导体层或金属层的通孔。再移除光阻掩膜,并以金属充填该通孔。相似的掩膜及蚀刻制程亦被应用来形成沟槽或介层孔(via)。
为确保组件效能一致,必须在穿越晶片表面的各个位置严格控制接触开口的深度、宽度及底部表面(在本专利申请的下文中,「通孔」代表前述所有各类型结构,包括接触开口、介层孔及沟槽)。在晶片一位置上或整个晶片表面上该接触开口尺寸的偏差,可能造成接触阻抗的变化。如果这种变化过大,则会影响组件的性能,从而造成制程合格率的损失。因此必须严格监测和控制制造流程,不仅为检测个别组件上接触开口形成时的偏差,并且还为了监测穿过晶片表面的不一致性。早期不一致性的制程检测使组件制造者可以采取修正的动作,以确保具有一致性的高合格率,进而在制程中避免高昂的晶片损耗。
现有技术中有一种利用扫描电子显微镜(SEM)来检测晶片上所形成的通孔的方法。由于通孔的深度通常远大于其宽度,故会使用特殊的高深宽比(HAR)成像模式。高深宽比成像通常用于测量和复查顶部与底部宽度、壁厚等通孔尺寸参数。
然而,高深宽比成像具有某些局限性。其中之一即当通孔底部未接地时,该通孔底部的高深宽比成像品质会受到很大限制。此外,由于受到不同类型残留物,如介电材料、光阻材料等的妨碍,高深宽比成像不能获得通孔底部尺度的资料信息。因此,基于高深宽比成像的蚀刻制程十分有限且无法定量。
一种可供选择的通孔测量方法在Yamada等人于微电子可靠性(Micronlectronics-Reliability)41:3(2001年三月)第455-459页发表的《使用电子束感应底层电流的内嵌制程监测方法监测;An In-Line ProcessMonitoring Method Using Electron Beam Induced Substrate Current》中有所说明,以引用的方式并入本文中。电子束系统中的补偿电流,亦称作样品电流,被定义为从主要电子束经样品(即,经晶片)流向地的吸收电流。换言之,样品电流即等于主要束电流与由二次电子及分散电子所引起的整个样品电子产生量之差。根据主要电子束的能量是在样品的正或负电荷区,样品电流可以为正或负。Yamada等人指示出了覆盖于硅层上的二氧化硅层中的单一通孔及通孔群的电子束,并测量了由此产生的补偿电流。他们发现补偿电流可代表通孔底部氧化物厚度,以及孔径。
Yamada等人在美国专利申请第2002/0070738A1号中进一步说明了通孔测量方面的问题,其内容在此以引用的方式并入本文中。藉由测量样品上无通孔区域处的样品电流来作为背景值,并比较该值与一通孔区域测量到的电流值,来检测半导体组件。电流波形是以自动估计数值的方式决定上述测量指示的是组件缺陷还是用于制造该组件的制造设备的缺陷。
现有技术中基于样品电流来评定通孔的方法的缺点在于其不甚佳的产率。此外,产生极小射点的成本昂贵、并且需要复杂的工具。
发明内容
本发明提供一种用于晶片检测的方法,其包括以下步骤:(i)接收一样本,所述样本具有一至少部分导电的第一层,以及形成于所述第一层上方的第二介电层,接着在所述第二层内生成接触开口或甚至是接着生成接点;(ii)导引一荷电粒子高电流束以同时照射分布在所述样品一区域上多个位置处的大量的接触开口;(iii)测量流过所述第一层的样品电流以响应在所述多个位置处的大量的接触开口上的照射;(iv)提供可代表至少一缺陷通孔的指示,以响应所述测量结果。
本发明提供一种用于晶片检测监测的设备,其包括:(i)一适用于导引一荷电粒子高电流束以同时照射分布在一样品一区域上多个位置处的大量的接触开口的电子束源;所述样本具有一至少部分导电的第一层,以及形成于所述第一层上方的第二介电层,接着在所述第二层内生成接触开口;(ii)一适于测量流过所述第一层的样品电流的测量装置,以响应在所述多个位置处的大量的接触开口上的照射;以及(iii)一适于响应所述测量结果,提供可代表至少一缺陷通孔的指示的控制器。
根据本发明一实施例,所述方法和系统包括模具与模具的比较(die todie comparision),模具与理想模具比较(die to golden die comparision)比较,以及单元与单元比较(cell to cell comparision)。所有这些方法包括将已检测晶模测得的电流与预先测得和/或处理的参考电流测量结果比较。
附图说明
图1为根据本发明一实施例,其上形成接触通孔图案的半导体晶片的俯视示意图。
图2为图1中的图案沿线条1B-1B处的剖面示意图。
图3A-3E为半导体晶片一区域的剖面示意图,所示为一通孔在不同工艺条件下被蚀刻于晶片中。
图4为根据本发明一实施例,用于通孔检测及样品电流测绘图的装置示例的方框图。
图5为根据本发明一实施例,进行监测的方法的制程示意图;请忽略PDF文档中的图51,其已被一幅新图所替换。
图6为一电流样品示意图。
图7至9所为示例电子枪的构造。
图10至11所示为模拟上述示例电子枪时获得的各种电磁场,以及束污点对束电流特性。
具体实施方式
根据本发明的各种实施例,高电流荷电粒子束被用于高产率电流样品测试。为简明起见,所述实施例的详细说明参照电子束进行,但本发明可被用于其它荷电粒子束包括离子束。
发明人等发现可以藉由很短持续期间的高电路电子束的相关主要射点来说明大量通孔以实现高产率的电流样品测量。每一射点的短持续期间可为高产率作出贡献并防止样品损坏。高电流使在保持所需(在许多情况下是主要的)信噪比(signal to noise ratio)时可以采用短期间脉冲。
例如,假定样品电流约为高电流电子束的20%,射点大小为5×5μm2(因此像素点大小为2.5×2.5μm2),每一射点所照射的通孔数约为100,采样率约为16Mpix/s,fBγγ=8MHz;输入静电容为50pF,输出放大等价噪声电压频谱密度约为
Figure A20048002282200101
则可以获得大约为7的信噪比(signal to noiseratio,SNR)。藉由采用约34μA的电子束,该强烈电子束可以获得1cm2/s的扫描率。
在25μm2射点区域上具有高于14Mpix/s的采样率即可获得较为满意的结果(包括消除重大的取样损害)。上述高采样率防止了样品加热带来的损害,同时亦防止了栅极氧化物的穿通。
发明人等发现,信噪比是可响应照明电流与检测率之间之一个比率。例如,约为1cm2/Sec、0.5cm2/Sec及0.25cm2/Sec的检测率,与约为10μA的照明电流将可产生约2.2、5及9的信噪比。
请参阅图1和图2,所示为根据本发明一实施例,半导体晶片20及其上形成的通孔26的图案22的详细情况。图1为晶片的俯视图,其中所述图案被放大于插图中。图2为图1中的图案沿线条1B-1B处的放大剖面图。图案22可以为一专门的测试图案,以用于样品电流的测试,如下所述,其亦可以包括在晶片20上一已知区域上产生的一组通孔。图1中仅示出单独的图案22作为示例,但分布于晶片20表面的多个类似图案亦可以在晶片的不同区域上被用于进行样品电流测量。上述多个测量可以不同的方式进行,包括提供横越过晶片的电流图。所述图案亦可以包括其它类型的接触开口(未示于图上),如沟槽或介层孔。
在一个典型的实施方式中,介电氧化层30形成下方的导体或半导体层28上,光阻层32沉积于介电层上。层28可以包括晶片的硅底层,亦可以包括制造在底层上作为组件构造一部分的中间半导体层或金属层。通孔26藉由微影形成,并被蚀刻穿过层30往下直到下方层28。当图案22被高电流电子束照射时,样品电流的测量值代表层28在通孔中暴露的程度。为便于进行样品电流测量,可以在晶片20下表面,图案22的下方形成一导电接触垫33
图3A-E为半导体晶片一区域的剖面示意图,所示为在不同处理条件下所形成的通孔26。在上述图式中所示的示例实施例中,通孔26可提供一接触点至包含TiSi2的底层28的区域34,以增强导电性。
区域34为栅极结构之一典型部分,藉由现有技术的方法形成于层28之内。氧化层30通常包括诸如无掺质的硅玻璃(USG)、硼磷硅玻璃(BPSG)或低k介电质之类的材料,亦可以在硅底层与硅玻璃之间加入氮化物阻挡层(如Si3N4,未图标)。上述图式中所示的结构仅作为示例,通孔26亦可类似地形成在其它结构中或与其它结构相邻。
图3A所示为一理想蚀刻的开口通孔,即按所需将区域34清楚地曝露出来的通孔。该图面中的其余图式为不同处理异常所造成的不同结果。在图3B中,通孔26蚀刻不足,这通常是由例如蚀刻处理或层30的一致性等问题所引起。因此,曝露在通孔26基部的区域34的面积比所需要小。结果使当通孔26在被电子束照射时,其产生的样品电流比图3A中理想蚀刻通孔产生的基准电流要小。当蚀刻不足的通孔被设置于金属中以接触区域34时,接触阻抗可能比所需的要高。
在图3C中,蚀刻处理太过强烈或持续过长时间,将使通孔26被过度蚀刻。在该情况下,样本电流通常会大于第3A图中的情况。过度蚀刻可能对区域34及其它结构造成有害影响,还有可能在通孔26基部上形成污染沉积物。在该情况下,样本电流将会减小。
图3D所示为通孔26不能到达区域26的蚀刻不足情况,这通常是由不正确的蚀刻处理或蚀刻时间不足而引起。本图中对通孔26测得的样本电流较低,同时在金属填充后的接触阻抗亦可能会比所需的要高。
最后,在图3E中,通孔26被适当地进行了蚀刻。但是污染物38,如光阻聚合物残渣或介电质残渣,被沉积于通孔的基部上。该污染物通常会使测量到的样品电流降低(此是与理想蚀刻通孔测得的样品电流相比),同时污染物还会在金属填充后造成较高的接触阻抗。
通常,在晶片被高电流电子束照射,且该过程达到平衡时,样品电流(Ispecimen)、高电流(即高电流电子束的电流-Iprtmary)与晶片表面放射的二次电子,包括分散电子的电流(Isecondary),之间的关系可以用现有技术中的下式来表示:Iprtmary=Isecondary+Ispecimen
在样品电流被测得之后,晶片表面可能会藉由负型预充电(negativeprecharge)进行偏压,该预充电的一个目的在于防止接触开口内部产生的大部分二次电子从晶片表面脱离,从而减小Isecondary及增大Ispecimen
请参阅第3D图,测得的Ispecimen对在通孔26基部与区域34之间的层30上残余介电质厚度的灵敏度,是与二次电子(SE)产率的差值以及层30和区域34间的材料导电性差值相关。通常,介电材料的二次电子产率约为半导体或导体性材料的产率的两倍,对低电子束能量而言,通常≤1kV。相反的,由于层30中介电材料的低导电性,对轻微过蚀刻的通孔而言,测得的Ispecimen与残余介电质厚度大致成正比,对于实质蚀刻不足的通孔而言则接近于零。因此,对晶片模具(die)上一已知位置处的特定通孔或通孔群而言,测得的Ispecimen即为厚度范围大致在0到10nm的介电残留物的灵敏指示物。此外,在不同模具上的相同位置测得的Ispecimen应该在整个晶片上保持一致,如果测得值有差异就代表制程处理并不一致。不一致性及其它制程上的缺陷可以藉由接下来介绍的样品电流绘图方法加以检测。
请参阅图4,为根据本发明一实施例,用于通孔检测及样品电流测量的测试台40的方框图。测试台40包括一腔体42,所述腔体42具有一晶片20在检测时被放置于其上的作动台44。电子枪46产生高电流电子束并将其直射晶片20,电表48测量晶片产生的Ispecimen。所述高电流电子束较宽(大射点),能够同时照射大量的通孔,从而增大了系统的产率(throughput)。各种不同的电子枪及测试台40的相关部分如图7至图9所示。电表在重要的通孔底部处藉由接触垫电性连接至半导体或导电层(如第1B图所示的层28)。
电子枪46产生的高电流电子束在晶片上所感兴趣的区域扫描。该高电流束的直径通常超过几个微米。
作动台44是可将晶片20安置成使得晶片的每数个模具上一给定的通孔或通孔群是位于电子枪46的高电流电子束可照射的适当位置。作动台44可以包括一x-y-θ或R-θ(移动/旋转)台。这样被测量的通孔可能会包括特殊的测试图案,如图案22(图1A与图1B),或者其亦可以,或者或附加地包括用于制造在晶片上的微电子组件的功能通孔。晶片检测可以在晶片的所有模具或仅在特定的预选模具上进行。在这种方式下估测的通孔可以被选择用于评定蚀刻质量。若有需要,数个不同类型的接触开口可以被选择并估测。应该注意的是,整个晶片或模具或其主体部分被扫描以定位缺陷所在,但这并非必须。
在将作动台44安置好,并用电子枪46的高电流电子束照射预选的通孔之后,控制器50可选择地接收各区域电表48测得的Ispecimen值。控制器利用这些值来估测通孔的状态,并通常将其显示于一用户工作站68。根据本发明一实施例,一旦一个通孔群被发现其中包含有缺陷通孔,就可以提供一个更高分辨率的测量,以判定通孔缺陷。评估测试结果,并执行必须的修正动作。评估通常是将测得的样品电流值,与针对预期通孔大小、材料、蚀刻条件及其它适宜制程参数建立的基准值相比较,亦可以将整个晶片上不同模具所测得的样品电流值相比较。亦可以进行晶片间的样品电流图比较。若蚀刻不足(如图2B或2D所示),则修正动作可以包括进行进一步蚀刻,或移除可能沉积在通孔底部的残余聚合物(如图2E所示)。此外/或是,修正动作亦可以包括对生成当前晶片所用的微影台和/或蚀刻设备的对准调整步骤。
测试台40可以藉由将高电流低分辨率束切换为低电流高分辨率束,而于一复查模式(review mode)下操作,及一检测模式(inspection mode)下操作。
图5为为根据本发明一实施例,进行监测的方法200的流程图。
方法200从提供一晶片20的初始化步骤210开始。该晶片20包括数个通孔。步骤210可以包括按照所需的扫描轴进行晶片的对准,生成横越整个晶片的高度变化图(该测绘图可以被主控制器50及电子枪控制单元52用于控制和预测电子枪46在晶片上每一测量位置的电流焦点)。或者,步骤210亦可以包括执行其它现有不使用焦点测绘图来控制电子束焦点的技术来控制光束的聚焦。上述测绘图通常由光学显微镜获得,故步骤210可以更包括决定出光线与电子束焦点平面(亦称为焦点偏移量)的差别。包括将光学显微镜测得的焦距与电子显微镜(SEM)测得的焦距作比较。焦点偏移量即为两个测量结果之差。
步骤210之后是将高电流电子束同时照射样品上一区域多个位置上分布的大量接触开口的步骤220。该区域通常是由控制器或工具用户决定,其通常由一区域定位过程定位,所述过程包括机和/获电位移至一估计位置,以及接下来基于图像识别的定位步骤。
照射区域取决于高电流电子束的射点大小。该大小可以藉由产率需求及信噪比需求来增大或减小。
射点大小可以根据包括复数通孔排列密度等不同参数来加以改变,所需电流强度的改变可以表明出现了一个有缺陷的通孔或被视作缺陷的通孔横剖面偏离等类似情况。该方法可以包括将高电流电子束的特性设定为某些特定值,并估计在使用上述值时会获得的测量结果,接下来决定是否需要改变这些值。例如,如果藉由一个更大的射点大小可以获得所需的信噪比,则射点大小可以被增大以改善产率。换言之,若信噪比不够高则射点大小可以减小。
步骤220之后是响应于照射大量在多个位置处的接触开口来测量流经第一层的样品电流的步骤230。为达到高产率,需要高带宽的电流设备。
步骤230之后是对应测量结果,提供至少一缺陷通孔指示的步骤240。该指示可以是响应的样品电流值,表示至少一通孔已被部分(甚至是大幅度地)阻塞。
根据本发明的一个方面,方法200更包括为响应高电流电子束,而测量自样品发射的二次电子电流(Isecondary)的步骤235。步骤235之后是步骤240,其可提供一指示,以响应Isecondary及Ispecimen,或响应两者数值之差。
根据本发明的另一实施例,可以藉由照射一区域(其是不包含接触通孔且邻近该照射区域)来测得一参考电流Ireference的。该电流可以从Ispecimen中减去。
步骤240之后是决定是否需要照射更多附加区域的步骤250。附加或可选的步骤250可以包括决定是否有改变高电流束一特性的需要。若上述至少一决定为肯定,则步骤250接下来是决定下一被照射区域及/或改变电子束特性的步骤260,之后跳转至步骤210。否则,步骤250之后即为“结束”步骤270。所述下一区域可以根据一预设的扫描图(如光栅扫描图)来决定。不同的照射区域可以相互交叠,但并非必需。
根据本发明的另一实施例,步骤240包括把测得的电流与的预先测得的电流、来自另一模具(模具与模具间的比较(die to die comparision))的预先处理过的测得电流、来自统计的表示结果、预先测得的电流或估计电流(模具与理想模具比较(die to golden die comparision))、来自同样单元的理想测量结果(亦参照重复测绘图)相比较。
每一测量结果可以与一位置相关联。一旦测量结果与其关联的位置均被重新得到,则可以产生一样品电流图。该图像可以在步骤270中产生,但并非必需。一示例电流图如图6所示。
图6为样品电流图600的图标,所示为根据本发明一实施例,横越晶片20的多个位置处所测得的样品电流。参考尺610所示为由阴影层级来对比的样品电流范围(通常参考尺610为彩色阴影)。轴620表示模具或其它易用的类似位置参数。图中,相应的样品电流藉由各自位置上适当的阴影来表示。在电流图600中,每一晶片模具具有一个对应的样品电流值。亦可以将更多或较少的样品电流值显示在电流图600中。虽然电流图600以绘图表示,但其亦可附加或换作如向量形式等数值表示。
如电流图600所示,整个晶片模具上大部分地样品电流都很高(即,为一很高的负值)。但在晶片的顶部及底部边缘,则所测得的样品电流多数较低。这些较低的数值可以表示例如蚀刻过程中的不一致性或未对准接触。电流图600通常可以给出有关的处理缺陷的类型,以便采取适当的修正步骤。
该测绘图可以藉由各种比较方法与另一测绘图相对比。所述比较可以包括生成一差异图并将该差异图与一个或多个阈值相比较。该差异图、被比较的测绘图及阈值可以被呈现给用户。
本发明的各种实施例已为发明人模拟实施。第一实施例包括一LaB6电子源102。图7中所示为上述电子源102及电子枪46’的其它组成部分。在不背离本发明要旨的前提下,该LaB6电子源可以别的相当的电子源替换(如其它热离子源)。
但是,发明人发现使用LaB6电子源具有多种优点。它可以提供一具有适宜源亮度及稳定性的高电流。热离子的阴极是一个受限于10-20μm大尺寸源。因此使用这些热离子源时需要对源尺寸进行光电缩减将其减小至射点在图像平面上的大小为~5μm。该缩减可以进一步最小化球面及离轴偏差。
电子枪46’包括LaB6电子源102,以及枪阳极104、加速阳极106、长磁物镜108、磁偏转器112以及延迟浸没透镜116。磁偏转器112平行于高电流电子束延其传播的电子束系统的光轴,放置在长磁物镜108与延迟浸没透镜116之间。
枪阳极104可被操作以调整包括组件102、104及106的电子透镜。其可以控制电子源102附近的电域。加速阳极106使静电透镜可达到较高的加速度以减小孔径角及响应的偏差。长磁物镜108提供所需的源尺寸缩减以最小化球面及离轴偏差。提供整个偏转域共有的射点焦点及电子束正交。磁偏转器112使电子束向光轴外偏转。延迟浸没透镜116进行电子束射点最后的调焦,将其减速至低能量并与108正交。
在一示例结构中,延迟浸没透镜116出口孔径与电子源102间的距离为70mm,电子源102的电压为50V,枪阳极电压为300V,加速阳极106将高电流电子束111加速至10keV以获得各种不同的静磁场。如图10所示。这些电磁场聚焦于10keV的电子,并将其减速至很小的降落能量(约1keV)。
该结构将电子源102提供的15μm缩减以在被照射样品的图像平面上产生5μm的第一次序污点(first order blur)。偏差污点(aberration spot blur)约为1.7μm,而束偏移约为±0.28mm。假定高电流电子束的电流为34μA,横穿直径为15μm,孔径半角为100mrad,则电子源强度约为6·102A/(cm2·strad)。这可以由熟知的LaB6来加以实现。
图10所示为高电流电子束的电流与使用图7中结构所能获得的污点之间的关系。与第一次序几何污点(对给定的缩减而言为5μm)相比,球面偏差污点更小。
第二实施例包括肖特基电子源102”(Schottky electron source 102”)。图8所示为该电子源102”及电子枪46”的其它部分。
电子枪46”包括肖特基电子源102”、静电电容124、超长磁物镜128、长磁偏转器122、正交电极126及修正磁透镜128。静电电容124被用作电子枪46”的第一透镜以减小从电子源102”发射的电子的高孔径角。超长磁物镜128用于防止电子束的离轴转移。来自电子源102”的电子通常具有较高的能量,约为5keV。这比第一实施例中电子的能量可被加速至超过10keV要低一些。
静电(磁)电容124可被操作来减小孔径角以最小化偏差。超长磁物镜128提供整个偏转域共有的具有最小球面及离轴偏差的焦点。磁偏转器122使电子束向光轴外偏转。正交电极126及修正磁透镜128混合用于电子束共有正交的电磁场,以提供减速和最小化偏差。可以被用于动态正交化及射点大小调整中。
在准备从物体平面上具有较高孔径角的高电流电子束获得的射点时,其大小受球面偏差污点的限制。发明人发现,由于各种原因(包括电流限制、球面偏差及污点等类似情况),可能会提供比LaB6电子源102低的产率。物体平面上75mrad的孔径半角将会在图像平面上得到约8μm的射点大小(16.3μm光束污点),以及角强度为0.5-1mA/sRad的约为9-18μA的电流。低电流需要较长的收集时间因而减小了产率。
图11所示为高电流电子束的电流与使用图8中结构所能获得的污点之间的关系。所有的污点均由球面偏差污点组成。仅需要限制物体平面上孔径角即可获得超微米型射点大小。这是基于肖特基阴极概念(Schottykycathode based concept)的一个很大优点。可以容易地在“低分辨率-高电流”与“高分辨率-低电流”两种模式之间转换,是在晶片电流检测系统及复查模式中提高精度的一个解决方案。
根据第三实施例,电子枪46”是对低电流高分辨率电子枪设备进行的改动。所述实施例如图9所示。肖特基电子源102”包括静电电容124、第一磁透镜134以及包括一磁透镜与一延迟浸没静电透镜的电磁透镜数组136。作为出的改动包括移除各种电子束限制孔径以利用在较大范围角度发射的电子,并引入了其它不同部件如电容器124。
如前面的实施例所述,射点大小受球面偏差所限。对于物体平面上65mrad的孔径半角,可以达到约14.1μm的束污点。角强度为0.5-1mA/strad的电子源可以得到约为6.6-13.3μA的电流。该电流大小比前述各结构得到的要低,而具有可与之相比的射点大小。
静电电容器124缩减束孔径角以避免出现较高的偏差。提供灵活的束电流调整。磁物镜134减少光电系统的球面偏差系数。静电电容器124与磁物镜134提供了复合的发射系统以减小球面偏差。电磁透镜数组136在整个偏转域上提供共有的射点焦点,将其偏转、正交化、并减速至较低的束能量。
虽然上文中说明的实施例特别注目于通孔监测,尤其是检测晶片的主要部分上,但本发明的原理亦可用于其它质量控制作业中。
基于晶片电流的检测值可以用于监测蚀刻和微影步骤,亦可用于沉积(包括超薄膜的材料厚度测量)及光阻应用与一致性测量中。特别是动态随机存取内存(DRAM)的栅极氧化物厚度测量和电容厚度测量。本发明的方法提供了上述特征,以及弥补上述特征的层厚度的宽度。这些方法不仅适用于金属沉积之前,如前述实施例所述,其亦可应用于金属沉积后检测接触、互连、分断电压的金属线、短路及其它缺陷中。测试台40可以与一丛集工具整合成一体,用以线上监测上述的参数。
应了解上述的实施例仅是例示性的,本发明未受到上述特定的图标或描述所限制。可确定地,本发明的范围包含上述不同特征的主要结合及次要结合,熟习该技艺的技术者经读取上述先前技术所未揭示的描述后,当能够作不同的变化和修改。

Claims (42)

1.一种用于检测晶片的方法,其包括以下步骤:
接收一样本,该样本具有一至少部分导电的第一层,以及形成于该第一层上方的第二介电层,接着在该第二层内生成接触开口;
导引一荷电粒子高电流束以同时照射分布在该样品一区域上多个位置处的大量的接触开口;
测量流过该第一层的样品电流,以响应在该多个位置处大量的接触开口上的照射;以及
提供一可代表该至少一缺陷通孔的指示,以响应该测量结果。
2.如权利要求1所述的方法,其中该大量的通孔数目超过100个。
3.如权利要求1所述的方法,其中该导引与测量步骤以非常高的重复频率重复。
4.如权利要求1所述的方法,其中该高电流束的特点在于具有一较大的横剖面,该导引步骤包括偏差补偿。
5.如权利要求4所述的方法,其中该高电流束包括在相对于该高电流束光轴的一较大的角度范围内所发射出来的电子。
6.如权利要求1所述的方法,其中该补偿步骤包括沿着一长磁透镜传播该高电流束。
7.如权利要求1所述的方法,其更包括测量自样品发射的二次电子电流,以响应该高电流束,其中该指示更可响应所测量的该二次电子电流。
8.如权利要求1所述的方法,其中在该提供指示的步骤之后,是定位该至少一缺陷通孔的步骤。
9.如权利要求8所述的方法,其中该定位步骤包括导引一高分辨率束朝向该至少一缺陷通孔。
10.如权利要求1所述的方法,其中该接触开口包括数个通孔。
11.如权利要求1所述的方法,其中该接触开口包括数个沟槽。
12.如权利要求1所述的方法,其中不同导引期间的区域是互相重叠。
13.如权利要求1所述的方法,其重复导引与提供的步骤以照射该晶片的多个区域。
14.如权利要求1所述的方法,其更包括估计与该高电流束相关的一信噪比(signal to noise ratio),并据此改变该高电流束至少一特性的步骤。
15.如权利要求14所述的方法,其中该至少一特性从以下组合中选取:束电流与射点大小。
16.一种用于检测晶片检测的设备,其包括:
一电子束源,适用于导引一荷电粒子高电流束以同时照射分布在一样品一区域上多个位置处的大量的接触开口;该样本具有一至少部分导电的第一层,以及形成于该第一层上方的第二介电层,接着在该第二层内生成接触开口;
一电流的测量装置,适用于测量流过该第一层的样品电流,以响应在该多个位置处大量的接触开口上的照射;以及
一控制器,提供一可代表该至少一缺陷通孔的指示,以响应该测量结果。
17.如权利要求16所述的设备,其更包括一种二次电子探测器,其适于测量自该样品发射的二次电子电流,以响应该电子束,其中该控制器还适于生成一用于表示该二次电子电流与该样品电流的测绘图。
18.如权利要求16所述的设备,其中该大量的通孔数目超过100个。
19.如权利要求16所述的设备,其更适于以非常高的重复频率重复该导引与测量步骤。
20.如权利要求16所述的设备,其中该高电流束的特点在于具有一较大的横剖面,该设备包括可用以补偿偏差的构件。
21.如权利要求20所述的设备,其中该高电流束包括在相对于该高电流束光轴的一较大的角度范围内所发射的电子。
22.如权利要求20所述的设备,其中该用以补偿偏差的构件包括一长磁透镜。
23.如权利要求16所述的设备,其中该设备更适于响应一代表至少一缺陷通孔的指示来定位出至少一缺陷通孔。
24.如权利要求23所述的设备,其中该设备能够藉由导引一高分辨率束朝向该至少一缺陷通孔来进行定位。
25.如权利要求16所述的设备,其中所述接触开口包括数个通孔。
26.如权利要求16所述的设备,其中所述接触开口包括数个沟槽。
27.如权利要求16所述的设备,其中不同导引期间的区域是互相重叠。
28.如权利要求16所述的设备,其中该设备适于重复该导引与提供步骤以照射所述晶片的多个区域。
29.如权利要求16所述的设备,其更适于评估一与该高电流束相关的信噪比,并据此改变该高电流束的至少一特性。
30.如权利要求29所述的设备,其中该至少一特性从以下组合中选取:束电流与射点大小。
31.如权利要求1所述的方法,其中该导引与测量的步骤被一直重复直到该晶片的一实质大小部分被该高电流束所照射。
32.如权利要求16所述的方法,其适于重复该导引与测量步骤,直到该晶片的一实质大小部分被该高电流束所照射。
33.如权利要求1所述的方法,其中该提供一指示的阶段为响应预先测得的的电流。
34.如权利要求1所述的方法,其中该提供一指示的阶段为响应预先估计的的电流。
35.如权利要求1所述的方法,其中该提供一指示的阶段包括采用一模具与模具间的比较(die to die comparision)。
36.如权利要求1所述的方法,其中该提供一指示的阶段包括采用一模具与理想模具间的比较(die to golden die comparision)。
37.如权利要求1所述的方法,其中该提供指示的阶段包括采用一单元与单元比较(cell to cell comparision)。
38.如权利要求16所述的设备,其中该控制器适用于响应预先测得的电流提供指示。
39.如权利要求16所述的设备,其中该控制器适用于响应预先估计的电流提供指示。
40.如权利要求16所述的设备,其中该控制器适用于藉由采用一模具与模具的比较(die to die comparision)来提供指示。
41.如权利要求16项所述的设备,其中该控制器适用于藉由采用一模具与理想模具间的比较(die to golden die comparision)来提供指示。
42.如权利要求16项所述的设备,其中该控制器适用于藉由采用一单元与单元比较(cell to cell comparision)来提供指示。
CNA2004800228224A 2003-06-10 2004-06-07 高电流电子束检测 Pending CN1833174A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US47761103P 2003-06-10 2003-06-10
US60/477,611 2003-06-10

Publications (1)

Publication Number Publication Date
CN1833174A true CN1833174A (zh) 2006-09-13

Family

ID=33551734

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2004800228224A Pending CN1833174A (zh) 2003-06-10 2004-06-07 高电流电子束检测

Country Status (4)

Country Link
US (1) US7602197B2 (zh)
JP (1) JP2007500954A (zh)
CN (1) CN1833174A (zh)
WO (1) WO2005001492A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810494A (zh) * 2011-05-31 2012-12-05 应用材料以色列公司 用于补偿磁噪声的系统与方法
CN103456657A (zh) * 2012-05-30 2013-12-18 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456658A (zh) * 2012-05-30 2013-12-18 南亚科技股份有限公司 半导体盲孔的检测方法
US11410830B1 (en) 2019-03-23 2022-08-09 Kla Corporation Defect inspection and review using transmissive current image of charged particle beam system

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7782074B2 (en) * 2007-09-18 2010-08-24 Infineon Technologies Ag System that detects damage in adjacent dice
US7783938B1 (en) * 2008-07-31 2010-08-24 Keithly Instruments, Inc. Result directed diagnostic method and system
NL2003331A (en) * 2008-09-02 2010-03-12 Asml Netherlands Bv Device manufacturing method, control system, computer program and computer-readable medium.
WO2011016182A1 (ja) * 2009-08-03 2011-02-10 株式会社日立ハイテクノロジーズ 荷電粒子顕微鏡
JP5331828B2 (ja) * 2011-01-14 2013-10-30 株式会社日立ハイテクノロジーズ 荷電粒子線装置
CN102856227B (zh) * 2012-09-19 2015-08-19 上海华力微电子有限公司 晶圆器件单元混合扫描方法
JP2015141985A (ja) * 2014-01-28 2015-08-03 株式会社東芝 検査装置、及び検査方法
US9715724B2 (en) * 2014-07-29 2017-07-25 Applied Materials Israel Ltd. Registration of CAD data with SEM images
US10199283B1 (en) 2015-02-03 2019-02-05 Pdf Solutions, Inc. Method for processing a semiconductor wager using non-contact electrical measurements indicative of a resistance through a stitch, where such measurements are obtained by scanning a pad comprised of at least three parallel conductive stripes using a moving stage with beam deflection to account for motion of the stage
US9799575B2 (en) 2015-12-16 2017-10-24 Pdf Solutions, Inc. Integrated circuit containing DOEs of NCEM-enabled fill cells
US20160266191A1 (en) * 2015-03-10 2016-09-15 Kabushiki Kaisha Toshiba Inspection apparatus and inspection method
US10978438B1 (en) 2015-12-16 2021-04-13 Pdf Solutions, Inc. IC with test structures and E-beam pads embedded within a contiguous standard cell area
US10593604B1 (en) 2015-12-16 2020-03-17 Pdf Solutions, Inc. Process for making semiconductor dies, chips, and wafers using in-line measurements obtained from DOEs of NCEM-enabled fill cells
US9653446B1 (en) 2016-04-04 2017-05-16 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, TS-short-configured, and AA-short-configured, NCEM-enabled fill cells
US9905553B1 (en) 2016-04-04 2018-02-27 Pdf Solutions, Inc. Integrated circuit containing standard logic cells and library-compatible, NCEM-enabled fill cells, including at least via-open-configured, AACNT-short-configured, GATECNT-short-configured, and metal-short-configured, NCEM-enabled fill cells
US9929063B1 (en) 2016-04-04 2018-03-27 Pdf Solutions, Inc. Process for making an integrated circuit that includes NCEM-Enabled, tip-to-side gap-configured fill cells, with NCEM pads formed from at least three conductive stripes positioned between adjacent gates
US9748153B1 (en) 2017-03-29 2017-08-29 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second does of standard cell compatible, NCEM-enabled fill cells, with the first DOE including side-to-side short configured fill cells, and the second DOE including tip-to-side short configure
US9773774B1 (en) 2017-03-30 2017-09-26 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including chamfer short configured fill cells, and the second DOE including corner short configured fill cells
US9768083B1 (en) 2017-06-27 2017-09-19 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including snake open configured fill cells
US9786649B1 (en) 2017-06-27 2017-10-10 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including via open configured fill cells, and the second DOE including stitch open configured fill cells
US10096530B1 (en) 2017-06-28 2018-10-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including merged-via open configured fill cells, and the second DOE including stitch open configured fill cells
US9865583B1 (en) 2017-06-28 2018-01-09 Pdf Solutions, Inc. Process for making and using a semiconductor wafer containing first and second DOEs of standard cell compatible, NCEM-enabled fill cells, with the first DOE including snake open configured fill cells, and the second DOE including stitch open configured fill cells
CN107390060A (zh) * 2017-07-27 2017-11-24 国网山东省电力公司济南供电公司 电力检测系统
CN112313769A (zh) * 2018-06-12 2021-02-02 Asml荷兰有限公司 基于电子束感应电流的晶片检查
US11101744B2 (en) * 2019-12-27 2021-08-24 Michael Junior Spruill Capacitive engine featuring an extrinsic semiconductor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6897440B1 (en) * 1998-11-30 2005-05-24 Fab Solutions, Inc. Contact hole standard test device
JP3175765B2 (ja) * 1998-12-08 2001-06-11 日本電気株式会社 半導体ウエハーの検査方法
JP3749107B2 (ja) * 1999-11-05 2006-02-22 ファブソリューション株式会社 半導体デバイス検査装置
JP2001156136A (ja) * 1999-11-30 2001-06-08 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法
JP3874996B2 (ja) * 2000-05-30 2007-01-31 ファブソリューション株式会社 デバイス検査方法および装置
JP2002231780A (ja) * 2001-01-30 2002-08-16 Jeol Ltd 荷電粒子ビームを用いたホールの検査方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102810494A (zh) * 2011-05-31 2012-12-05 应用材料以色列公司 用于补偿磁噪声的系统与方法
CN102810494B (zh) * 2011-05-31 2016-06-08 应用材料以色列公司 用于补偿磁噪声的系统与方法
CN103456657A (zh) * 2012-05-30 2013-12-18 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456658A (zh) * 2012-05-30 2013-12-18 南亚科技股份有限公司 半导体盲孔的检测方法
CN103456657B (zh) * 2012-05-30 2016-07-27 南亚科技股份有限公司 半导体盲孔的检测方法
US11410830B1 (en) 2019-03-23 2022-08-09 Kla Corporation Defect inspection and review using transmissive current image of charged particle beam system

Also Published As

Publication number Publication date
US7602197B2 (en) 2009-10-13
JP2007500954A (ja) 2007-01-18
US20070057687A1 (en) 2007-03-15
WO2005001492A1 (en) 2005-01-06

Similar Documents

Publication Publication Date Title
CN1833174A (zh) 高电流电子束检测
JP6091573B2 (ja) 試料観察方法及び装置
JP4528014B2 (ja) 試料検査方法
KR100707542B1 (ko) 마이크로구조 결함 검출방법 및 장치
DE10000365B4 (de) Spannungskontrastverfahren zum Nachweis von Defekten in einem strukturiertem Substrat
KR101013346B1 (ko) 컨택 홀 제조의 모니터링
JP2002289128A (ja) 荷電粒子線を用いた基板検査装置および基板検査方法
CN104937369A (zh) 图案测定方法、带电粒子束装置的装置条件设定方法以及带电粒子束装置
US7910885B2 (en) System and method for determining a cross sectional feature of a structural element using a reference structural element
US7473911B2 (en) Specimen current mapper
US6797955B1 (en) Filtered e-beam inspection and review
KR101057554B1 (ko) 입자빔으로 임계 치수를 측정하기 위한 방법 및 장치
US7235794B2 (en) System and method for inspecting charged particle responsive resist
US7132301B1 (en) Method and apparatus for reviewing voltage contrast defects in semiconductor wafers
US6979824B1 (en) Filtered e-beam inspection and review
US20230298851A1 (en) Systems and methods for signal electron detection in an inspection apparatus
JP2005203241A (ja) 荷電粒子ビーム観察方法及び荷電粒子ビーム装置
JP2003133379A (ja) 半導体装置の検査装置及び半導体装置の製造方法
US20230109695A1 (en) Energy band-pass filtering for improved high landing energy backscattered charged particle image resolution
TWI846066B (zh) 帶電粒子束系統及非暫時性電腦可讀媒體
EP4306945A1 (en) Method of assessing a sample, apparatus for assessing a sample
TW202312213A (zh) 操縱偵測器中之載體傳輸行為
JP2003132834A (ja) 電子線装置及びこの装置を用いたデバイス製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication