JP2014534631A - ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御 - Google Patents

ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御 Download PDF

Info

Publication number
JP2014534631A
JP2014534631A JP2014535794A JP2014535794A JP2014534631A JP 2014534631 A JP2014534631 A JP 2014534631A JP 2014535794 A JP2014535794 A JP 2014535794A JP 2014535794 A JP2014535794 A JP 2014535794A JP 2014534631 A JP2014534631 A JP 2014534631A
Authority
JP
Japan
Prior art keywords
wafer
shape
residual
slope
shape change
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014535794A
Other languages
English (en)
Other versions
JP6042442B2 (ja
Inventor
プラディープ ブカダラ
プラディープ ブカダラ
サティシュ ベーララガバン
サティシュ ベーララガバン
ジェイディープ ケイ シンハ
ジェイディープ ケイ シンハ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Corp filed Critical KLA Corp
Publication of JP2014534631A publication Critical patent/JP2014534631A/ja
Application granted granted Critical
Publication of JP6042442B2 publication Critical patent/JP6042442B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/16—Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge
    • G01B11/161—Measuring arrangements characterised by the use of optical techniques for measuring the deformation in a solid, e.g. optical strain gauge by interferometric means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G01B11/2441—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures using interferometry
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/26—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272—Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02015—Interferometers characterised by the beam path configuration
    • G01B9/02017—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations
    • G01B9/02021—Interferometers characterised by the beam path configuration with multiple interactions between the target object and light beams, e.g. beam reflections occurring from different locations contacting different faces of object, e.g. opposite faces
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02015—Interferometers characterised by the beam path configuration
    • G01B9/02027—Two or more interferometric channels or interferometers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00—Measuring instruments characterised by the use of optical techniques
    • G01B9/02—Interferometers
    • G01B9/02055—Reduction or prevention of errors; Testing; Calibration
    • G01B9/02056—Passive reduction of errors
    • G01B9/02057—Passive reduction of errors by using common path configuration, i.e. reference and object path almost entirely overlapping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
    • G03F7/70605—Workpiece metrology
    • G03F7/70616—Monitoring the printed patterns
    • G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70691—Handling of masks or workpieces
    • G03F7/70783—Handling stress or warp of chucks, masks or workpieces, e.g. to compensate for imaging errors or considerations related to warpage of masks or workpieces due to their own weight
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67271—Sorting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本発明は、第１及び第２のプロセスレベルのウェーハ表面の複数の点でのウェーハ形状値を取得すること、各点でのウェーハ形状変化値を生成すること、各点での形状変化の傾き値の組を生成すること、生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算すること、プロセスツールコレクタブルの組を用いて各点での形状変化傾き残差値を計算することによって形状変化傾き残差（ＳＳＣＲ）の組を生成すること、表面にわたって分散される複数のメトリック解析領域を定義すること、及び各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成することを含み得る。

Description

関連出願への相互参照
本出願は、以下に列挙した出願（「関連出願」）に関連するものであり、且つ該出願からの最先の効力のある有効出願日の利益を主張するものである（例えば、特許仮出願以外に対する最先の効力のある優先日を主張する又は特許仮出願に対する、関連出願のいずれかの及びすべての親、その親（ｇｒａｎｄｐａｒｅｎｔ）、そのまた親（ｇｒｅａｔ−ｇｒａｎｄｐａｒｅｎｔ）出願などに対する３５ＵＳＣ§１１９（ｅ）の下での利益を主張するものである）。
関連出願
ＵＳＰＴＯ法定外要件のため、本出願は、発明者としてＳａｔｈｉｓｈ Ｖｅｅｒａｒａｇｈａｖａｎ、Ｐｒａｄｅｅｐ Ｖｕｋｋａｄａｌａ、及びＪａｙｄｅｅｐ Ｋ．Ｓｉｎｈａの名で２０１１年１０月１１日に出願された出願整理番号第６１／５４５，９４２号の「ＯＶＥＲＬＡＹ ＡＮＤ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＰＲＯＣＥＳＳ ＣＯＮＴＲＯＬ ＵＳＩＮＧ Ａ ＮＯＶＥＬ ＷＡＦＥＲ ＧＥＯＭＥＴＲＹ ＭＥＴＲＩＣ」と題する米国特許仮出願の通常の（非仮）特許出願を構成する。
本発明は、一般に、ウェーハ幾何形状メトリックを提供するための方法及びシステム、並びに半導体製造中の改善されたオーバーレイ及びプロセス制御を可能にするのに適したウェーハ幾何形状メトリックを提供するための方法及びシステムに関する。
論理デバイス及びメモリデバイスなどの半導体デバイスの製造は、典型的に、種々の特徴及び複数のレベルの半導体デバイスを形成するために多数の半導体製造プロセスを用いて半導体ウェーハなどの基板を加工することを含む。例えば、リソグラフィは、レチクルから半導体ウェーハ上に配置されたレジストにパターンを転写することを含む半導体製造プロセスである。半導体製造プロセスの付加的な例は、化学機械研磨（ＣＭＰ）、急速熱処理（ＲＴＰ）、エッチング、堆積、及びイオン注入を含むがこれらに限定されない。複数の半導体デバイスが、単一の半導体ウェーハ上の配置で製造され、次いで、個々の半導体デバイスに分離されることがある。
絶えず縮小していく集積回路ノードサイズにより、半導体ウェーハ幾何形状のキャラクタライゼーションがますます重要となっている。ウェーハ幾何形状は、伝統的に、所与のウェーハにわたって低周波で変化するパラメータで分類されている。こうした特徴は、形状及び／又は平坦度を含むことがある。形状は、典型的に、基準面からのウェーハの中心面の偏差として定義され、ワープ又はバウなどのグローバルメトリックを用いて定量化される。平坦度は、裏面が完全に平坦であるとみなされる状態での基板の厚さ変動として定義され、ＳＦＱＲ（ｓｉｔｅ ｆｒｏｎｔ ｓｕｒｆａｃｅ ｌｅａｓｔ ｓｑｕａｒｅ ｆｉｔ ｐｌａｎｅ ｒａｎｇｅ）などのサイトベースのメトリックによって特徴付けられる。
米国特許第７，２０９，８５７号 米国特許出願公開第２００４／０１８４０３８号
形状のキャラクタライゼーションは、ウェーハの全表面にわたる大きな変動を計測する方法を用いて行われる。ウェーハ形状の低周波成分に加えて、基板の局所的な領域に制限され、一般にワープ及びバウなどのグローバル形状メトリックを用いて満足に特徴付けることができない、より高次の形状コンポーネントを定量化することが有利である。デフォーカス及びオーバーレイの予算に対する需要の増大に伴い、高次の形状キャラクタライゼーションの重要性が増加し続けている。加えて、ウェーハへの半導体プロセスの適用は、ウェーハ形状のようなウェーハトポグラフィに影響を及ぼすことがある。ウェーハ形状におけるこれらの変化は、ウェーハの面内の歪み並びに面外の歪みを引き起こす。
オーバーレイ計測は、一般に、第１のパターン形成された層が、その上に又は下に配置される第２のパターン形成された層に対してどれくらい正確に位置合わせされるか、又は第１のパターンが、同じ層上に配置される第２のパターンに対してどれくらい正確に位置合わせされるかを規定する。オーバーレイ誤差は、伝統的に、半導体ウェーハの１つ以上の層上に形成された構造体を有するオーバーレイ対象と共に判定される。２つの層又はパターンが適正に形成される場合、１つの層又はパターン上の構造体が他の層又はパターン上の構造体に対して位置合わせされる傾向がある。２つの層又はパターンが適正に形成されない場合、１つの層又はパターン上の構造体が他の層又はパターン上の構造体に対してオフセットされる又はその位置がずれる傾向がある。オーバーレイ誤差は、半導体集積回路製造の異なる段階で用いられるパターンのいずれかの間の位置ずれである。
ウェーハ形状の変化によって生じる面内の歪みは、結果的に、パターン形成された層間の計測されたオーバーレイ誤差として現れる、順次パターン形成ステップにおける特徴間のミスレジストレーションをもたらす。したがって、改善されたウェーハ形状及びウェーハ形状変化キャラクタライゼーションに対する必要性がある。したがって、これらの識別された欠陥を改善する方法及びシステムを提供することが有利である。
ウェーハ幾何形状メトリックを提供するための方法が開示される。一態様では、方法は、第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて、第１のプロセスレベルと第２のプロセスレベルとの間のウェーハ形状の変化に対応する、各点でのウェーハ形状変化値を生成すること、前記生成された各点でのウェーハ形状変化値を用いて前記各点での形状変化の傾きを計算することによって、それぞれがウェーハの表面の少なくとも１つの方向に沿ったウェーハ形状の変化の傾きに対応する、形状変化の傾き値の組を生成すること、生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算すること、プロセスツールコレクタブルの組を用いて各点での形状変化の傾き残差値を計算することによって形状変化傾き残差（ｓｌｏｐｅ ｓｈａｐｅ ｃｈａｎｇｅ ｒｅｓｉｄｕａｌ：ＳＳＣＲ）の組を生成すること、ウェーハの表面にわたって分散され、それぞれが複数の点のうちの１つ以上の点を包含する、複数のメトリック解析領域を定義すること、各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成することを含むことがあるがこれに限定されない。
別の態様では、方法は、プロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、取得したプロセスレベルのウェーハ形状値を用いてプロセスレベルの各点での形状の傾き値を計算することによって形状の傾き値の組を生成すること、生成された形状の傾き値の組を用いてプロセスツールコレクタブルの組を計算すること、プロセスツールコレクタブルの組を用いて各点での形状の傾き残差値を計算することによって形状傾き残差（ｓｌｏｐｅ ｓｈａｐｅ ｒｅｓｉｄｕａｌ：ＳＳＲ）の組を生成すること、基板の表面にわたって分散され、それぞれが複数の点のうちの１つ以上の点を包含する、複数のメトリック解析領域を定義すること、各メトリック解析領域内の１つ以上のＳＳＲに基づいて各メトリック解析領域に関する１つ以上の形状傾き残差メトリックを生成することを含むことがあるがこれに限定されない。
形状の傾きメトリックを用いてウェーハをソートするための方法が開示される。方法は、複数のウェーハを受け入れること、選択されたプロセスレベルの各ウェーハの表面からウェーハ形状値の組を取得すること、各ウェーハの複数の点のそれぞれでの形状傾き残差メトリックを計算することによって各ウェーハに関する形状傾き残差メトリックの組を生成すること、チャックされた状態の各ウェーハの中立面を判定すること、判定された各ウェーハの中立面及び各ウェーハの複数のパターンに関連する複数の位置を用いて各ウェーハに関する中立面因子（ｎｅｕｔｒａｌ ｓｕｒｆａｃｅ ｆａｃｔｏｒ：ＮＳＦ）を計算すること、各ウェーハの各点に関するＰＰＥ残差値が各ウェーハに関する少なくとも計算されたＮＳＦと前記点に関する形状傾き残差メトリックとウェーハの厚さとの積である場合の、各ウェーハに関するパターン配置誤差（ｐａｔｔｅｒｎ ｐｌａｃｅｍｅｎｔ ｅｒｒｏｒ：ＰＰＥ）残差値の組を求めること、ＰＰＥ残差の組を１つ以上の選択されたレベルを下回るように維持するのに適した形状残差メトリックの組に関する１つ以上の閾値を求めること、及び求めた形状残差メトリックの組に関する１つ以上の閾値を生成された各ウェーハに関する形状傾き残差メトリックの組と比較することによって複数のウェーハを特徴付けることを含むことがあるがこれに限定されない。
プロセス一様性制御のための方法が開示される。方法は、第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて、第１のプロセスレベルと第２のプロセスレベルとの間のウェーハ形状の変化に対応する、各点でのウェーハ形状変化値を生成すること、生成された各点でのウェーハ形状変化値を用いて１つ以上の形状変化傾き残差メトリックを生成すること、及び生成された１つ以上の形状変化傾き残差メトリックに基づいて１つ以上のプロセスツールにプロセス制御を提供することを含むことがあるがこれに限定されない。
オーバーレイ制御のための方法が開示される。方法は、第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて各点でのウェーハ形状変化値を計算することによってウェーハ形状変化値の組を生成すること、生成された各点でのウェーハ形状変化値を用いて形状変化傾き残差の組を生成すること、形状（ｓｌｏｅ）変化傾き残差の組を用いて形状変化傾き残差メトリックの組を計算すること、第１のプロセスレベルと付加的なプロセスレベルとの間で生じる位置ずれに関連する、付加的なプロセスレベルのウェーハの表面上の複数の点でのオーバーレイ値の組を取得すること、取得したオーバーレイ値の組を用いてオーバーレイ残差の組を生成すること、オーバーレイ残差の組を用いてオーバーレイ残差メトリックの組を計算すること、形状変化傾き残差メトリックの組をオーバーレイ残差メトリックの組と比較することによって校正曲線を生成すること、及び生成された校正曲線に基づいてオーバーレイ残差を選択されたレベルを下回るように維持するのに適した形状変化傾き残差メトリックの組に関する閾値を求めることを含むことがあるがこれに限定されない。
ウェーハ幾何形状メトリックを提供するためのシステムが開示される。一態様では、システムは、第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得するためにトポグラフィ計測の組を行うように構成されるトポグラフィシステムと、トポグラフィに通信可能に結合され、トポグラフィ計測の組を受信するように構成される、１つ以上のコンピューティングシステムとを含むことがあるがこれに限定されず、１つ以上のコンピューティングシステムは、取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて各点でのウェーハ形状変化値を生成し、前記生成された各点でのウェーハ形状変化値を用いて前記各点での形状変化の傾きを計算することによって形状変化の傾き値の組を生成し、生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算し、プロセスツールコレクタブルの組を用いて各点での形状変化の傾き残差値を計算することによって形状変化傾き残差（ＳＳＣＲ）の組を生成し、基板の表面にわたって分散される複数のメトリック解析領域を定義し、各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成するようにさらに構成される。
上記の概要と以下の詳細な説明との両方は、単なる例示及び解説であって、特許請求される本発明を必ずしも制限するものではないことが理解される。本明細書に組み込まれ及びその一部をなす付属の図面は、本発明の実施形態を例証し、概要と共に本発明の原理を解説するのに役立つ。
添付の図面を参照することで、本開示の多数の利点が当業者により良く理解されるであろう。
本発明に係るウェーハ形状変化によって生じるオーバーレイ誤差の概念図である。 本発明に係るウェーハメトリックを提供するためのシステムのブロック図である。 本発明に係るデュアルフィゾー型干渉計のデュアルフィゾー型キャビティの概略図である。 本発明に係るウェーハ幾何形状メトリック生成の機能ブロック図である。 本発明に係るプロセスツールコレクタブルを用いる形状変化傾き残差メトリック計算の機能ブロック図である。 本発明に係るウェーハ幾何形状メトリック生成の機能ブロック図である。 本発明に係るウェーハ幾何形状メトリックを用いるウェーハソーティングの機能ブロック図である。 本発明に係るウェーハ幾何形状メトリックを用いるプロセスフィードバック制御の機能ブロック図である。 本発明に係るウェーハ幾何形状メトリックを用いるオーバーレイ制御の機能ブロック図である。 本発明に係るウェーハメトリックを提供することに関するプロセスフロー図である。 本発明に係るウェーハメトリックを提供することに関するプロセスフロー図である。 本発明に係るウェーハ幾何形状メトリックを用いる複数のウェーハのソートに関するプロセスフロー図である。 本発明に係るウェーハの中立面及び中立面因子（ＮＳＦ）の概念図である。 本発明に係るウェーハ幾何形状メトリックを用いるプロセス制御に関するプロセスフロー図である。 本発明に係るウェーハ幾何形状メトリックを用いるオーバーレイ制御に関するプロセスフロー図である。 本発明に係るオーバーレイ残差及び形状変化傾き残差の校正曲線を示す図である。
付属の図面で例証される開示された主題への言及をここで詳細に行う。
図１Ａ〜図１２を概して参照すると、本開示に係るウェーハ幾何形状メトリックを提供するためのシステム及び方法が説明される。本発明は、半導体ウェーハトポグラフィ技術（例えば、フィゾー干渉法）を用いて取得されるウェーハ形状データから導出される１つ以上のウェーハ幾何形状メトリックを提供するための方法及びシステムに向けられる。これに関して、本発明の種々の実施形態は、選択されたプロセスレベルでのウェーハ形状又は第１のプロセスレベル（例えば、ベアウェーハ（ｗａｒｅ）レベル）と付加的なプロセスレベルとの間のウェーハ形状の変化を定量化するように作用することができる。一態様では、本発明は、「ウェーハ形状変化の傾き」データの組を提供するのにこれらのウェーハ形状計測値を用いることができる。代替的態様では、本発明はまた、ウェーハ形状計測値から導出される「形状の傾き」データの組を提供することができる。１つ以上のプロセスツールコレクタブルルーチンと共にウェーハ形状変化の傾き（本明細書では「形状変化傾き」と呼ばれる）データ及び／又は形状の傾き（本明細書では「形状傾き」と呼ばれる）データを用いて、種々のウェーハ幾何形状メトリックを生成することができる。生成されたウェーハメトリックは、次に、多くの改善された製造技術及びプロセス制御技術を提供するのに用いることができる。本発明は、ｉ）ウェーハをソートするための方法及びシステム、ｉｉ）プロセス一様性制御のための方法及びシステム、及びｉｉｉ）オーバーレイ制御のための方法及びシステムにさらに向けられる。
本開示の全体を通して用いられる場合の「ウェーハ」という用語は、概して半導体又は非半導体材料で形成された基板を指す。例えば、半導体又は非半導体材料は、単結晶シリコン、ガリウムヒ素、及びインジウムリンを含むことがあるがこれらに限定されない。ウェーハは、１つ以上の層を含むことがある。例えば、こうした層は、レジスト、誘電体材料、導体材料、及び半導体材料を含むことがあるがこれらに限定されない。多くの異なるタイプのこうした層が当該技術分野では公知であり、本明細書で用いられる場合のウェーハという用語は、その上にすべてのタイプのこうした層が形成され得るウェーハを包含するように意図される。
典型的な半導体プロセスは、ロットごとのウェーハ加工を含む。本明細書で用いられる場合の「ロット」は、一緒に加工されるウェーハのグループ（例えば、２５個のウェーハのグループ）である。ロットの各ウェーハは、リソグラフィ加工ツール（例えば、ステッパ、スキャナなど）からの多くの露光フィールドからなる。各フィールド内に複数のダイが存在することがある。ダイは、最終的に単一のチップとなる機能ユニットである。ウェーハ上に形成される１つ以上の層は、パターン形成される又はパターン形成されないことがある。例えば、ウェーハは、それぞれが繰返し可能なパターン形成された特徴を有する、複数のダイを含むことがある。こうした材料の層の形成及び加工が、最終的に完成したデバイスをもたらすことができる。多くの異なるタイプのデバイスがウェーハ上に形成されることがあり、本明細書で用いられる場合のウェーハという用語は、その上に当該技術分野では公知の任意のタイプのデバイスが製造されているウェーハを包含するように意図される。
本開示の全体を通して、「形状」は、一般に、自由状態で計測される場合のウェーハ（又は基板）の中心面として定義される。典型的に、形状は、ワープ又はバウなどのグローバルメトリックによって特徴付けられる。加えて、形状のより高次の成分が計算されることがある。ウェーハの局所的な領域に関連する、ウェーハ形状のより高次の成分は、典型的に、グローバル形状メトリックに影響を及ぼさない。形状・傾きメトリックを用いてより高次の形状（ｈｉｇｈｅｒ ｏｒｄｅｒ ｓｈａｐｅ：ＨＯＳ）が定量化されることがあり、これは、ウェーハにわたる位置の関数としての形状の変化の尺度である。高次の形状を計測するための形状・傾きの使用は、参照により本明細書に組み込まれる２０１１年１１月２２日に発行された「Ｌｏｃａｌｉｚｅｄ Ｓｕｂｓｔｒａｔｅ Ｇｅｏｍｅｔｒｙ Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ」と題するＶｅｅｒａｒａｇｈａｖａｎ他による米国特許第８，０６５，１０４号で詳述されている。
図１は、ウェーハ形状の歪みによって生じるオーバーレイ誤差の概念図を示す。ウェーハ加工及び／又はウェーハチャッキングから生じるウェーハ形状変化は、ウェーハ内の面内の歪み（ｉｎ−ｐｌａｎｅ ｄｉｓｔｏｒｔｉｏｎ：ＩＰＤ）を引き起こすことがあり、これは、第１のパターン形成ステップ（Ｎ）とその後のパターン形成ステップ（Ｎ＋１）との間のオーバーレイ誤差をもたらすことがある。ウェーハチャッキング手順は、図１のステップ１０２とステップ１０４との間で示されるようにウェーハの裏側を平坦化するように作用し、結果的にウェーハを曲げ、剪断変形を生じることがあることが当業者に認識されるであろう。ウェーハ加工は、ＣＭＰ、ＲＴＰ、エッチング、及び薄膜堆積などの当該技術分野では公知の任意のウェーハ加工技術を含むことがあるがこれらに限定されないことが本明細書で注目される。図１に示すように、パターン形成ステップＮ（ステップ１０２）で最初のウェーハを自由状態で受け入れることができる。最初の自由状態において、ウェーハは、パターンの組間の特性長Ｌを有し得る。次いで、ウェーハをチャックすることができ、ウェーハ上に特徴をパターン形成することができる（ステップ１０４）。チャッキング及びパターン形成ステップＮが、特性長の変化ΔＬＮを生じる。これは、結果的に、パターン形成された特徴間の全長であるＬ＋ΔＬＮをもたらす。次いで、ウェーハは、ウェーハの形状を変化させるように作用し得る薄膜堆積後プロセスを受けることができる（ステップ１０６）。次に、ウェーハは、チャックされた状態でその後のパターン形成ステップＮ＋１を受けることができる（ステップ１０８）。第２のチャッキング及びパターン形成ステップＮ＋１は、特性長の付加的な変化ΔＬＮ＋１を生じ、Ｌ＋ΔＬＮ＋ΔＬＮ＋１の全長をもたらすことがある。ステップＮとステップＮ＋１との間で起こるウェーハ形状変化に起因して、パターン形成ステップＮでのチャッキング中に生じるウェーハの弾性歪みは、パターン形成ステップＮ＋１でのチャッキング中に生じる歪みとは異なる。異なるステップでのチャッキング中の面内の歪みにおける対応する差異は、ＮパターンとＮ＋１パターンとの間のオーバーレイ誤差として現れることがある。ウェーハ形状変化とオーバーレイ誤差との間の関係性は、参照により本明細書にその全体が組み込まれる、Ｋ．Ｔｕｒｎｅｒ他、「Ｐｒｅｄｉｃｔｉｎｇ Ｄｉｓｔｏｒｔｉｏｎｓ ａｎｄ Ｏｖｅｒｌａｙ Ｅｒｒｏｒｓ Ｄｕｅ ｔｏ Ｗａｆｅｒ Ｄｅｆｏｒｍａｔｉｏｎ Ｄｕｒｉｎｇ Ｃｈｕｃｋｉｎｇ ｏｎ Ｌｉｔｈｏｇｒａｐｈｙ Ｓｃａｎｎｅｒｓ」、Ｊ．Ｍｉｃｒｏ／Ｎａｎｏｌｉｔｈ、ＭＥＭＳ ＭＯＥＭＳ ８（４）、０４３０１５、（２００９年１０月〜１２月）で詳細に説明される。さらに、チャッキングによって生じるウェーハ形状変化及び面内の歪みは、参照により本明細書にその全体が組み込まれる、２０１０年５月１１日に出願された「Ｓｉｔｅ Ｂａｓｅｄ Ｑｕａｎｔｉｆｉｃａｔｉｏｎ ｏｆ Ｓｕｂｓｔｒａｔｅ Ｔｏｐｏｇｒａｐｈｙ ａｎｄ Ｉｔｓ Ｒｅｌａｔｉｏｎ ｔｏ Ｌｉｔｈｏｇｒａｐｈｙ Ｄｅｆｏｃｕｓ ａｎｄ Ｏｖｅｒｌａｙ」と題するＶｅｅｒａｒａｇｈａｖａｎ他の米国特許出願第１２／７７８，０１３号で概して説明される。
図２Ａ〜図２Ｂは、本発明の一実施形態に係るウェーハ幾何形状メトリックを提供するためのシステム２００を示す。一態様では、システム２００は、ウェーハ２０４の１つ以上のトポグラフィック計測を行うように構成されるトポグラフィ計測システム２０２を含んでもよい。一実施形態では、トポグラフィ計測システム２０２は、ウェーハ２０４の表側のトポグラフィとウェーハ２０４の裏側のトポグラフィを同時に計測するのに適したデュアルフィゾー型干渉計２２０を含んでもよい。別の態様では、システム２００は、トポグラフィック計測システム２０２に通信可能に結合され、計測システム２０２からトポグラフィ計測値を受信するように構成される、１つ以上のコンピューティングシステム２０６を含んでもよい。
図２Ｂは、本発明に係るデュアルフィゾー型キャビティの概念図を示す。図２Ｂに示すように、デュアルフィゾー型キャビティは、ウェーハ２０４を実質的に直立に保持するように構成されてもよい。例えば、デュアルフィゾー型キャビティ２１６は、ウェーハを受け入れ、これを実質的に自由状態で実質的に直立に保持するように構成される点接触デバイス（図示せず）の組を含んでもよい。干渉計のための基準面として役立つ２つの基準平面２１８ａ及び２１８ｂを用いて、デュアルフィゾー型干渉計は、ウェーハ２０４に関連する種々のパラメータ、並びに基準平面２１８ａ及び２１８ｂとのその空間的関係性を解析することができる。
デュアルフィゾー型干渉計２２０を用いて、トポグラフィシステム２０２は、ウェーハ２０４の表面と裏面との両方の高さ変動を同時に計測することができる。次いで、表面及び／又は裏面の計測される各点での形状値を、これらの点で計測される高さ変動を用いて計算することができる。ウェーハの表面上のＸ−Ｙ位置の関数としてのウェーハの形状であるｓ（ｘ，ｙ）は、以下のように表すことができる。
式中、ｄＡ（ｘ，ｙ）は、キャビティ２２６の基準平面Ａ ２２８ａとウェーハの第１の側２３０（例えば、表側）との間のキャビティ距離を表し、ｄＢ（ｘ，ｙ）は、キャビティ２２６の基準平面Ｂ ２２８ｂとウェーハの第２の側２３２（例えば、裏側）との間のキャビティ距離を表し、Ｔｉｌｔは、デュアルフィゾー型キャビティ２２６内のウェーハ２０２のチルトを表す。式１の関係性を用いて、ウェーハ２０４上の複数の位置での形状を計算することによって形状の二次元Ｘ−Ｙマップが構築されてもよい。例えば、干渉法システム２２０で取得した高さ変動計測値と、ウェーハ上の計測される各点での対応する形状値とを用いて、およそ５００μｍの横方向の分解能を有する形状マップが構築されてもよい。さらなる実施形態では、１つ以上のコンピューティングシステム２０６が、トポグラフィシステム２０２から受信した干渉法データに形状計算アルゴリズム（例えば、式１）を適用することによって複数の選択された計測点での形状を計算するように構成される予めプログラムされたアルゴリズムを実行してもよい。ウェーハの表側及び裏側トポグラフを計測するのに適したデュアルフィゾー型干渉法は、参照により本明細書にその全体が組み込まれる、Ｋｌａｕｓ Ｆｒｅｉｓｃｈｌａｄ他、「Ｉｎｔｅｒｆｅｒｏｍｅｔｒｙ ｆｏｒ Ｗａｆｅｒ Ｄｉｍｅｎｓｉｏｎａｌ Ｍｅｔｒｏｌｏｇｙ」、Ｐｒｏｃ．ＳＰＩＥ ６６７２、１（２００７）で詳細に説明される。さらに、両面干渉法は、２００５年１月２５日に発行された「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｍｅａｓｕｒｉｎｇ ｔｈｅ Ｓａｈｐｅ ａｎｄ Ｔｈｉｃｋｎｅｓｓ Ｖａｒｉａｔｉｏｎ ｏｆ Ｐｏｌｉｓｈｅｄ Ｏｐａｑｕｅ Ｐｌａｔｅｓ」と題するＦｒｅｉｓｃｈｌａｄ他の米国特許第６，８４７，４５８号、及び２０１１年１１月２９日に発行された「Ｍｅｔｈｏｄ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ Ｍｅａｓｕｒｉｎｇ Ｓｈａｐｅ ｏｒ Ｔｈｉｃｋｎｅｓｓ Ｉｎｆｏｒｍａｔｉｏｎ ｏｆ ａ Ｓｕｂｓｔｒａｔｅ」と題するＴａｎｇ他の米国特許第８，０６８，２３４号で概して説明され、これらの両方とも参照により本明細書にその全体が組み込まれる。
さらなる実施形態では、トポグラフィシステム２０２は、指定された計測方式を実行するためにシステム２００の別のサブシステムから命令を受けるように構成されてもよい。例えば、トポグラフィシステム２０２は、システム２００の１つ以上のコンピューティングシステム２０６から命令を受けてもよい。コンピューティングシステム２０６から命令を受信すると、トポグラフィシステム２０２は、提供された命令で識別される半導体ウェーハ２０４の１つ以上の面（例えば、表面又は裏面）にわたる種々の場所又は点でトポグラフィック計測（すなわち、ウェーハ幾何形状計測）を行ってもよい。
別の態様では、１つ以上のコンピューティングシステム２０６は、ロットの１つ以上のウェーハのサンプリングプロセスにおいてトポグラフィシステム２０２によって行われる計測の組を受信するように構成されてもよい。トポグラフィシステム２０２から１つ以上のサンプリングプロセスの結果を受信すると、１つ以上のコンピューティングシステム２０６は、次いで、本明細書でさらに論じられる予めプログラムされたウェーハ幾何形状メトリックアルゴリズム２１１によって、１つ以上のウェーハ幾何形状メトリック（例えば、形状変化傾きメトリック又は形状傾きメトリック）を生成してもよい。さらなる実施形態では、システム２００は、種々のプロセス制御特徴に関する幾何形状メトリックを用いてもよい。例えば、システム２００は、ウェーハソーティングアルゴリズム２１２、プロセス制御アルゴリズム２１３、及び／又はオーバーレイ補正アルゴリズム２１５を実行するようにさらに構成されてもよい。
図３Ａは、本発明の一実施形態に係るウェーハ幾何形状メトリックアルゴリズム２１１を用いる１つ以上の形状変化傾きウェーハ幾何形状メトリックの生成を表す高レベル機能ブロック図３００を示す。トポグラフィシステム２０２は、第１のプロセスレベルと付加的なプロセスレベルとの両方に関する形状計測の組を行ってもよい３０２。プロセスレベルは、半導体ウェーハ製造プロセスにおける任意のプロセスレベルを含んでもよい。例えば、プロセスレベル（すなわち、第１のプロセスレベル又は付加的なプロセスレベル）は、ベアウェーハ加工、化学機械平坦化（ＣＭＰ）、急速熱処理（ＲＴＰ）、エッチング、薄膜堆積などのうちのいずれか１つを含んでもよい。
次に、システム２００のコンピューティングシステム２０６は、第１のプロセスレベル（例えば、レベルＮ）及び付加的なプロセスレベル（例えば、レベルＮ＋１）に関する計測値を受信し３０２、Ｘ方向及びＹ方向の第１のプロセスレベルと付加的なプロセスレベルとの間の形状変化の傾きを計算してもよい３０４。形状変化の傾きの計算後に、プロセスツール（例えば、スキャナ）コレクタブル（例えば、リニアコレクタブル又はより高次のコレクタブル）の組が、コンピューティングシステム２０６によって計算され、補正のために通信可能に結合されるプロセスツール（図示せず）に送られてもよい。次に、Ｘ方向とＹ方向との両方に関する形状変化の傾き残差値が計算されてもよい３０８。計算した形状変化の傾き残差値３０８を用いて、コンピューティングシステム２０６は、グローバル形状変化傾きメトリック３１０、ローカル形状変化傾きメトリックの組３１２、及び／又は形状変化傾き残差コンターマップ３１４をさらに生成してもよい。
さらなる実施形態では、ウェーハ幾何形状メトリックアルゴリズム２１１は、ウェーハレベル又はフィールドレベルのプロセスツールコレクタブルを計算してもよい。図３Ｂは、本発明の一実施形態に係るプロセスツールコレクタブルの計算３１７を表す高レベル機能ブロック図を示す。形状変化の傾きの計算３０４後に、コンピューティングシステム２０６は、ウェーハレベル又はフィールドレベルのコレクタブルのいずれかを計算してもよい。ウェーハレベル補正の場合、コンピューティングシステム２０６は、オーバーレイ残差を計算するのに適した選択されたプロセスツール補正ルーチンに基づいてウェーハレベルのコレクタブルを計算してもよい。次いで、これらのコレクタブルを用いて、コンピューティングシステム２０６は、Ｘ方向及びＹ方向の形状変化の傾き残差を計算してもよい３２４。フィールドレベル補正の場合、ユーザ又はユーザにより制御されるサブシステムは、フィールドサイズを選択してもよい。次いで、コンピューティングシステム２０６は、オーバーレイ残差を計算するのに適した選択されたプロセスツール補正ルーチンに基づいてフィールドレベルのコレクタブルを計算してもよい。
次に、これらのコレクタブルを用いて、コンピューティングシステム２０６は、Ｘ方向及びＹ方向の形状変化の傾き残差を計算してもよい３０８。さらなる態様では、コンピューティングシステム２０６は、次いで、１つ以上のグローバルメトリック３１０及び／又は１つ以上のローカルメトリック３１２を計算してもよい。加えて、計算した形状変化の傾き残差の組３０８を用いて、コンピューティングシステム２０６は、二次元グリッド上の位置の関数としての形状変化の傾き残差を表すコンターマップ３１４を生成してもよい。このマップ３１４は、次いで、ディスプレイ装置（図示せず）を介してユーザに提示されてもよい。コンピューティングシステム２０６は、ユーザインターフェースデバイス（例えば、マウス、キーボード、トラックパッド、タッチスクリーンなど）から入力を受信して、ディスプレイ装置を介して表示されるコンターマップ３１４上の関心領域をユーザが「タグ付けする」又は識別することを可能にするようにさらに構成されてもよい。
図３Ｃは、本発明の代替的実施形態に係るウェーハ幾何形状メトリックアルゴリズム２１１の代替的実施形態を用いる１つ以上の形状傾きウェーハ幾何形状メトリックの生成を表す高レベル機能ブロック図３５０を示す。システム２００は、選択されたプロセスレベル（例えば、ベアウェーハプロセス）のウェーハの形状計測の組を行ってもよい３５２。次いで、システムのコンピューティングシステム２０６は、これらの計測値を受信し、Ｘ方向及びＹ方向の形状の傾きを計算してもよい３５４。形状の傾きの計算後に、プロセスツール（例えば、スキャナ）コレクタブル（例えば、リニアコレクタブル又はより高次のコレクタブル）の組が、コンピューティングシステム２０６によって計算され、補正のために通信可能に結合されるプロセスツール（図示せず）に送られてもよい。次に、Ｘ方向とＹ方向との両方に関する形状の傾き残差値が計算されてもよい３５８。計算した形状の傾き残差値３５８を用いて、コンピューティングシステム２０６は、グローバル形状傾きメトリック３６０、ローカル形状傾きメトリックの組３６２、及び／又は二次元形状傾き残差マップ３６４をさらに生成してもよい。形状傾き残差は、図３Ｂで表わされたものと類似の様態でプロセスツールコレクタブルから計算され、したがって、図３Ｂの説明は、図３Ｃにまで及ぶように解釈されるべきであることにさらに注目される。１つ以上の形状傾きウェーハ幾何形状メトリック及び１つ以上の形状変化傾きメトリックの生成に関係した詳細が本明細書でさらに詳細に説明されることにさらに注目される。
図４は、ウェーハソーティングアルゴリズム２１２を用いるウェーハのソーティングを表す高レベル機能ブロック図４００を示す。一態様では、システム２００は、図３Ｃに関して既に説明したように形状の傾きメトリックを用いてウェーハのグループをソートしてもよい。システム２００は、選択されたプロセスレベル（例えば、ベアウェーハプロセスレベル）のウェーハ４０２のグループのそれぞれからのトポグラフィ計測値の組４０４を介してウェーハ形状値の組を取得してもよい。ウェーハ形状値は、本発明の全体を通して説明される種々の様態のうちの１つで取得されてもよいことに注目される。次いで、コンピューティングシステム２０６は、各ウェーハ４０２に関する形状傾き残差メトリック４０６の組を計算してもよい。各形状傾き残差メトリックの計算は、本明細書で既に説明したのと類似の様態で実施されてもよく、これは本明細書でさらに詳細に説明される。次に、システム２００は、解析的残差ＰＰＥモデル４０８を用いてパターン配置誤差（ＰＰＥ）残差値の組を求めてもよい。ＰＰＥ残差値の組を求める際に、システム２００は、チャックされた状態のウェーハの中立面を判定し、次いで、各ウェーハに関する中立面及び各ウェーハのパターンの組に関連する位置の組を用いて各ウェーハに関する中立面因子（ＮＳＦ）を計算してもよい。出願人は、中立面及び中立面因子の概念が本明細書でさらに詳細に説明されることを特筆する。各ウェーハに関するパターン配置誤差（ＰＰＥ）残差値の組が計算されてもよい。これに関して、各ウェーハの各計測点に関するＰＰＥ残差値は、各ウェーハに関する少なくとも計算されたＮＳＦと、前記点に関する形状傾き残差メトリックと、ウェーハの厚さとの積を求めることによって計算されてもよい。次に、ＰＰＥ残差の組を選択されたレベルを下回るように維持する、形状残差メトリックの組に関する閾値４１０又は「仕様」を見出すことができる。次いで、ウェーハのグループは、各ウェーハの計測された形状傾き残差４０６と、ＰＰＥ残差を選択されたレベル（特異的プロセス又は技術の要件によって決まる選択されたレベル）を下回るように維持するのに必要な閾値４１０に基づいてソート４１２されてもよい。本発明との関連でのウェーハソーティングが本明細書でさらに詳細に説明されることが本明細書で注目される。
図５は、本発明の一実施形態に係るプロセス制御アルゴリズム２１３を用いるプロセス制御を表す高レベル機能ブロック図５００を示す。トポグラフィシステム２０２は、第１のプロセスレベル５０２と付加的なプロセスレベル５０６との両方に関する形状計測の組を行ってもよい。システム２００のコンピューティングシステム２０６は、第１のプロセスレベル（例えば、レベルＮ）及び付加的なプロセスレベル（例えば、レベルＮ＋１）に関する計測値５０２及び５０６を受信し、Ｘ方向及びＹ方向の第１のプロセスレベルと付加的なプロセスレベルとの間のプロセス５０４に関連する形状変化の傾き５０８（例えば、表側の形状変化の傾き又は裏側の形状変化の傾き）を計算してもよい。形状変化の傾きの計算後に、Ｘ方向とＹ方向との両方に関する形状変化の傾き残差値を求めてもよい。形状変化の傾き残差値を用いて、コンピューティングシステム２０６は、１つ以上の形状変化傾きメトリック５１０をさらに生成してもよい。形状変化傾きメトリック５１０は、本開示の全体を通して論じられる種々の様態のうちのいずれかで生成されてもよいことが本明細書で注目される。次いで、生成されたウェーハ形状変化傾きメトリック５１０に基づいて、システム２００は、プロセスツールにフィードバックを提供し、これにより１つ以上のプロセスツールにプロセス制御を提供してもよい。プロセスツールは、ＲＴＰシステム、薄膜堆積システム、ＣＭＰシステム、及びエッチングシステムなどの当該技術分野では公知の任意のプロセスツールを含むことがあるがこれらに限定されない。
図６は、本発明の一実施形態に係るオーバーレイ制御アルゴリズム２１５を用いるオーバーレイ制御を表す高レベル機能ブロック図６００を示す。トポグラフィシステム２０２は、第１のプロセスレベル６０４の、次いで第１のパターン形成ステップ６０２と第２のパターン形成ステップ６１４との間の一連のプロセス（例えば、第１のプロセス６０６、第２のプロセス６０８、及びＮ番目のプロセス６１０までの）の後の付加的なプロセスレベル６１２のウェーハ上で形状計測の組を行ってもよい。システム２００のコンピューティングシステム２０６は、第１のプロセスレベル（例えば、レベルＮ）及び付加的なプロセスレベル（例えば、レベルＮ＋１）に関する計測値６０４及び６１２を受信し、Ｘ方向及びＹ方向の第１のプロセスレベル６０４と付加的なプロセスレベル６１２との間のプロセスステップ６０６、６０８、及び６１０に関連する形状変化の傾き６１６（例えば、表側の形状変化の傾き又は裏側の形状変化の傾き）を計算してもよい。形状変化の傾きの計算後に、Ｘ方向とＹ方向との両方に関する形状変化の傾き残差値及び形状変化の傾き残差メトリック６２２を求めてもよい。形状変化の傾き残差及び関連する形状変化の傾き残差メトリック６２２は、本開示の全体を通して論じられる種々の様態のうちのいずれかで生成されてもよいことが本明細書で注目される。さらに、システム２００は、付加的なプロセスレベル（すなわち、解析されている選択されたＮ個のプロセス後のプロセスレベル）のウェーハの表面上の複数の計測点からオーバーレイ値の組６１６を取得してもよい。例えば、システム２００は、ウェーハの計測対象の組に対してオーバーレイ計測を行うように構成されるオーバーレイ計測ツール（図示せず）を含んでもよい。次に、これらのオーバーレイ計測値は、コンピューティングシステム２０６に伝送されてもよく、これにより、コンピューティングシステム２０６は、オーバーレイ残差の組及び対応するオーバーレイ残差メトリック６１８の組を生成してもよい。オーバーレイ残差の計算は、当該技術分野では公知の任意の様態（例えば、リニア方法論又はより高次の方法論）で行われてもよいことが認識される。オーバーレイ残差メトリック６１８は、本開示の全体を通して論じられる種々の様態のうちのいずれかで生成されてもよいことがさらに認識される。
次に、コンピューティングシステム２０６は、所与の１つ以上の解析されるプロセスであるプロセス１〜プロセスＮに関する校正曲線を形成するのに計算した形状変化傾き残差メトリックの組及び計算したオーバーレイ残差メトリックの組を用いてもよい。校正曲線は、オーバーレイ残差の組（又はオーバーレイ残差メトリック）をウェーハ形状変化傾き残差の組（又はウェーハ形状変化傾きメトリック）と関係付けるように構成される。出願人は、校正曲線の生成が本明細書でさらに詳細に説明されることを特筆する。校正曲線に基づいて、オーバーレイ残差を選択されたレベルを下回るように（例えば、仕様を選択された距離を下回るように）維持するのに適する形状変化傾き残差閾値を見出すことができる。コンピューティングシステム２０６は、各ウェーハに関する形状変化傾き残差メトリックの組を生成し、次いで、取得した形状変化傾き残差メトリックの組を求めた閾値と比較することによってウェーハのグループをさらにソートしてもよい。このプロセスを用いて、システム２００は、ウェーハ形状変化傾きメトリックを監視することによってリソグラフィオーバーレイ残差プロセス仕様を満たすためにウェーハをソートするように作用することができる。
本開示の全体を通して説明される種々のステップは、単一のコンピュータシステム、又は代替的に複数のコンピュータシステムによって実施されてもよいことを認識されたい。さらに、トポグラフィシステム２０２などのシステム２００の異なるサブシステムは、上記のステップの少なくとも一部を実施するのに適したコンピュータシステムを含んでもよい。したがって、上記の説明は、本発明に対する制限としてではなく単なる例証として解釈されるべきである。さらに、１つ以上のコンピューティングシステム２０６は、本明細書に記載の方法の実施形態のうちのいずれかの任意の他のステップを行うように構成されてもよい。別の実施形態では、コンピュータシステム２０６は、当該技術分野では公知の任意の様態でトポグラフィシステム２０２又はプロセスツール（図示せず）に通信可能に結合されてもよい。例えば、１つ以上のコンピュータシステム２０６は、トポグラフィシステム２０２のコンピュータシステム又はプロセスツールのコンピュータシステムに結合されてもよい。別の例では、トポグラフィシステム２０２及びプロセスツールは、単一のコンピュータシステムによって制御されてもよい。このように、システム２００のコンピュータシステム２０６は、単一のトポグラフィ−プロセスツールコンピュータシステムに結合されてもよい。さらに、システム２００のコンピュータシステム２０６は、ワイヤーライン部分及び／又は無線部分を含むことがある伝送媒体によって他のシステムからのデータ又は情報（例えば、検査システムからの検査結果、付加的な計測システムからの計測結果、又はＫＬＡ−ＴｅｎｃｏｒのＫＴ Ａｎａｌｙｚｅｒなどのシステムから計算されるプロセスツールコレクタブル）を受信及び／又は取得するように構成されてもよい。このように、伝送媒体は、コンピュータシステム２０６とシステム２００の他のサブシステムとの間のデータ・リンクとして役立つことができる。さらに、コンピュータシステム２０６は、伝送媒体を介して外部システムにデータを送信してもよい。
コンピューティングシステム２０６は、パーソナルコンピュータシステム、メインフレームコンピュータシステム、ワークステーション、イメージコンピュータ、パラレルプロセッサ、又は当該技術分野では公知の任意の他のデバイスを含むことがあるがこれらに限定されない。一般に、「コンピューティングシステム」という用語は、メモリ媒体から命令を実行する１つ以上のプロセッサを有する任意のデバイスを包含するように広く定義されてもよい。本明細書に記載される方法などを実施するプログラム命令２０８は、搬送媒体２１０上で伝送又は格納されてもよい。搬送媒体は、ワイヤ、ケーブル、又は無線伝送リンクなどの伝送媒体であってもよい。搬送媒体はまた、読出し専用メモリ、ランダムアクセスメモリ、磁気又は光ディスク、磁気テープなどの記憶媒体を含むことがある。
図２に示されるシステム２００の実施形態は、本明細書で説明されるようにさらに構成されてもよい。さらに、システム２００は、本明細書で説明される方法の実施形態のうちのいずれかの任意の他のステップを行うように構成されてもよい。
図７は、本発明のシステム２００による実装に適したウェーハ幾何形状メトリックを提供するためのプロセス７００を示す。一態様では、１つ以上のコンピューティングシステム２０６の１つ以上のプロセッサによって実行される予めプログラムされたアルゴリズムによってプロセスフロー７００のデータ処理ステップを実施できることが認識される。以下の説明はシステム２００との関連で提示されるが、本明細書では、システム２００の特定の構造の態様は限定を表すものではなく単なる例示として解釈されるべきであると認識される。
ステップ７０２において、第１のプロセスレベル及び第２のプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値が取得されてもよい。一実施形態では、ウェーハ２０４の表面上の選択された数の計測点に対応するウェーハ形状値の組が、トポグラフィ計測システム２０２を用いて取得されてもよい。さらなる実施形態では、トポグラフィ計測システム２０２は、実質的に直立した実質的に自由状態のウェーハ２０４を受け入れてもよい。例えば、ウェーハを受け入れ、これを直立に保持するために、フィンガグリッパ（例えば、３つのフィンガグリッパ）が実装されてもよい。この意味では、トポグラフィシステム２０２は、ウェーハの裏面の形状がウェーハの表面の形状に影響を及ぼさないように「チャックされていない」自由状態のウェーハからデータを収集してもよい。
ウェーハ形状は、第１のウェーハプロセスレベル（例えば、ベアウェーハ状態）及び付加的なプロセスレベル（例えば、第１のパターン形成レベル）のウェーハの表面にわたる選択された数の点及び位置（例えば、ウェーハの表側又はウェーハの裏側）で定量化されてもよい。一般的な意味では、ウェーハは、プロセスレベルＮ及びプロセスレベルＮ＋１のウェーハの表面にわたって定量化されてもよい。本明細書で前述したように、トポグラフィシステム２０２は、デュアルフィゾー型干渉計２２０などの干渉法に基づくシステムを含むことがあるがこれに限定されない。システム２００のデュアルフィゾー型干渉法システム２２０を用いて、システム２２０のデュアル干渉計は、ウェーハ２０４の表面と裏面との両方の高さ変動を同時に計測してもよい。これらの点での計測された高さ変動及び式１（又は式１に類似したもの）を用いて計算された各計測点での形状値を用いて二次元形状マップ（ｘ，ｙ）が構築されてもよい。コンピューティングシステム２０６は、式１を用いてウェーハ表面の点のグリッドのそれぞれでの形状の計算を実行し、次いで、計算した各形状値を用いて形状マップ（例えば、数値プロットマップ又はコントラストマップ）を形成してもよいことが本明細書で認識される。ウェーハの形状を計測するのに任意の数の方法が存在することがあり、上記の方法論は、１つのこうした方法の単なる例証として解釈されるべきであることがさらに認識される。
代替的実施形態では、当該ウェーハの形状の値は、トポグラフィシステム２０２以外のシステムから受信されてもよい。出願人は、上記の説明は、システム２００を主にトポグラフィシステム２００を含むものとして説明したが、プロセス７００で用いられるトポグラフィ計測は、本開示の残りの部分で論じられる場合の形状変化、形状変化傾き、プロセスツールコレクタブルなどのその後の計算と同時に行われる必要はないことを特筆する。例えば、形状値は、遠隔のユーザ（図示せず）から受信されてもよい。別の例では、形状値は、システム２００のメモリ（図示せず）から検索されてもよい。
ステップ７０４において、ステップ７０２で見出されたウェーハ形状値の組を用いて第１のプロセスレベル（例えば、レベルＮ）及び付加的なプロセスレベル（例えば、レベルＮ＋１）のステップの点の組のうちの各点に関するウェーハ形状変化値が生成されてもよい。これに関して、各点でのウェーハ形状変化値は、第１のプロセスレベルと第２のプロセスレベルとの間のウェーハ形状の変化に対応する。一実施形態では、二次元（例えば、Ｘ−Ｙ）形状変化マップを形成するのに計算した各点に関するウェーハ形状変化値が用いられてもよい。各点で生成されるウェーハ形状変化値は、表面の変化又は裏面の変化を含むことがあることが本明細書で注目される。
ステップ７０６において、ステップ７０４で見出された前記生成された各点でのウェーハ形状変化値を用いて前記各点での形状変化の傾きを計算することによって形状変化の傾き値の組が生成されてもよい。これに関して、各形状変化の傾き値は、ウェーハ２０４の表面の少なくとも１つの方向（例えば、Ｘ方向又はＹ方向）に沿ったウェーハ形状の変化の傾きに対応する。一実施形態では、各形状変化の傾き値は、ステップ７０４の二次元マップの隣接する点の形状変化値を用いて計算されてもよい。他の実施形態では、形状変化の傾き値の組は、表面の変化値の組又は裏面の変化値の組を含むことがある。
ステップ７０８において、プロセスツールコレクタブルの組が計算されてもよい。一態様では、プロセスツールコレクタブルの組は、ステップ７０６の変化傾き値の組を用いて計算されてもよい。一実施形態では、プロセスツールコレクタブルの組は、ウェーハレベルのプロセスツールコレクタブルを含んでもよい。別の実施形態では、プロセスツールコレクタブルの組は、フィールドレベルのプロセスツールコレクタブルを含んでもよい。フィールドレベルのプロセスツールコレクタブルの場合、コレクタブルの組を計算する際に用いられるフィールドサイズは、ユーザが定義できる。プロセスツールコレクタブルは、リニア又はより高次であってもよいことにさらに注目される。ウェーハレベル一次補正の場合、コレクタブルは、以下の形態をとることがある。
ｄｘ＝Δｘ−θｘｙウェーハ＋ΔＭｘｘウェーハ （式２）
ｄｙ＝Δｙ＋θｙｘウェーハ＋ΔＭｙｙウェーハ （式３）
式中、ｄｘ及びｄｙは、それぞれｘ方向及びｙ方向の補正を表し、Δｘ及びΔｙは、それぞれｘ方向及びｙ方向のシフトを表し、ΔＭｘ及びΔＭｙは、それぞれｘ方向及びｙ方向の倍率補正を表す。さらに、フィールドレベル一次補正の場合、コレクタブルは、以下の形態をとることがある。
ｄｘ＝Δｘ−θｘｙウェーハ＋ΔＭｘｘウェーハ−φｘｙフィールド＋Δｍｘｘフィールド （式４）
ｄｙ＝Δｙ＋θｙｘウェーハ＋ΔＭｙｙウェーハ＋φｙｘフィールド＋Δｍｙｙフィールド （式５）
式中、φｘｙフィールド及びφｙｘフィールドは、回転フィールドレベル項を表し、Δｍｘｘフィールド及びΔｍｙｙフィールドは、フィールドレベル倍率補正項を表す。ステップ７１０において、ステップ７０８のプロセスツールコレクタブルの組を用いて各点での形状変化傾き残差値を計算することによって形状変化傾き残差（ＳＳＣＲ）の組が生成されてもよい。
ウェーハレベル及びフィールドレベルのプロセスツールコレクタブル並びにリニア及びより高次のプロセスツールコレクタブルの計算、及び残差の一般的な計算は、参照によりその全体が本明細書に組み込まれる、２０１１年１月２５日に発行された米国特許第７，８７６，４３８号で説明される。
ステップ７１２において、基板の表面にわたって分散される複数のメトリック解析領域が定義されてもよい。一態様では、各メトリック解析領域は、複数の点のうちの１つ以上の点を包含することがある。付加的な態様では、メトリック解析領域のサイズ、周波数、及び位置は、ユーザが選択できる。例えば、ユーザは、選択された幾何形状を有するように各領域を選択してもよい。例えば、複数のメトリック解析領域のうちの少なくともいくつかは、矩形、半径方向のバンド、又は半径方向のセクタを含んでもよい。例えば、複数のメトリック解析領域は、ウェーハの中央を中心とした複数の同軸の半径方向のバンドからなることがあり、各バンドは半径方向に沿って選択された厚さを有する。別の例として、複数のメトリック解析領域は、ウェーハの中央付近に分布した複数の半径方向のセクタからなることがあり、各セクタは選択された角度によって定義される。
別の例では、複数のメトリック解析領域は、グリッド状の様態でウェーハを中心として分布した複数の長方形領域からなることがあり、各セクタはｘ方向及びｙ方向の厚さによって定義される。さらなる実施形態では、領域のサイズ及び周波数は、フィールド又はダイ寸法に基づいて選択されてもよい。例えば、所与の領域は、ウェーハ上の特異的なリソグラフィサイトのサイズに対応するおよそ２５ｍｍ×１０ｍｍのサイズを有してもよい。これに関して、複数のメトリック解析領域の異なる領域は異なるサイズであってもよく、当該集積回路のサイズに従って定められることに注目される。
さらなる実施形態では、ステップ７１２は、ウェーハ表面にわたって分散される５０〜１０００個の解析領域を形成することを含んでもよい。出願人は、メトリック解析領域に関する上記の幾何配置は限定するものではなく単なる例証として解釈されるべきであることを特筆する。当業者は、メトリック解析領域が種々の幾何形状、配置、及び周波数によって形成されてもよいことを認識するであろう。
ステップ７１４において、各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて、各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックが生成されてもよい。これに関して、該領域に関する形状変化傾き残差メトリックを計算するために、所与のメトリック解析領域によって包含される形状変化傾き残差値が用いられてもよい。一実施形態では、各領域内に含まれる形状変化傾き残差値に関する数学的平均を計算することによって、各領域に関する形状変化傾き残差平均メトリックが生成されてもよい。別の実施形態では、各領域内に含まれる形状変化傾き残差値に関する数学的中心を見出すことによって、各領域に関する形状変化傾き残差中心メトリックが生成されてもよい。別の実施形態では、各領域内に含まれる形状変化傾き残差値の組のうちの最大の又は最小の形状変化傾き残差値を見出すことによって、各領域に関する最大／最小の形状変化傾き残差メトリックが生成されてもよい。別の実施形態では、各領域内に含まれる形状変化傾き残差値の範囲（例えば、最大と最小との間の差）を見出すことによって、各領域に関する形状変化傾き残差範囲メトリックが生成されてもよい。別の実施形態では、各領域内に含まれる形状変化傾き残差値の分布における偏差（例えば、標準偏差）を見出すことによって、各領域に関する形状変化傾き残差偏差メトリックが生成されてもよい。
さらなる実施形態では、単一のグローバル形状変化傾き残差ウェーハメトリックを形成するのに複数の領域からのメトリック値が用いられてもよい。例えば、ウェーハ全体に関するグローバル平均メトリック値を形成するために、各解析領域に関して計算される各平均メトリック値が組み合わされてもよい。別の例として、グローバル範囲メトリックは、上記で見出された形状変化傾き残差平均メトリックのうちの２つ以上を用いて形成されてもよい。ある意味では、グローバル範囲メトリックは、各領域から得られる平均値の範囲を用いて計測されてもよい。別の意味では、グローバル範囲メトリックは、領域に関して見出される最も小さい最小メトリックと、領域に関して見出される最も大きい最大メトリックとを用いて計測されてもよい。一般的な意味では、グローバル形状変化傾き残差メトリックを形成し、これによりウェーハレベルでの形状変化傾き残差を特徴付けるために、個々の領域から得られるメトリックの任意の組み合わせが用いられてもよい。
さらなるステップにおいて、プロセス７００は、ステップ７１４で見出される形状変化傾き残差メトリックのコンターマップを生成してもよい。例えば、ステップ７１４において計算されるメトリックは、「ｚ方向」に沿って表される選択された領域に関連する各メトリック値の大きさにより、二次元グリッド上にプロットされてもよい。別の例では、ステップ７１４で計算されるメトリックは、二次元マップ上に数値として表わされてもよい。さらなる実施形態では、システム２００は、ディスプレイ装置（図示せず）を介してユーザにコンターマップを提示してもよい。ユーザインターフェースデバイスを用いて、ユーザは、ウェーハのエクスカーション領域を識別してもよい。次に、ユーザは、ウェーハ上で見出される識別されたエクスカーション領域のうちの１つ又は複数にフラグを立ててもよく、システム２００は、次いで、これらの識別された領域でのその後のプロセスを制御してもよい。
さらなるステップにおいて、プロセス７００は、各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて、各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成してもよい。これに関して、所与のメトリック解析領域によって包含されるオーバーレイ残差値が、該領域に関するオーバーレイ残差メトリックを計算するのに用いられてもよい。一実施形態では、各領域内に含まれるオーバーレイ残差値に関する数学的平均を計算することによって、各領域に関するオーバーレイ残差平均メトリックが生成されてもよい。別の実施形態では、各領域内に含まれるオーバーレイ残差値に関する数学的中心を見出すことによって、各領域に関するオーバーレイ残差中心メトリックが生成されてもよい。別の実施形態では、各領域内に含まれるオーバーレイ残差値の組のうちの最大の又は最小のオーバーレイ残差値を見出すことによって、各領域に関する最大／最小のオーバーレイ残差メトリックが生成されてもよい。別の実施形態では、各領域内に含まれるオーバーレイ残差値の範囲（例えば、最大と最小との間の差）を見出すことによって、各領域に関するオーバーレイ残差範囲メトリックが生成されてもよい。別の実施形態では、各領域内に含まれるオーバーレイ残差の分布における偏差（例えば、標準偏差）を見出すことによって、各領域に関するオーバーレイ残差偏差メトリックが生成されてもよい。
さらなる実施形態では、単一のグローバルオーバーレイ残差ウェーハメトリックを形成するのに複数の領域からのメトリック値が用いられてもよい。例えば、ウェーハ全体に関するグローバル平均オーバーレイ残差メトリック値を形成するために、各解析領域に関して計算される各平均メトリック値が組み合わされてもよい。別の例として、グローバル範囲メトリックは、上記で見出されたオーバーレイ残差平均メトリックのうちの２つ以上を用いて形成されてもよい。ある意味では、グローバル範囲メトリックは、各領域から得られる平均値の範囲を用いて計測されてもよい。別の意味では、グローバル範囲メトリックは、領域に関して見出される最も小さい最小メトリックと、領域に関して見出される最も大きい最大メトリックとを用いて計測されてもよい。一般的な意味では、グローバルオーバーレイ残差メトリックを形成し、これによりウェーハレベルでのオーバーレイ残差を特徴付けるために、個々の領域から得られるメトリックの任意の組み合わせが用いられてもよい。
図８は、本発明のシステム２００による実装に適したウェーハ幾何形状メトリックを提供するプロセス８００を示す。一態様では、１つ以上のコンピューティングシステム２０６の１つ以上のプロセッサによって実行される予めプログラムされたアルゴリズムによってプロセスフロー８００のデータ処理ステップが実施されてもよいことが認識される。以下の説明はシステム２００との関連で提示されるが、本明細書では、システム２００の特定の構造の態様は限定を表すものではなく単なる例示として解釈されるべきであると認識される。
ステップ８０２において、選択されたプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値が取得されてもよい。ウェーハ形状値は、本明細書で既に説明したプロセスフロー７００のステップ７０２で説明したのと類似の様態で取得されてもよいことが本明細書で注目される。
ステップ８０４において、ステップ８０２で見出された各点での生成されたウェーハ形状値を用いて各点での形状の傾きを計算することによって形状の傾き値の組が生成されてもよい。これに関して、各形状の傾き値は、ウェーハ２０４の表面の少なくとも１つの方向（例えば、Ｘ方向又はＹ方向）に沿ったウェーハ形状の傾きに対応する。一実施形態では、各形状の傾き値は、ステップ８０２で取得したウェーハ形状を用いて形成された二次元マップの隣接する点の形状値を用いて計算されてもよい。各点で生成されるウェーハ形状傾き値は、表面の形状の傾き又は裏面の形状の傾きを含むことがあることが本明細書で注目される。
ステップ８０６において、プロセスツールコレクタブルの組が計算されてもよい。一態様では、プロセスツールコレクタブルの組は、ステップ８０４の形状の傾き値の組を用いて計算されてもよい。プロセスフロー７００と同様に、プロセスツールコレクタブルの組は、ウェーハレベルのプロセスツールコレクタブル又はフィールドレベルのプロセスツールコレクタブルを含んでもよい。プロセスツールコレクタブルの計算は、プロセスフロー７００で説明したものと類似していることが本明細書で注目される。したがって、プロセス７００のプロセスツールコレクタブル計算の説明は、プロセス８００のステップ８０６にまで及ぶように解釈されるべきである。ステップ８０８において、ステップ８０６のプロセスツールコレクタブルの組を用いて各点での形状の傾き残差値を計算することによって形状傾き残差（ＳＳＲ）の組が生成されてもよい。ステップ８１０において、基板の表面にわたって分散される複数のメトリック解析領域が定義されてもよい。ステップ８１２において、各メトリック解析領域内の１つ以上のＳＳＲに基づいて、各メトリック解析領域に関する１つ以上の形状傾き残差メトリックが生成されてもよい。ステップ８０８〜８１２はプロセスフロー７００のステップ７１０〜７１４と類似していることが本明細書で注目される。したがって、ステップ７１０〜７１４の説明は、プロセスフロー８００のプロセスステップ８０８〜８１２にまで及ぶように解釈されるべきである。
図９Ａは、本発明のシステム２００による実装に適した形状の傾きメトリックを用いてウェーハをソートするためのプロセス９００を示す。一態様では、１つ以上のコンピューティングシステム２０６の１つ以上のプロセッサによって実行される予めプログラムされたアルゴリズムによってプロセスフロー９００のデータ処理ステップが実施されてもよいことが認識される。以下の説明はシステム２００との関連で提示されるが、本明細書では、システム２００の特定の構造の態様は限定を表すものではなく単なる例示として解釈されるべきであると認識される。
ステップ９０２において、ウェーハの組がシステム２００によって受け入れられてもよい。例えば、ベアウェーハの組が、システム２００によって受け入れられてもよい。ステップ９０４において、選択されたプロセスレベル（例えば、ベアウェーハプロセスレベル）の各ウェーハの表面からのウェーハ形状値の組が取得されてもよい。ステップ９０６において、各ウェーハの複数の点のそれぞれでの形状傾き残差メトリックを計算することによって、各ウェーハに関する形状傾き残差メトリックの組が生成されてもよい。各点で生成されるウェーハ形状の傾き値は、表面の形状の傾き又は裏面の形状の傾きを含むことがあることが本明細書で注目される。ステップ９０２〜９０６は、本開示の全体を通して既に説明されていることにさらに注目される。例えば、プロセスフロー８００において生成される形状傾き残差メトリックは、プロセス９００の各ウェーハに関する形状傾き残差メトリックの組を見出すステップにまで及ぶように解釈されてもよい。
ステップ９０８において、チャックされた状態の各ウェーハに関する中立面９５２が判定されてもよい。ステップ９１０において、判定された各ウェーハの中立面及び各ウェーハの複数のパターンに関連する複数の位置を用いて各ウェーハに関する中立面因子（ＮＳＦ）が計算されてもよい。図９Ｂは、中立面９５２及び対応する中立面因子の概念図９５０を示す。一実施形態では、中立面因子９５４は、中立面と複数のパターン特徴９５６が配置されるウェーハ上のパターン面との間の距離として解釈されてもよい。ウェーハ形状の変化によって生じる面内の歪みは、パターン配置誤差９５８を引き起こす。パターン配置誤差は、ＮＳＦ９５４、点の組のそれぞれでの裏面の局所的な傾き、及び裏面９６０の対応する傾きマップに基づいて導出されてもよい。中立面、中立面因子、及びパターン配置誤差（又は「イメージ配置誤差）の計算は、Ｐｒａｄｅｅｐ Ｖｕｋｋａｄａｌａ、「Ｃｏｒｒｅｃｔｉｏｎ Ｓｔｒａｔｅｇｉｅｓ ｔｏ Ｃｏｍｐｅｎｓａｔｅ ｆｏｒ Ｉｍａｇｅ Ｐｌａｃｅｍｅｎｔ Ｅｒｒｏｒｓ Ｉｎｄｕｃｅｄ ｄｕｒｉｎｇ ＥＵＶＬ Ｍａｓｋ Ｃｈｕｃｋｉｎｇ」、Ｔｈｅ Ｕｎｉｖｅｒｓｉｔｙ ｏｆ Ｗｉｓｃｏｎｓｉｎ − Ｍａｄｉｓｏｎ Ｄｉｓｓｅｒｔａｔｉｏｎｓ ＆ Ｔｈｅｓｅｓ、ＰｒｏＱｕｅｓｔ Ｄｉｓｓｅｒｔａｔｉｏｎｓ ＆ Ｔｈｅｓｅｓ、ＩＳＢＮ９７８１１２４３６７６４４（２０１０）で詳述されている。
ステップ９１２において、各ウェーハの各点に関するＰＰＥ残差値が各ウェーハに関する少なくとも計算されたＮＳＦと前記点に関する形状傾き残差メトリックとウェーハの厚さとの積である場合の、各ウェーハに関するパターン配置誤差（ＰＰＥ）残差値の組が求められてもよい。これに関して、各点に関するパターン配置誤差残差値は、次式によって表すことができ、
ＰＰＥ残差＝ＮＳＦ×ＳｌｏｐｅＳｈａｐｅ残差×ｔｓ （式６）
式中、ＮＳＦは中立面因子であり、ＳｌｏｐｅＳｈａｐｅ残差は、本開示を通して説明される種々の様態のうちのいずれかを通して求められる場合の所与の点に関する形状の傾き残差値（又は形状の傾き残差メトリック）であり、ｔｓはウェーハの厚さである。
ステップ９１４において、ＰＰＥ残差の組を選択されたレベルを下回るように維持するのに適した形状残差メトリックの組に関する閾値が求められてもよい。これに関して、所与のプロセス又は用途に必要とされるＰＰＥ残差値が選択されてもよい。この意味で、システム２００又はユーザは、所与のデバイスに不可欠な必要とされるＰＰＥ残差仕様を判定してもよい。次に、選択されたＰＰＥ残差レベルを維持する又は上回る形状残差メトリックに関する閾値が求められてもよい。これに関して、式６は、ＰＰＥ残差値を形状の傾き残差値と互いに関連付けるものであり、この関係性を用いて、所与のプロセス又はデバイスによって決まるＰＰＥ残差に関する要件を満たすためにどのような閾値形状残差値が必要かが判定されてもよい。
ステップ９１６において、求めた形状残差メトリックの組に関する閾値を生成された各ウェーハに関する形状傾き残差メトリックの組と比較することによって、複数のウェーハが特徴付けられてもよい。さらなる実施形態では、ウェーハの組は、求めた形状残差メトリックの組に関する１つ以上の閾値を生成された各ウェーハに関する形状傾き残差メトリックの組と比較することによってソートされてもよい。これに関して、ウェーハの組のうちの各ウェーハは、所与のウェーハに関連する形状残差メトリックの組に従ってビンニングされてもよい。
別の実施形態では、ウェーハの組のそれぞれは、求めた形状残差メトリックの組に関する１つ以上の閾値を生成された各ウェーハに関する形状傾き残差メトリックの組と比較することによって監視されてもよい。複数のウェーハの監視に応答して、生成された各ウェーハに関する形状傾き残差メトリックの組を１つ以上の閾値を下回るように維持するために１つ以上のプロセスが修正されてもよい。さらなる実施形態では、複数のウェーハの監視に応答して、生成された各ウェーハに関する形状傾き残差メトリックの組を１つ以上の閾値を下回るように定めるために１つ以上のプロセスが開発されてもよい。
図１０は、本発明のシステム２００による実装に適した形状変化の傾きメトリックを用いるプロセス一様性制御のためのプロセス１０００を示す。一態様では、１つ以上のコンピューティングシステム２０６の１つ以上のプロセッサによって実行される予めプログラムされたアルゴリズムによってプロセスフロー１０００のデータ処理ステップが実施されてもよいことが認識される。以下の説明はシステム２００との関連で提示されるが、本明細書では、システム２００の特定の構造の態様は限定を表すものではなく単なる例示として解釈されるべきであると認識される。
ステップ１００２において、第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値が取得されてもよい。ステップ１００４において、取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて各点でのウェーハ形状変化値が生成されてもよく、各点でのウェーハ形状変化値は、第１のプロセスレベルと第２のプロセスレベルとの間のウェーハ形状の変化に対応する。ステップ１００６において、生成された各点でのウェーハ形状変化値を用いて１つ以上の形状変化傾き残差メトリックが生成されてもよい。ステップ１００８において、生成された１つ以上の形状変化傾き残差メトリックに基づいて１つ以上のプロセスツールへのプロセス制御が提供されてもよい。これに関して、１つ以上のプロセスを制御するのに２つ以上のプロセス（例えば、Ｎ及びＮ＋１）に関連する形状変化傾きメトリックの監視が用いられてもよい。所与のプロセスツールは、コンピューティングシステム２０６からフィードバックを受信してもよく、このフィードバックに応答して、プロセスツールは、所与のプロセスが、必要とされる仕様内に入るウェーハ形状変化（説明された形状変化傾きメトリックのうちの１つを介して計測される場合の）を生じるように調整を行ってもよい。形状変化傾きメトリックは、これらに限定されないがＣＭＰ、ＲＴＰ、エッチング、及び薄膜堆積などの当該技術分野では公知の任意のプロセスを制御するのに用いられてもよい。
図１１は、本発明のシステム２００による実装に適した形状変化の傾きメトリックを用いるプロセス一様性制御のためのプロセス１１００を示す。一態様では、１つ以上のコンピューティングシステム２０６の１つ以上のプロセッサによって実行される予めプログラムされたアルゴリズムによってプロセスフロー１１００のデータ処理ステップが実施されてもよいことが認識される。以下の説明はシステム２００との関連で提示されるが、本明細書では、システム２００の特定の構造の態様は限定を表すものではなく単なる例示として解釈されるべきであると認識される。
ステップ１１０２において、第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値が取得されてもよい。ステップ１１０４において、取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて各点でのウェーハ形状変化値を計算することによって、ウェーハ形状変化値の組が生成されてもよい。ステップ１１０６において、生成された各点でのウェーハ形状変化値を用いて形状変化傾き残差の組が生成されてもよい。ステップ１１０８において、形状（ｓｌｏｅ）変化傾き残差の組を用いて形状変化傾き残差メトリックの組が計算されてもよい。
ステップ１１１０において、付加的なプロセスレベルのウェーハの表面上の複数の点でのオーバーレイ値の組が取得されてもよく、オーバーレイ値の組は、第１のプロセスレベルと付加的なプロセスレベルとの間で生じる位置ずれに関連する。ステップ１１１２において、取得したオーバーレイ値の組を用いてオーバーレイ残差の組が生成されてもよい。ステップ１１１４において、オーバーレイ残差の組を用いてオーバーレイ残差メトリックの組が計算されてもよい。
ステップ１１１６において、形状変化傾き残差メトリックの組をオーバーレイ残差メトリックの組と比較することによって校正曲線が生成されてもよい。図１２は、ウェーハから得られるオーバーレイ残差が同じくウェーハから得られるウェーハ形状変化傾き残差の組に関係付けられる１つのこうした校正曲線を示す。曲線は、オーバーレイ残差メトリック対形状変化傾き残差メトリックデータ１２００に当てはめられる公知の当てはめ関数（ｆｉｔｔｉｎｇ ｆｕｎｃｔｉｏｎ）（例えば、多項式の展開）からなることがあることが本明細書で注目される。これに関して、校正曲線は、システム２００又はユーザが選択されたオーバーレイ残差値を得るのに必要なウェーハ形状変化傾き残差の値を求めることを可能にする。ステップ１１１８において、生成された校正曲線に基づいてオーバーレイ残差を選択されたレベルを下回るように維持するのに適した形状変化傾き残差メトリックの組に関する閾値が求められてもよい。図１２に示すように、３ｎｍ以下のオーバーレイ残差値を達成するのに必要なウェーハ形状の傾き残差値がライン１２０６によって境界付けられる。さらなる実施形態では、各ウェーハに関する形状変化傾き残差メトリックの組を生成し、取得した形状変化傾き残差メトリックの組を上記で求めた閾値と比較することによって、複数のウェーハがソートされてもよい。
本明細書で説明される方法のすべては、方法の実施形態の１つ以上のステップの結果を記憶媒体に格納することを含んでもよい。結果は、本明細書で説明される結果のうちのいずれかを含んでもよく、当該技術分野では公知のあらゆる方法で格納されてもよい。記憶媒体は、本明細書で説明されるあらゆる記憶媒体又は当該技術分野では公知の任意の他の適切な記憶媒体を含んでもよい。結果が格納された後で、記憶媒体の中の結果にアクセスし、本明細書で説明される方法又はシステムの実施形態のいずれかによって使用し、ユーザに表示するためにフォーマットし、別のソフトウェアモジュール、方法、又はシステムなどによって用いることができる。さらに、結果は、「永久に」、「半永久的に」、一時的に、又は或る期間にわたって格納されてもよい。例えば、記憶媒体は、ランダムアクセスメモリ（ＲＡＭ）であってもよく、結果は、記憶媒体の中に必ずしも無期限に存在しないであろう。
上記の方法の実施形態のそれぞれは、本明細書で説明される任意の他の方法（単数又は複数）の任意の他のステップ（単数又は複数）を含んでもよいことがさらに考慮される。加えて、上記の方法の実施形態のそれぞれは、本明細書で説明されるシステムのうちのいずれかによって行われてもよい。
本明細書で説明されるプロセス、及び／又はシステム、及び／又は他の技術によってもたらすことができる種々の手段（例えば、ハードウェア、ソフトウェア、及び／又はファームウェア）が存在すること、及びプロセス、及び／又はシステム、及び／又は他の技術が展開される状況と共に好ましい手段が変化することになることが当業者には分かるであろう。例えば、実施者が速度と的確さが最優先事項であると判断する場合、実施者は、主としてハードウェア、及び／又はファームウェア手段を選んでもよく、第二次的に、融通性が最優先事項である場合、実施者は、主としてソフトウェア実装を選んでもよく、又はさらに第二次的に、実施者は、ハードウェア、ソフトウェア、及び／又はファームウェアのうちの幾つかの組合せを選んでもよい。したがって、本明細書で説明されるプロセス、及び／又はデバイス、及び／又は他の技術がもたらされる可能性がある幾つかの可能な手段が存在し、用いられるべきあらゆる手段は、手段が展開されることになる状況と、実施者の特定の関心事（例えば、速度、融通性、又は予測可能性）に応じた選択であるという点で、そのどれもが他のものよりも本質的に優位というわけではなく、そのいずれも変化する可能性がある。実装の光学的態様は、典型的に光学指向のハードウェア、ソフトウェア、及び又はファームウェアを採用することになることを当業者は認識するであろう。
デバイス及び／又はプロセスを本明細書に記載された様態で説明し、その後、こうした説明されたデバイス及び／又はプロセスをデータ処理システムに統合するために工学的慣例を用いることは当該技術分野では普通であることを当業者は認識するであろう。すなわち、本明細書で説明されるデバイス及び／又はプロセスの少なくとも一部は、妥当な量の実験を通じてデータ処理システムに統合することができる。典型的なデータ処理システムは、一般に、システムユニットハウジング、ビデオディスプレイ・デバイス、揮発性及び不揮発性メモリのようなメモリ、マイクロプロセッサ及びデジタル信号プロセッサのようなプロセッサ、オペレーティング・システム、ドライバ、グラフィカル・ユーザ・インターフェース、及びアプリケーション・プログラムのような計算エンティティ、タッチパッド又はスクリーンのような１つ以上の対話デバイス、及び／又はフィードバックループ及び制御モータ（例えば、位置及び／又は速度を感知するためのフィードバック、コンポーネント及び／又は数量を動かす及び／又は調整するための制御モータ）を含む制御システムのうちの１つ又は複数を含むことを当業者は理解するであろう。典型的なデータ処理システムは、データ・コンピューティング／通信、及び／又はネットワーク・コンピューティング／通信システムで典型的に見受けられるコンポーネントのようなあらゆる適切な市販のコンポーネントを用いて実装されてもよい。
本明細書で説明される主題は、時には、異なる他のコンポーネント内に含まれる又はこれと接続される異なるコンポーネントを例証する。こうした描かれたアーキテクチャは単なる例示であって、実際には、同じ機能性を達成する多くの他のアーキテクチャを実装することができることが理解される。概念的な意味で、同じ機能性を達成するためのコンポーネントのあらゆる構成は、所望の機能性が達成されるように効果的に「関連付けられる」。したがって、特定の機能性を達成するために組み合わされる本明細書のあらゆる２つのコンポーネントは、アーキテクチャ又は介在するコンポーネントに関係なく所望の機能性が達成されるように互いに「関連付けられる」ように見えることがある。同様に、そのように関連付けられたあらゆる２つのコンポーネントはまた、所望の機能性を達成するために互いに「接続される」又は「結合される」ように見られることがあり、そのように関連付けることができるあらゆる２つのコンポーネントはまた、所望の機能性を達成するために互いに「結合可能」であるように見られることがある。結合可能の具体例は、物理的に嵌め合わせることができる及び／又は物理的に相互作用するコンポーネント、及び／又は無線で相互作用できる及び／又は無線で相互作用するコンポーネント、及び／又は論理的に相互作用する及び／又は論理的に相互作用できるコンポーネントを含むがこれらに限定されない。
本明細書で説明される本発明の主題の特定の態様が示され説明されているが、本明細書の教示に基づいて、本明細書で説明される主題及びそのより広い態様から逸脱することなく変化及び修正が加えられてもよく、したがって、付属の請求項は、本明細書で説明される主題の真の精神及び範囲内にあるものとしてすべてのこうした変化及び修正をそれらの範囲内に包含するものであることが当業者には明らかであろう。
さらに、本発明は付属の請求項によって定義されることが理解される。
本発明の特定の実施形態が例証されているが、本発明の種々の修正及び実施形態が上記の開示の精神及び範囲から逸脱することなく当業者によってなされてもよいことは明らかである。したがって、本発明の範囲は、これに付属の請求項によってのみ制限されるべきである。
本開示及びその付随する利点の多くは、上記の説明によって理解されることになると考えられ、開示された主題から逸脱することなく又はその材料の利点のすべてを犠牲にすることなく、コンポーネントの形態、構成、及び配置に種々の変化が加えられてもよいことは明らかであろう。説明された形態は、単なる説明的なものであり、こうした変化を包含する及び含むことが以下の請求項の意図である。

Claims (50)

  1. ウェーハ幾何形状メトリックを提供するための方法であって、
    第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、
    前記取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて、前記第１のプロセスレベルと前記第２のプロセスレベルとの間のウェーハ形状の変化に対応する、各点でのウェーハ形状変化値を生成すること、
    前記生成された各点でのウェーハ形状変化値を用いて前記各点での形状変化の傾きを計算することによって、それぞれが前記ウェーハの表面の少なくとも１つの方向に沿ったウェーハ形状の変化の傾きに対応する、形状変化の傾き値の組を生成すること、
    前記生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算すること、
    前記プロセスツールコレクタブルの組を用いて前記各点での形状変化の傾き残差値を計算することによって形状変化傾き残差（ＳＳＣＲ）の組を生成すること、
    前記ウェーハの表面にわたって分散され、それぞれが前記複数の点のうちの１つ以上の点を包含する、複数のメトリック解析領域を定義すること、
    前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成すること、
    を含む、方法。
  2. 前記生成された各点でのウェーハ形状変化値が、表側のウェーハ表面形状の変化又は裏側のウェーハ表面形状の変化のうちの少なくとも１つを含む、請求項１に記載の方法。
  3. 前記第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得することが、
    実質的に自由状態のウェーハを受け入れること、
    第１のプロセスレベルのウェーハ上で、前記第１のプロセスレベルの前記ウェーハの表面の複数の点のそれぞれでのトポグラフィを計測するように構成される、トポグラフィック計測の第１の組を行うこと、
    付加的なプロセスレベルのウェーハ上で、前記付加的なプロセスレベルの前記表面の複数の点のそれぞれでのトポグラフィを計測するように構成される、トポグラフィック計測の付加的な組を行うこと、
    を含む、請求項１に記載の方法。
  4. 前記生成された各点でのウェーハ形状変化値を用いて前記各点での形状変化の傾きを計算することによって形状変化の傾き値の組を生成することが、前記各点の形状変化値を前記各点に隣接する１つ以上の点に関連する１つ以上の形状変化値と比較することによって前記各点での形状変化の傾き値を生成することを含む、請求項１に記載の方法。
  5. 前記基板の表面にわたって分散される複数のメトリック解析領域を定義することが、前記基板の表面にわたって分散される複数のメトリック解析領域を定義することを含み、前記各メトリック領域が幾何形状を有する、請求項１に記載の方法。
  6. 前記幾何形状が、半径方向のバンド、半径方向のセクタ、又は矩形のうちの少なくとも１つを含む、請求項５に記載の方法。
  7. 前記基板の表面にわたって分散される複数のメトリック解析領域を定義することが、フィールド寸法又はダイ寸法のうちの少なくとも１つに基づいて、前記基板の表面にわたって分散される複数のメトリック解析領域を定義することを含む、請求項１に記載の方法。
  8. 前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを用いて前記ウェーハに関するグローバル形状変化傾き残差メトリックを生成することをさらに含む、請求項１に記載の方法。
  9. 前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する形状変化傾き残差平均メトリックを生成することを含む、請求項１に記載の方法。
  10. 前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する形状変化傾き残差偏差メトリックを生成することを含む、請求項１に記載の方法。
  11. 前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する形状変化傾き残差範囲メトリックを生成することを含む、請求項１に記載の方法。
  12. 前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する形状変化傾き残差最大メトリックを生成することを含む、請求項１に記載の方法。
  13. 前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成することをさらに含む、請求項１に記載の方法。
  14. 前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを用いて前記ウェーハに関するグローバルオーバーレイ残差メトリックを生成することをさらに含む、請求項１３に記載の方法。
  15. 前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差平均メトリックを生成することを含む、請求項１３に記載の方法。
  16. 前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差偏差メトリックを生成することを含む、請求項１３に記載の方法。
  17. 前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差範囲メトリックを生成することを含む、請求項１３に記載の方法。
  18. 前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差最大メトリックを生成することを含む、請求項１３に記載の方法。
  19. 前記ウェーハにわたる位置の関数として生成された１つ以上の形状変化傾き残差メトリックのコンターマップを生成することをさらに含む、請求項１に記載の方法。
  20. 前記コンターマップを用いて１つ以上のエクスカーション領域を識別することをさらに含む、請求項１９に記載の方法。
  21. 前記識別された１つ以上のエクスカーション領域における１つ以上のプロセスを制御することをさらに含む、請求項２０に記載の方法。
  22. 前記生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算することが、前記生成された形状変化の傾き値の組を用いてウェーハレベルのプロセスツールコレクタブルの組、又は前記生成された形状変化の傾き値の組を用いてフィールドレベルのプロセスツールコレクタブルの組、のうちの少なくとも１つを計算することを含む、請求項１に記載の方法。
  23. 前記生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算することが、前記生成された形状変化の傾き値の組を用いてリニアプロセスツールコレクタブルの組、又は前記生成された形状変化の傾き値の組を用いてより高次のプロセスツールコレクタブルの組、のうちの少なくとも１つを計算することを含む、請求項１に記載の方法。
  24. ウェーハ幾何形状メトリックを提供するための方法であって、
    プロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、
    前記取得したプロセスレベルのウェーハ形状値を用いて前記プロセスレベルの各点での形状の傾き値を計算することによって形状の傾き値の組を生成すること、
    前記生成された形状の傾き値の組を用いてプロセスツールコレクタブルの組を計算すること、
    前記プロセスツールコレクタブルの組を用いて前記各点での形状の傾き残差値を計算することによって形状傾き残差（ＳＳＲ）の組を生成すること、
    前記基板の表面にわたって分散され、それぞれが前記複数の点のうちの１つ以上の点を包含する、複数のメトリック解析領域を定義すること、
    前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する１つ以上の形状傾き残差メトリックを生成すること、
    を含む、方法。
  25. 前記計算された各点での形状の傾き値が、表側のウェーハ表面形状の傾き又は裏側のウェーハ表面形状の傾きのうちの少なくとも１つを含む、請求項２４に記載の方法。
  26. 前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを用いて前記ウェーハに関するグローバル形状傾き残差メトリックを生成することをさらに含む、請求項２４に記載の方法。
  27. 前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する１つ以上の形状傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する形状傾き残差平均メトリックを生成することを含む、請求項２４に記載の方法。
  28. 前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する１つ以上の形状傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する形状傾き残差偏差メトリックを生成することを含む、請求項２４に記載の方法。
  29. 前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する１つ以上の形状傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する形状傾き残差範囲メトリックを生成することを含む、請求項２４に記載の方法。
  30. 前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する１つ以上の形状傾き残差メトリックを生成することが、前記各メトリック解析領域内の１つ以上のＳＳＲに基づいて前記各メトリック解析領域に関する形状傾き残差最大メトリックを生成することを含む、請求項２４に記載の方法。
  31. 各メトリック解析領域内の１つ以上のオーバーレイ残差値に基づいて前記各メトリック解析領域に関する１つ以上のオーバーレイ残差メトリックを生成することをさらに含む、請求項２４に記載の方法。
  32. 前記生成された形状の傾き値の組を用いてプロセスツールコレクタブルの組を計算することが、前記生成された形状の傾き値の組を用いてウェーハレベルのプロセスツールコレクタブルの組、又は前記生成された形状の傾き値の組を用いてフィールドレベルのプロセスツールコレクタブルの組、のうちの少なくとも１つを計算することを含む、請求項２４に記載の方法。
  33. 前記生成された形状の傾き値の組を用いてプロセスツールコレクタブルの組を計算することが、前記生成された形状の傾き値の組を用いてリニアプロセスツールコレクタブルの組、又は前記生成された形状の傾き値の組を用いてより高次のプロセスツールコレクタブルの組、のうちの少なくとも１つを計算することを含む、請求項２４に記載の方法。
  34. 形状の傾きメトリックを用いてウェーハをソートするための方法であって、
    複数のウェーハを受け入れること、
    選択されたプロセスレベルの前記各ウェーハの表面からウェーハ形状値の組を取得すること、
    前記各ウェーハの複数の点のそれぞれでの形状傾き残差メトリックを計算することによって前記各ウェーハに関する形状傾き残差メトリックの組を生成すること、
    チャックされた状態の前記各ウェーハの中立面を判定すること、
    前記判定された各ウェーハの中立面及び前記各ウェーハの複数のパターンに関連する複数の位置を用いて前記各ウェーハに関する中立面因子（ＮＳＦ）を計算すること、
    前記各ウェーハの各点に関するＰＰＥ残差値が前記各ウェーハに関する少なくとも計算されたＮＳＦと前記点に関する形状傾き残差メトリックと前記ウェーハの厚さとの積である場合の、前記各ウェーハに関するパターン配置誤差（ＰＰＥ）残差値の組を求めること、
    前記ＰＰＥ残差の組を１つ以上の選択されたレベルを下回るように維持するのに適した形状残差メトリックの組に関する１つ以上の閾値を求めること、及び
    前記求めた形状残差メトリックの組に関する１つ以上の閾値を前記生成された前記各ウェーハに関する形状傾き残差メトリックの組と比較することによって前記複数のウェーハを特徴付けること、
    を含む、方法。
  35. 前記ＮＳＦが、前記中立面と前記ウェーハのパターン面との間の距離である、請求項３４に記載の方法。
  36. 前記選択されたプロセスレベルが、ベアウェーハプロセスレベルである、請求項３４に記載の方法。
  37. 前記求めた形状残差メトリックの組に関する１つ以上の閾値を前記生成された前記各ウェーハに関する形状傾き残差メトリックの組と比較することによって前記複数のウェーハを特徴付けることが、前記求めた形状残差メトリックの組に関する１つ以上の閾値を前記生成された前記各ウェーハに関する形状傾き残差メトリックの組と比較することによって前記複数のウェーハをソーティングすることを含む、請求項３４に記載の方法。
  38. 前記求めた形状残差メトリックの組に関する１つ以上の閾値を前記生成された前記各ウェーハに関する形状傾き残差メトリックの組と比較することによって前記複数のウェーハをソーティングすることが、前記ウェーハに関連する前記形状残差メトリックの組と前記求めた閾値との比較に従って前記各ウェーハをビンニングすることを含む、請求項３４に記載の方法。
  39. 前記求めた形状残差メトリックの組に関する１つ以上の閾値を前記生成された前記各ウェーハに関する形状傾き残差メトリックの組と比較することによって前記複数のウェーハを特徴付けることが、前記求めた形状残差メトリックの組に関する１つ以上の閾値を前記生成された前記各ウェーハに関する形状傾き残差メトリックの組と比較することによって前記複数の各ウェーハを監視することを含む、請求項３４に記載の方法。
  40. 前記複数の各ウェーハの監視に応答して、前記生成された前記各ウェーハに関する形状傾き残差メトリックの組を１つ以上の閾値を下回るように維持するために１つ以上のプロセスを修正することをさらに含む、請求項３９に記載の方法。
  41. 前記複数の各ウェーハの監視に応答して、前記生成された前記各ウェーハに関する形状傾き残差メトリックの組を１つ以上の閾値を下回るように定めるために１つ以上のプロセスを識別することをさらに含む、請求項３９に記載の方法。
  42. プロセス一様性制御のための方法であって、
    第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、
    前記取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて、前記第１のプロセスレベルと前記第２のプロセスレベルとの間のウェーハ形状の変化に対応する、各点でのウェーハ形状変化値を生成すること、
    前記生成された各点でのウェーハ形状変化値を用いて１つ以上の形状変化傾き残差メトリックを生成すること、及び
    前記生成された１つ以上の形状変化傾き残差メトリックに基づいて１つ以上のプロセスツールにプロセス制御を提供すること、
    を含む、方法。
  43. 前記生成された各点でのウェーハ形状変化値が、表側のウェーハ表面形状の変化又は裏側のウェーハ表面形状の変化のうちの少なくとも１つを含む、請求項４２に記載の方法。
  44. オーバーレイ制御のための方法であって、
    第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得すること、
    前記取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて前記各点でのウェーハ形状変化値を計算することによってウェーハ形状変化値の組を生成すること、
    前記生成された各点でのウェーハ形状変化値を用いて形状変化傾き残差の組を生成すること、
    前記形状（ｓｌｏｅ）変化傾き残差の組を用いて形状変化傾き残差メトリックの組を計算すること、
    前記第１のプロセスレベルと前記付加的なプロセスレベルとの間で生じる位置ずれに関連する、前記付加的なプロセスレベルの前記ウェーハの表面上の複数の点でのオーバーレイ値の組を取得すること、
    前記取得したオーバーレイ値の組を用いてオーバーレイ残差の組を生成すること、
    前記オーバーレイ残差の組を用いてオーバーレイ残差メトリックの組を計算すること、
    前記形状変化傾き残差メトリックの組を前記オーバーレイ残差メトリックの組と比較することによって校正曲線を生成すること、及び
    前記生成された校正曲線に基づいて前記オーバーレイ残差を選択されたレベルを下回るように維持するのに適した形状変化傾き残差メトリックの組に関する閾値を求めること、
    を含む、方法。
  45. 前記各ウェーハに関する形状変化傾き残差メトリックの組を生成すること及び前記取得した形状変化傾き残差メトリックの組を前記求めた閾値と比較することによって、前記複数のウェーハをソートすることをさらに含む、請求項４４に記載の方法。
  46. 前記生成された各点でのウェーハ形状変化値が、表側のウェーハ表面形状の変化又は裏側のウェーハ表面形状の変化のうちの少なくとも１つを含む、請求項４４に記載の方法。
  47. ウェーハ幾何形状メトリックを提供するためのシステムであって、
    第１のプロセスレベル及び付加的なプロセスレベルのウェーハの表面の複数の点のそれぞれでのウェーハ形状値を取得するためにトポグラフィ計測の組を行うように構成されるトポグラフィシステムと、
    前記トポグラフィに通信可能に結合され、前記トポグラフィ計測の組を受信するように構成される、１つ以上のコンピューティングシステムと、
    を備え、前記１つ以上のコンピューティングシステムが、
    前記取得した第１のプロセスレベル及び付加的なプロセスレベルの各点でのウェーハ形状値を用いて前記各点でのウェーハ形状変化値を生成し、
    前記生成された各点でのウェーハ形状変化値を用いて前記各点での形状変化の傾きを計算することによって形状変化の傾き値の組を生成し、
    前記生成された形状変化の傾き値の組を用いてプロセスツールコレクタブルの組を計算し、
    前記プロセスツールコレクタブルの組を用いて前記各点での形状変化の傾き残差値を計算することによって形状変化傾き残差（ＳＳＣＲ）の組を生成し、
    前記基板の表面にわたって分散される複数のメトリック解析領域を定義し、
    前記各メトリック解析領域内の１つ以上のＳＳＣＲに基づいて前記各メトリック解析領域に関する１つ以上の形状変化傾き残差メトリックを生成する、
    ようにさらに構成される、システム。
  48. 前記トポグラフィシステムが干渉法に基づくトポグラフィシステムを含む、請求項４７に記載のシステム。
  49. 前記干渉法に基づくトポグラフィシステムがデュアルフィゾー型干渉計を含む、請求項４７に記載のシステム。
  50. 前記トポグラフィシステムが、ウェーハの表面とウェーハの裏面を同時に計測するように構成されるトポグラフィシステムを含む、請求項４７に記載のシステム。
JP2014535794A 2011-10-11 2012-10-10 ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御 Active JP6042442B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161545942P 2011-10-11 2011-10-11
US61/545,942 2011-10-11
US13/476,328 2012-05-21
US13/476,328 US9354526B2 (en) 2011-10-11 2012-05-21 Overlay and semiconductor process control using a wafer geometry metric
PCT/US2012/059411 WO2013055710A1 (en) 2011-10-11 2012-10-10 Overlay and semiconductor process control using a novel wafer geometry metric

Publications (2)

Publication Number Publication Date
JP2014534631A true JP2014534631A (ja) 2014-12-18
JP6042442B2 JP6042442B2 (ja) 2016-12-14

Family

ID=48042333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014535794A Active JP6042442B2 (ja) 2011-10-11 2012-10-10 ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御

Country Status (6)

Country Link
US (2) US9354526B2 (ja)
EP (1) EP2766923B1 (ja)
JP (1) JP6042442B2 (ja)
KR (1) KR102046192B1 (ja)
TW (1) TWI532112B (ja)
WO (1) WO2013055710A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9625831B1 (en) 2015-11-25 2017-04-18 Kabushiki Kaisha Toshiba Exposure apparatus, exposure method and manufacturing method of semiconductor device
KR20170136569A (ko) * 2015-04-06 2017-12-11 케이엘에이-텐코 코포레이션 기판의 평면내 왜곡을 결정하기 위한 방법 및 시스템
US9966284B2 (en) 2015-11-19 2018-05-08 Toshiba Memory Corporation Alignment method, pattern formation system, and exposure device
US10269661B2 (en) 2017-03-23 2019-04-23 Toshiba Memory Corporation Manufacturing system for semiconductor device, method of manufacturing semiconductor device, and control device

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012042292A1 (en) * 2010-09-30 2012-04-05 Freescale Semiconductor, Inc. Methods for processing a semiconductor wafer, a semiconductor wafer and a semiconductor device
US9430593B2 (en) 2012-10-11 2016-08-30 Kla-Tencor Corporation System and method to emulate finite element model based prediction of in-plane distortions due to semiconductor wafer chucking
US9546862B2 (en) 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
US9442391B2 (en) 2013-03-12 2016-09-13 Taiwan Semiconductor Manufacturing Co., Ltd. Overlay sampling methodology
US20140293291A1 (en) * 2013-04-01 2014-10-02 Kla-Tencor Corporation Wafer Shape and Thickness Measurement System Utilizing Shearing Interferometers
US9029810B2 (en) * 2013-05-29 2015-05-12 Kla-Tencor Corporation Using wafer geometry to improve scanner correction effectiveness for overlay control
US10401279B2 (en) 2013-10-29 2019-09-03 Kla-Tencor Corporation Process-induced distortion prediction and feedforward and feedback correction of overlay errors
NL2013668A (en) 2014-01-10 2015-07-13 Asml Netherlands Bv Lithographic apparatus, device manufacturing method and associated data processing apparatus and computer program product.
JP6649552B2 (ja) * 2014-01-24 2020-02-19 東京エレクトロン株式会社 前面パターニングの調整を決定する基板の背面のテクスチャマップを生成するシステム及び方法
US9087176B1 (en) 2014-03-06 2015-07-21 Kla-Tencor Corporation Statistical overlay error prediction for feed forward and feedback correction of overlay errors, root cause analysis and process control
US9752992B2 (en) * 2014-03-25 2017-09-05 Kla-Tencor Corporation Variable image field curvature for object inspection
US10576603B2 (en) * 2014-04-22 2020-03-03 Kla-Tencor Corporation Patterned wafer geometry measurements for semiconductor process controls
US10228320B1 (en) 2014-08-08 2019-03-12 KLA—Tencor Corporation Achieving a small pattern placement error in metrology targets
US10036964B2 (en) * 2015-02-15 2018-07-31 Kla-Tencor Corporation Prediction based chucking and lithography control optimization
US10718606B2 (en) * 2015-04-17 2020-07-21 Nikon Corporation Determination of customized components for fitting wafer profile
US9779202B2 (en) * 2015-06-22 2017-10-03 Kla-Tencor Corporation Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
US9864280B2 (en) 2015-10-02 2018-01-09 Applied Materials, Inc. Overlay error correction
NL2017860B1 (en) * 2015-12-07 2017-07-27 Ultratech Inc Systems and methods of characterizing process-induced wafer shape for process control using cgs interferometry
JP7164289B2 (ja) 2016-09-05 2022-11-01 東京エレクトロン株式会社 半導体プロセッシング中のオーバレイを制御するための湾曲を制御する応力の位置特定チューニング
US10475712B2 (en) 2016-09-30 2019-11-12 Kla-Tencor Corporation System and method for process-induced distortion prediction during wafer deposition
KR101861121B1 (ko) 2016-11-21 2018-06-29 주식회사 오로스테크놀로지 웨이퍼 지오메트리 메트릭 측정을 위한 부구경 스티칭 방법
US11127612B2 (en) * 2018-04-25 2021-09-21 Micron Technology, Inc. Testing semiconductor devices based on warpage and associated methods
US11164768B2 (en) 2018-04-27 2021-11-02 Kla Corporation Process-induced displacement characterization during semiconductor production
US10782120B2 (en) 2018-07-03 2020-09-22 Kla Corporation Dual-interferometry wafer thickness gauge
US10809055B2 (en) 2018-07-24 2020-10-20 Kla Corporation Apparatus and method for measuring topography and gradient of the surfaces, shape, and thickness of patterned and unpatterned wafers
CN111477562B (zh) * 2019-01-24 2023-11-21 台湾积体电路制造股份有限公司 用于半导体制造的晶片质量监控方法
US11829077B2 (en) * 2020-12-11 2023-11-28 Kla Corporation System and method for determining post bonding overlay
US11782411B2 (en) 2021-07-28 2023-10-10 Kla Corporation System and method for mitigating overlay distortion patterns caused by a wafer bonding tool
US20230317490A1 (en) * 2022-03-31 2023-10-05 Onto Innovation Inc. Area camera substrate pre-aligner

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004020286A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの形状評価方法及び形状評価装置
JP2004200600A (ja) * 2002-12-20 2004-07-15 Toshiba Corp ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
JP2005518107A (ja) * 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
JP2010537394A (ja) * 2007-04-23 2010-12-02 ケーエルエー−テンカー・コーポレーション ウエハー上で実施される測定中のプロセスに関するダイナミック・サンプリング・スキームを生成または実施するための方法ならびにシステム
JP2012501553A (ja) * 2008-08-28 2012-01-19 ケーエルエー−テンカー・コーポレーション 局部的な基板の幾何的特性評価

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6605319B1 (en) * 2002-02-11 2003-08-12 Applied Materials, Inc. Use of integrated polygen deposition and RTP for microelectromechanical systems
US6768965B2 (en) * 2002-04-18 2004-07-27 Seh America, Inc. Methods and computer program products for characterizing a crystalline structure
US6847458B2 (en) 2003-03-20 2005-01-25 Phase Shift Technology, Inc. Method and apparatus for measuring the shape and thickness variation of polished opaque plates
US7608468B1 (en) 2003-07-02 2009-10-27 Kla-Tencor Technologies, Corp. Apparatus and methods for determining overlay and uses of same
US7643130B2 (en) 2005-11-04 2010-01-05 Nuflare Technology, Inc. Position measuring apparatus and positional deviation measuring method
US7554107B2 (en) 2005-11-04 2009-06-30 Nuflare Technology, Inc. Writing method and writing apparatus of charged particle beam, positional deviation measuring method, and position measuring apparatus
US7415319B2 (en) 2006-04-04 2008-08-19 Asml Netherlands B.V. Lithographic apparatus and device manufacturing method
JP5634864B2 (ja) 2007-05-30 2014-12-03 ケーエルエー−テンカー・コーポレーションＫｌａ−Ｔｅｎｃｏｒ Ｃｏｒｐｏｒａｔｉｏｎ リソグラフィック・プロセスに於ける、プロセス制御方法およびプロセス制御装置
JP5184188B2 (ja) 2008-04-09 2013-04-17 株式会社ニューフレアテクノロジー 電子ビーム描画装置及び位置ずれ量補正方法
US8068234B2 (en) 2009-02-18 2011-11-29 Kla-Tencor Corporation Method and apparatus for measuring shape or thickness information of a substrate
KR101117316B1 (ko) 2009-07-21 2012-03-20 주식회사 케이티 댁 내 범용 플러그 앤 플레이 디바이스에 대한 원격 접속 서비스를 제공하기 위한 원격 접속 서비스 프로파일 설정 방법 및 사용자 인증 방법
US8768665B2 (en) 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
KR20110089645A (ko) * 2010-02-01 2011-08-09 세양전자 주식회사 웨이퍼 휨 감지수단을 구비한 웨이퍼 이송장치 및 그 제어방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005518107A (ja) * 2002-02-15 2005-06-16 ケーエルエー−テンカー テクノロジィース コーポレイション オーバレイ計測および制御方法
JP2004020286A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの形状評価方法及び形状評価装置
JP2004200600A (ja) * 2002-12-20 2004-07-15 Toshiba Corp ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法
JP2010537394A (ja) * 2007-04-23 2010-12-02 ケーエルエー−テンカー・コーポレーション ウエハー上で実施される測定中のプロセスに関するダイナミック・サンプリング・スキームを生成または実施するための方法ならびにシステム
JP2012501553A (ja) * 2008-08-28 2012-01-19 ケーエルエー−テンカー・コーポレーション 局部的な基板の幾何的特性評価

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170136569A (ko) * 2015-04-06 2017-12-11 케이엘에이-텐코 코포레이션 기판의 평면내 왜곡을 결정하기 위한 방법 및 시스템
JP2018512738A (ja) * 2015-04-06 2018-05-17 ケーエルエー−テンカー コーポレイション 基板の面内歪みを検査する方法およびシステム
CN107431030B (zh) * 2015-04-06 2020-10-09 科磊股份有限公司 用于确定在衬底中的平面内变形的方法及系统
KR102353250B1 (ko) * 2015-04-06 2022-01-18 케이엘에이 코포레이션 기판의 평면내 왜곡을 결정하기 위한 방법 및 시스템
US9966284B2 (en) 2015-11-19 2018-05-08 Toshiba Memory Corporation Alignment method, pattern formation system, and exposure device
US10283392B2 (en) 2015-11-19 2019-05-07 Toshiba Memory Corporation Alignment method, pattern formation system, and exposure device
US9625831B1 (en) 2015-11-25 2017-04-18 Kabushiki Kaisha Toshiba Exposure apparatus, exposure method and manufacturing method of semiconductor device
US10269661B2 (en) 2017-03-23 2019-04-23 Toshiba Memory Corporation Manufacturing system for semiconductor device, method of manufacturing semiconductor device, and control device

Also Published As

Publication number Publication date
JP6042442B2 (ja) 2016-12-14
KR102046192B1 (ko) 2019-11-18
US10249523B2 (en) 2019-04-02
US9354526B2 (en) 2016-05-31
WO2013055710A1 (en) 2013-04-18
EP2766923A1 (en) 2014-08-20
US20130089935A1 (en) 2013-04-11
TWI532112B (zh) 2016-05-01
EP2766923A4 (en) 2015-06-10
KR20140069352A (ko) 2014-06-09
EP2766923B1 (en) 2016-09-14
US20160372353A1 (en) 2016-12-22
TW201322353A (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
JP6042442B2 (ja) ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御
TWI642127B (zh) 使用晶圓尺寸幾何工具之晶圓高階形狀特徵化及晶圓分類之系統，方法及度量
EP2526409B1 (en) Site based quantification of substrate topography and its relation to lithography defocus and overlay
JP5911489B2 (ja) プロセスツール修正値を提供するための方法およびシステム
KR101907245B1 (ko) 기판 분석 샘플링을 결정하기 위해 기판 기하학적 구조를 이용하기 위한 방법 및 디바이스
TWI646409B (zh) 位階感測器設備、測量橫跨基板之構形變化的方法、測量關於微影製程的物理參數之變化的方法及微影設備
WO2016209625A1 (en) Process-induced asymmetry detection, quantification, and control using patterned wafer geometry measurements
TWI687897B (zh) 用於圖案化晶圓量測之混合相展開系統及方法
TW202014666A (zh) 透明膜之表面高度判定
TW201729003A (zh) 用以識別製程窗邊界之方法
KR102235662B1 (ko) 최적의 집적 칩 제조 성능을 위한 향상된 패터닝된 웨이퍼 지오메트리 측정 기반 설계 개선
US10352691B1 (en) Systems and methods for wafer structure uniformity monitoring using interferometry wafer geometry tool
Mileham et al. Chamber distortion control in a high volume manufacturing foundry environment
JP2017529681A (ja) 半導体プロセス制御のためのパターン付ウェハ形状測定
JP2006100456A (ja) 表面段差測定方法および表面段差測定装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161109

R150 Certificate of patent or registration of utility model

Ref document number: 6042442

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250