JP2012501553A - 局部的な基板の幾何的特性評価 - Google Patents

局部的な基板の幾何的特性評価 Download PDF

Info

Publication number
JP2012501553A
JP2012501553A JP2011525221A JP2011525221A JP2012501553A JP 2012501553 A JP2012501553 A JP 2012501553A JP 2011525221 A JP2011525221 A JP 2011525221A JP 2011525221 A JP2011525221 A JP 2011525221A JP 2012501553 A JP2012501553 A JP 2012501553A
Authority
JP
Japan
Prior art keywords
substrate
metric
evaluation
region
shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011525221A
Other languages
English (en)
Other versions
JP5635987B2 (ja
JP2012501553A5 (ja
Inventor
ベーララギャバン・サシシュ
シンハ・ジェイディープ・ケー.
フェティング・ラビ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of JP2012501553A publication Critical patent/JP2012501553A/ja
Publication of JP2012501553A5 publication Critical patent/JP2012501553A5/ja
Application granted granted Critical
Publication of JP5635987B2 publication Critical patent/JP5635987B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Resistance To Weather, Investigating Materials By Mechanical Methods (AREA)

Abstract

【解決手段】基板の表面の計測特性を評価するシステムであって、このシステムは、光学的な基板測定システムと、基板上の評価領域内のデータを解析するとともに、特徴特有のフィルタを適用して基板の表面を特性評価するとともに、対象の特徴を特性評価及び定量化するための表面特有の測定基準を発生させるデータ解析システムとを備える。前記表面特有の測定基準は、前記評価領域内の最大及び最小偏差を定量化するためのレンジ測定基準と、評価領域に適合する基準平面からの偏差量である一組の点偏差において最大値を有する点偏差を定量化する偏差測定基準と、パワースペクトル密度から計算する二乗平均平方根測定基準とを有する。
【選択図】図1

Description

本発明は、2008年8月28日に出願した米国仮出願61/092720の全ての権利及び優先権を主張するものであり、その全てが参照によりここに組み入れられる。本発明は、集積回路の製造分野に関するものであり、特に、本発明は、基板を分類するのに用いる測定基準(メトリック)を生成する基板表面測定処理に関するものである。
集積回路は主としてモノリシック基板上に形成されるものであり、この場合数百又は数千の別々集積回路が単一の基板上に同時形成される。ここで用いる用語「集積回路」には、シリコン又はゲルマニウムのようなIV族の材料、或いは砒化ガリウムのようなIII-V族化合物、或いはこのような材料の混合物より成る基板のようなモノリシック半導体基板上に形成されたデバイスのような種々のデバイスが含まれる。この用語には、メモリ及び論理素子のようなあらゆる種類の形成デバイスや、MOS及びバイポーラのようなこのようなデバイスのあらゆる設計が含まれるものである。又、この用語には、フラットパネルディスプレイ、太陽電池及び電荷結合デバイスのような用途をも含まれるものである。
最近の集積回路の外観は極めて小さく、要求される許容誤差は極めて厳しい為、基板を製造開始前に厳格に特性評価し、与えられた基板がその上に形成される集積回路に対し確実に適するようにする。集積回路のノードの寸法は減少しており且つ減少し続けている為、基板のこの幾何学的特性評価は益々重要となっている。
基板のジオメトリは、一般的に、形状及び平坦度のような低周波数成分で分類される。形状は、従来から、基準平面からの基板の中位面の偏差として規定され、ワープ(warp)及びボウ(bow)のような大域的な測定基準により特性評価されている。平坦度は、完全に平坦とした裏面を有する基板の厚みの変化として規定され、SFQR(サイトフロントサーフェイス最小二乗適合平面レンジ)のようなサイトに基づく測定基準により特性が評価されている。
従来では、形状の特性評価は、基板の表面全体に亘る大きな変化を考慮する方法を用いて実行されている。しかし、基板形状の高次の成分は、基板の小さい部分内に完全に含まれており、一般的に基板のワープ及びボウのような大域的な形状の測定基準に影響を及ぼさない。従来では、高次の形状の影響は、大きなノードの技術にとって重要な役割を果たさなかった。しかし、小さなノードにおけるより厳しいデフォーカス及びオーバレイバジェットにとって、高次の形状の影響がより重要となった。更に、従来では、基板形状の高次の成分を規定するとともに定量化する測定基準は存在しない。
更に、特定の処理により形成された、制御されていない幾何的特徴を有する基板の部分が存在する。基板のこれらの領域は、従来では、集積回路を形成するのに用いられていないか、又はこれらの領域上に形成された集積回路は、使用できないものとして自動的に抹消された。しかし現在では、製造業者は、売却可能な集積回路に対しできるだけ多くの基板領域を用いるようにする意欲を有しており、従って、基板のこれらの領域を集積回路に対し用いる場合に、これらのいわゆる局部的特徴(localized features)は重要となっている。
例えば、対象の局部的領域の1つは基板のノッチ(溝)である。従来では、基板の平坦度の特性評価に際し、ノッチ付近の大きな領域が除外されていた。しかし、集積回路を隣接させて形成するのに用いられる幾つかのリソグラフィー領域は、ノッチ付近の基板の幾何学的形状の変化により影響を受けるおそれがある。従って、ノッチ、レーザマーク、エピタキシャルマーク等のようなこれらの局部的特徴は、リソグラフィー処理、化学機械研磨及びその他の種類の処理に対する所定の基板の適合性に著しく影響を及ぼす。更に、これらの特徴を捕捉し、特性を評価し、定量化するのに利用しうる測定基準は現在存在しない。
従って、必要なものは、上述したような欠陥を少なくとも部分的に解決するシステムである。
上述した及びその他の要求は、基板の表面の計測特性を評価するシステムであって、光学的基板測定システムと、基板上の評価領域内のデータを解析するとともに、特徴特有のフィルタを適用して基板の表面を特性評価するとともに、対象の特徴を特性評価及び定量化するための表面特有の測定基準を発生させるデータ解析システムとを備えており、前記表面特有の測定基準は、前記評価領域内の最大及び最小偏差を定量化するためのレンジ測定基準と、評価領域に適合する基準平面からの偏差量である一組の点(ポイント)偏差において最大値を有する点偏差を定量化する偏差測定基準と、パワースペクトル密度から計算する二乗平均平方根測定基準とを有するシステムにより満足される。
このようにした本発明の種々の実施例によれば、従来技術に内在している問題を低減させる。例えば、従来技術の形状測定によれば、基板の裏面を参照して形状及び平坦度を特性評価している。換言すれば、基板の裏面を固定し、裏面が平坦であるものと仮定して基準平面として採用している。次に、基板の前面を測定するが、全ての測定は基板の裏面を参照している。しかし、本発明の種々の実施例では、後に詳細に説明するように、基板を自由な状態で垂直に保持し、1つの表面に対する形状及び平坦度の測定基準を、他の表面を参照することなしに計算する。
従って、従来技術の測定基準は、厚み(基板の厚み)に基づくものであり、これに対し、本発明による測定基準は表面に基づくものである。本発明の実施例では、形状の低周波成分をフィルタリング技術により除去し、局部的特徴の高次の成分のみを残し、これらの高次の成分を、新たな測定基準をもってレポートする。形状は、基板の特性評価にとって依然として重要であるが、本発明の方法によれば、基板の特性評価のために形状の高次の成分を使用しうるようにする。このことは、従来行われていなかったことである。
本発明の更なる利点は、詳細をより明瞭に示すために一定の縮尺で描かれていない図面と併せて考慮されたときに、以下の詳細な説明を参照することにより明らかになる。同じ参照符号は、複数の図に亘り同じ要素を表す。
本発明の種々の実施例を採用する基板の特性評価処理のポイントを示す図である。
本発明の一実施例による、高次の基板形状を特性評価するのに用いるスロープ形状マップを示す図である。
本発明の一実施例による、基板に対する高次の形状データを特性評価するのに用いられる二乗平均平方根パワースペクトル密度測定基準を決定するのに用いる空間周波数対パワースペクトル密度のプロットを示す図である。
本発明の実施例は、(a)基板形状の高次の成分と、(b)局部的特徴との双方を特性評価するとともに定量化するのに適した測定基準を規定することにより上述した要求を満足させる。これは、そのような要因に基づいて基板を分類するための改良された能力を可能にする。
図1は、基板12に対する特性評価処理10の概説のフローチャートを示す。ブロック14に示すように、基板12の表面測定を行い、この測定をブロック16に示すように基板表面のマップに変換する。従来は、基板の裏面が水平で平坦となるように固定した基板に対し基板形状が決定されていた。ここで規定される測定基準は、自由状態での基板の測定に基づいている。ここで、基板は、指状の鋏によって数点でのみで垂直に保持されており、裏面の形状が基板の前面の形状に影響を及ぼさないようにされている。更に、本発明の測定処理は、幾つかの実施例において、従来技術よりも著しく高い分解能の測定を用いる。
次に、種々の処理に対する基板12の適合性を決定する解析18を実行する。最後に、解析18の結果を表す測定基準レポート20を生成する。これらのステップは全て、計測ツール22内で実行することができ、これにより基板12を容認し、レポート20を生成する。本発明による計測ツール22は、従来実行されなかった解析18を実行し、従来知らない又は使用されていない測定基準を決定してレポートする。これらの全体的なステップを以下に詳細に説明する。
〔高次の形状の特性評価〕
高次の形状の特性評価を行うために、(a)形状スロープサイト裏面理想基準レンジSS−SBIR(Shape Slope Site Back Surface Ideal Reference Range)(以後スロープ形状と称する)及び(b)周波数領域における基板形状特性評価(以後周波数形状と称する)、という2つの新規な測定基準が開発された。
〔スロープ形状〕
スロープ形状は、基板の高次の形状を捕捉するために基板表面のスロープを用いる。第1のステップでは、基板表面のトポグラフィーを、光学ツールを用いて比較的高い密度で検出する。例えば、約200ミクロンの空間分解能で測定を行う。これらの表面測定を組み合わせて基板の形状マップにする。次に、各測定点における基板表面のスロープを、隣接点を基準として用いて計算する。次に、基板を区分に細分し、各区分に対しスロープ形状の測定基準を計算する。基板区分の寸法は、基板上に形成すべき集積回路に対するリソグラフィーサイトの寸法のように、ユーザが規定しうるものである。例えば、区分は約26mm×約8mmの寸法としうる。従って、異なる集積回路に対して異なる区分の寸法を所望通りに特定しうる。
図2に示すように基板に対するスロープ形状マップは構成され、このマップは種々の情報を表現しうる。例えば、スロープ形状マップは、基板の所定の区分内の全ての点に対するスロープ形状のレンジを示すことができる。このスロープ形状マップは、区分内の点に対するスロープ形状のレンジが特定のしきい値を超えている基板のこれらの区分にフラッグ(警告)を発しうる。(スロープ形状の全てのレンジの最大値のような)基板全体に対する大域的なスロープ形状測定基準により、しきい値が基板上のどこで侵害されているかどうかを表すことができる。
一実施例では、処理の妥当性によりしきい値を決定する。例えば、技術ノードに対するリソグラフィー処理及び所定の処理パラメータは、集積回路が適切に形成されるように、ある表面特性を要求する場合がある。何れかのリソグラフィーサイトにおけるスロープがあるしきい値を超えた場合には、この特定のサイトにおけるパターン化された特徴が要求仕様を満足しなくなる。従って、基板に対する大域的な形状測定基準がしきい値を超えると、このことは、基板のある区分が仕様を満足せず、これに応じて基板を分類しうるということを示している。
〔周波数形状〕
基板形状を周波数領域で特性評価するために、一次元のパワースペクトル密度が、フーリエ変換により放射状のラインに沿って計算される。或いはまた、パワースペクトル密度は、ユーザが規定した区分の寸法に対する基板表面上の円周リングに対し計算されうる。(スロープ形状につき上述したように構成した)基板の形状マップは最初に、デカルト座標から極座標に変換され、ユーザが規定した特定の間隔で放射状プロファイルが得られる。基板のこれらの断面放射状ラインに沿うトポグラフィーは信号状の様子を有する。これらの信号状の放射状ラインに対するパワースペクトル密度が空間周波数のレンジで計算され、パワースペクトル密度対空間周波数のプロットが図3に示すように生成される。
しかし、周波数領域におけるこの形状情報は、基板の特性評価に対し直接的には用いられない。基板の周波数形状を特性評価するために、局部的測定基準PSD‐RMSf が、特定の周波数におけるパワースペクトル密度対空間周波数のプロット下の領域をとることにより、特定の周波数で計算される。このPSD‐RMSf 測定基準は、前の段落で説明したスロープ形状の測定基準に類似する局部的な高次の形状の特性評価及び基板の分類に対し用いることができる。
〔局部的特徴の特性評価〕
ノッチ、レーザマーク又はエピタキシャルピンの位置のような局部的領域における基板表面の評価は、以下の(1)〜(4)のステップに応じて実行される。
(1)対象の局部的特徴の推定位置及び寸法を確認する。
(2)関連する特徴の定量化に対する適切な測定基準を規定する(これらの測定基準の幾つかの実施例に対する説明は後に行う)。
(3)これらの特徴に対する局部的な領域に亘る関連の測定基準を評価するレシピ(recipe)を書き取る。
(4)これらの局部的特徴の特性評価に基づいて基板を分類する。
〔手順〕
これらの局部的特徴の定量化には、従来規定されていない特殊な測定基準を必要とする。これらの測定基準は、どの面が対象の特徴に対してより一層感応性があるかに応じて、一時に基板の1つの面のみに、すなわち、前面又は裏面又は厚み面に適用される。一例として、比較的小さい空間距離で急激な幾何学的変化を有するレーザマークを基板の裏面にのみ存在させる。
これらの測定基準は、基板の前面又は裏面の何れかに配置されているような対象の局部的特徴を囲む所定の領域に対し計算される。これらの局部的特徴は、基板の異なる部分に存在するとともに異なる特性を有する。本発明による局部的特徴測定基準によれば、対象の特徴を囲む領域を規定し、異なるフィルタリング方法を適用し、局部的特徴を特性評価及び定量化するための適応性を提供する。ノッチ及びレーザマークのような特徴は通常基板上の特定の位置に配置されており、従って、この場合の方法はこれらの特徴に対する基板の予め規定された領域に作用させることができる。他の特徴は、必ずしも全ての基板に対し同じ位置に存在せず、従って、特徴位置の自動化ルーチン又はユーザが規定する特徴位置決めを採用しうる。対象の特徴は基板の特定の表面上に存在させることができ、これらの特徴により、この特定の表面を用いて特性評価する際に、最良の信号を発生させることができる。例えば、レーザマークを基板の裏面上に形成し、従って、レーザマークはこの裏面を用いて最良に特性評価される。幾つかの特徴を基板の前面及び裏面の双方に存在させるが、これらは、従来の方法が基づいている厚みのデータを用いては依然として観察できないものである。
これらの測定基準を計算するためのデータは以下の処理により発生させる。基板からの表面測定を、フィルタリングルーチンにより数学的に処理し、これらの測定の形状成分を除去し、これにより対象の局部的特徴に集中させる。最小二乗回帰により、局部的特徴を囲んで測定された所定の領域から傾き及び平均の高さを除去する。次に、特定の測定基準を、以下に説明するようにして計算する。
〔BSFQR/FSFQR〕
所定の領域内の高さ値の山対谷のレンジが、基板の裏面に対するBSFQRとして、且つ基板の前面に対してFSFQRとしてレポートされる。この測定基準は、これが基板の厚み以外の基板の個々の表面を参照することを除いて、SEMI標準SFQRに類似する。その理由は、基板が前述したように自由状態で保持されており、且つ固定基板の場合に行われるような、前面が裏面に関連して測定されない為である。
〔BSFQD/FSFQD〕
所定の領域内での基板の表面における最低の(殆どが負の)高さの値が大きさにおいてトレランス値だけ最大の(殆どが正の)高さよりも大きい場合には、最低の値が裏面に対しBSFQDとして且つ前面に対しFSFQDとしてレポートされる。基板の表面における最低の(殆どが負の)高さの値が大きさにおいて最大の(殆どが正の)高さよりも小さい場合には、最大の値が裏面に対しBSFQDとして且つ前面に対しFSFQDとしてレポートされる。この測定基準は、これが基板の厚み(固定され且つ基準面として用いられた裏面に対する測定)ではなく個々の基板の表面(自由状態での測定)を参照するという事実及びトレランス値を除いて、SEMI標準SFQRに類似する。
〔フィルタリング及び自動化〕
(前面、裏面、厚み面、屈曲面等のような)他の表面は、対象の測定基準を計算するのに用いうる。これらの測定基準は、例示的に前述したような偏差又はレンジ型の測定基準に限定されない。他の種類の測定基準を用いることもできる。(最小二乗平面以外の)他の表面適合スキームを対象の領域に適合させることもできる。表面は、例えば、ダブルガウスフィルタリング、高次の多項式フィルタリング等によるような測定基準の計算前に(前述したように)フィルタリングさせることができる。異なる特徴は異なる空間周波数領域に入る。例えば、ノッチはエピタキシャルピンマークに比べて低い空間周波数の特徴である。従って、異なる特性を有する異なる特徴を捕捉するために、異なるフィルタリングスキームが必要となる。低次フィルタリング方法は一般に、低次の特徴に対して用いられ、(例えば、ラプラス曲線曲率のような)高次フィルタリング方法は一般に、高次の特徴の特性評価に用いられる。
本発明による方法は、局部的特徴を自動的に検出するのに用いることもでき、且つ特性評価及び定量化に対し基板の適切な部分を自動的に選択しうる。このような自動的な特徴の検出を実行することにより、処理は完全にパラメータ無しに且つ万能的に行うことができる。
自動化した特徴検出のこの処理は、以下の8つのステップより成る。
(1)(次の段落で説明するような)基板の表面の局部的曲率マップを形成し、曲率マッピング処理により、対象の特徴を自動的に検出するとともにこれらの特徴を囲む区分に対する境界を形成する。
(2)(所定の点において又は所定の区分内で、(曲率>しきい値)により規定される)バイナリ特徴のマップを発生させる。
(3)マップを連続的に成長及び破壊させて、特徴のエッジを連結させるようにする。
(4)処理されたバイナリ特徴マップの連続区分を分離させ且つ列挙する。
(5)区分の中心及び区分の寸法を規定するために各区分の境界エッジを求める。
(6)各区分が特徴に対し同心的で僅かに大きくなっている、局部的特徴を検出するために区分のリストを発生させる。
(7)(前述した区分のような)各区分に亘る、局部的特徴の特性評価測定基準を計算する。
(8)特徴マップを1つ以上の処理依存しきい値の限界と比較し、所定のしきい値よりも高いBSFQR/D、FSFQR/Dを有し、従って、所定の処理依存しきい値の限界が関連している処理に対し不適切である基板に、フラッグを発する。
曲率マッピング処理によれば、対象の局部的特徴を有する領域を自動的に選択し、これらの特定の領域において測定基準を計算し、対象の特徴を特性評価及び定量化する。基板上の特徴の位置がユーザにとって分かっており、従って、特徴を特性評価するためのユーザ規定領域を発生しうるレーザマーク及びノッチのような既知の特徴が幾つか存在する。しかし、エピタキシャルピンマーク又は高次の形状のような特徴の場合には、領域がユーザにとって予め分かっておらず、従って、スロープ又は曲率のマップを用いて、対象の特徴を見いだしたり、領域を規定したり、測定基準を計算したりすることができる。
〔曲率のマッピング〕
離散的畳み込みを用いるラプラシアンに近似する新規な方法を用いる上述した曲率マップを形成する1つの代表的な方法を詳細に説明する。ここでは、例えば、基板上の局部的特徴を見いだして特性評価するために、基板の表面上の局部的曲率のピクセル毎のマップを形成する方法を提供する。
3点及び5点をそれぞれ用いて離散関数において曲率を中心差分評価する式は、
Figure 2012501553
及び
Figure 2012501553
である。
これらの式において、fは当該関数であり、xは独立変数であり、f”はこの関数の二次導関数であり、iは導関数が評価されている点であり、lは評価されている点間の距離である。
これらの式は、ラプラシアンを計算するのに適用でき、この場合、これらの式は以下の形態をとる。
Figure 2012501553
及び
Figure 2012501553
全ての変数を上述したのと同じにし、更にyを第2の独立変数とする場合には、lx はx点間の距離であり、ly はy点間の距離である。lx をly に等しくする場合、これらの式を更に換算しうる。これらの式は、離散的畳み込み核(kernel)として表す場合、以下の式となる。
Figure 2012501553
及び
Figure 2012501553
この形式では、関数のマッピングを有する特定の核の畳み込みにより、次式におけるようにラプラシアンのマッピングを提供する。
Figure 2012501553
実際には、どちらの核を有する畳み込みによっても、ローカライズした曲率の良好な評価手段を提供する。cf5 核によれば、感度を減少させるが、cf3 に比べて精度及び信号対雑音比を著しく改善する。この方法の信号対雑音比は、対象の全ての特徴が領域中の複数の点に亘って曲率に影響を及ぼすものとした場合に、更に改善しうる。曲率の加重平均は次式のように領域に亘って計算しうる。
Figure 2012501553
中央から更に離れた点は更に低い重み付けがされる為、中央の点に対しては高次の精度(cf5 )を用い、その他の残りでは全体の計算の精度を犠牲にすることなく、より低次の精度(cf3 )を用いることができる。cf3 は曲率を計算するのに小さい領域を用いる為、含まれている全領域は、cf5 の領域よりも大きくならない。このことは、感度はcf5 から著しく減少されないことを意味する。ハイブリッドの畳み込み核、すなわち、chは次式の形態をとる。
Figure 2012501553
これにより、ピクセルを正方形とする。より一般的な形態は次式である。
Figure 2012501553
Ch核を有する式7を用いて発生させた曲率マップは局部的特徴を顕著に表示する。この方法は本発明の用途に特有のものではないが、この方法の現下の焦点は半導体ウエハのような基板上の局部的特徴の定量化にある。
〔利点〕
本発明の実施例によれば、所定の製造工程に対する所定の基板の適合性に関する場合のように、基板の特徴によって基板を特性評価するとともに分類するための客観的な定量的方法を提供する。この機能を実行しうる方法は現在存在しない。その理由は、これらの特徴は、小さなノードに対する新たな厳しいデフォーカス及びオーバレイバジェットが原因となってのみ関心が抱かれるようになった為である。測定基準は、基板の裏面を参照して基板の前面を測定する複雑な測定に基づかせるのではなく、最適化したフィルタリングスキームを個々の基板表面に適用することにより取り出すものである。ワープ、ボウ及びTHAのような現存する測定基準は本質的に大域的なものであるが、対象の特徴を正確に特性評価しない。上述したように開発した局所的な測定基準によれば、対象のこれらの局部的特徴を有効に特性評価する。
従って、上述した方法によれば、従来知られていない又は達成されていない周波数及びスロープ領域で基板を特性評価する。これらの方法によれば、局部的特徴を定量化し、個々の基板表面を順次にではなく特性評価し、基板上のユーザ規定の区分を使用しうるようにし、特徴の識別及び自動特徴検出のためにローカライズされた曲率マッピングを良好に利用する。
本発明の好適な実施例の上述した説明は、本発明を解説するためのものであり、本発明を上述した明確な形態に包括的に限定するものではない。本発明は、上述した技術の点で種々に変更又は変形させることができる。本発明の原理及びその実際的な適用を最良に説明し、これにより当業者が、意図している特定の使用に適した種々の変更を施して且つ種々の実施例で本発明を利用しうるようにする目的で、実施例を選択し説明したものである。このような変更及び変形は、これらが適正に、合法的に且つ公平に与えられるように解釈した場合に、特許請求の範囲により決定される発明の範囲内のものである。

Claims (49)

  1. 基板の表面の計測特性を評価するシステムであって、
    前記基板の前記表面を測定する光学的基板測定システムと、
    基板上に規定された評価領域内のデータを解析するとともに、特徴特有のフィルタリングスキームを適用して、前記基板の前記表面を特性評価し、対象の特徴を特性評価及び定量化するための表面特有の測定基準を用いる、データ解析システムと、
    を備えており、
    前記表面特有の測定基準は、
    前記評価領域上の最大及び最小偏差を定量化するためのレンジ測定基準と、
    前記評価領域に適合する基準平面からの偏差量を有する各点偏差のうちの一組の点偏差において、最大値を有する点偏差を定量化するための偏差測定基準と、
    パワースペクトル密度から計算される二乗平均平方根測定基準と、を有し、
    前記データ解析システムは、更に、前記測定基準をしきい値と比較するとともに、この比較に少なくとも部分的に基づいて前記基板を分類する
    システム。
  2. 請求項1に記載のシステムにおいて、
    前記基板の前記表面は、前面と、裏面と、前記前面及び前記裏面から得た中位面として規定される形状と、前記裏面を平坦基準とした基板の厚み変化として規定した平坦度と、を有するシステム。
  3. 請求項1に記載のシステムにおいて、低空間周波数領域と高空間周波数領域との双方で対象の特徴を捕捉する機能を有するシステム。
  4. 請求項3に記載のシステムにおいて、前記低空間周波数領域における対象の特徴には、ノッチと、ノッチ近接領域と、レーザマークと、レーザマーク近接領域と、高次の形状と、の少なくとも1つが含まれているシステム。
  5. 請求項3に記載のシステムにおいて、前記高空間周波数領域における対象の特徴には、エピタキシャルピンマークが含まれているシステム。
  6. 請求項4に記載のシステムにおいて、高次の形状は、短い空間波長内での前記基板の形状における変化であるシステム。
  7. 請求項4に記載のシステムにおいて、高次の形状は、スロープ領域において前記基板の形状を解析することにより特性評価されるシステム。
  8. 請求項7に記載のシステムにおいて、前記基板の形状は、隣接する点を用いて点毎のスロープを計算するために用いられるシステム。
  9. 請求項7に記載のシステムにおいて、前記スロープ領域における前記基板の形状は、各評価領域内で別々に決定されるシステム。
  10. 請求項9に記載のシステムにおいて、前記レンジ測定基準は、前記評価領域内で計算され、前記評価領域内で前記基板の形状のスロープを評価するのに用いられるシステム。
  11. 請求項7に記載のシステムにおいて、前記レンジ測定基準は、これを、局部的な形状スロープに対する処理駆動カットオフ値と比較することにより前記基板を分類するのに用いられるシステム。
  12. 請求項4に記載のシステムにおいて、高次の形状は、空間周波数領域内で前記基板の形状を解析することにより特性評価されるシステム。
  13. 請求項11に記載のシステムにおいて、基板形状データは、フーリエ変換により、周波数領域において、一次元パワースペクトル密度と二次元パワースペクトル密度との少なくとも一方に変換されるシステム。
  14. 請求項12に記載のシステムにおいて、前記一次元パワースペクトル密度は、前記基板上の放射状の一次元プロファイル、円周状の一次元プロファイル、非放射状のラインセグメント及び非円周状のラインセグメントの少なくとも1つに関して計算されるシステム。
  15. 請求項12に記載のシステムにおいて、前記二次元パワースペクトル密度は、基板のユーザ規定の方形区分に関して計算されるようになっているシステム。
  16. 請求項12に記載のシステムにおいて、パワースペクトル密度対空間周波数のプロットを、前記一次元パワースペクトル密度と前記二次元パワースペクトル密度との少なくとも一方から計算するシステム。
  17. 請求項15に記載のシステムにおいて、前記二乗平均平方根測定基準は、パワースペクトル密度対空間周波数の前記プロットから計算し、前記高次の形状を定量化するのに用いられるシステム。
  18. 請求項16に記載のシステムにおいて、前記二乗平均平方根測定基準は、パワースペクトル密度対空間周波数の前記プロット下の領域の平方根を計算することにより、特定の周波数で計算されるシステム。
  19. 請求項1に記載のシステムにおいて、前記二乗平均平方根測定基準は、これを処理駆動カットオフ値と比較することにより前記基板を分類するのに用いられるシステム。
  20. 請求項4に記載のシステムにおいて、前記ノッチ及び前記ノッチ近接領域を、約200ミクロンの空間分解能で評価するシステム。
  21. 請求項18に記載のシステムにおいて、前面、裏面及び平坦度の少なくとも1つを用いて、前記ノッチ及び前記ノッチ近接領域を評価するシステム。
  22. 請求項18に記載のシステムにおいて、前記評価領域が、特定のエッジエクスクルージョン及びノッチエクスクルージョンを有するノッチを囲むシステム。
  23. 請求項18に記載のシステムにおいて、前記評価領域における前記表面は、高周波表面変化を除去するために、低周波フィルタによりフィルタリングされるシステム。
  24. 請求項18に記載のシステムにおいて、前記レンジ測定基準及び前記偏差測定基準の少なくとも一方は、前記ノッチ及び前記ノッチ近接領域を評価するのに用いられるシステム。
  25. 請求項1に記載のシステムにおいて、前記レンジ測定基準及び前記偏差測定基準の少なくとも一方は、これを、ノッチおよびノッチ近接領域に特有の処理駆動カットオフ値と比較することにより基板を分類するのに用いられるシステム。
  26. 請求項4に記載のシステムにおいて、前記レーザマーク及び前記レーザマーク近接領域を、約200ミクロンの空間分解能で評価するシステム。
  27. 請求項23に記載のシステムにおいて、裏面及び前記平坦度の少なくとも一方を用いて、前記レーザマーク及び前記レーザマーク近接領域を評価するシステム。
  28. 請求項23に記載のシステムにおいて、前記評価領域が、特定のエッジエクスクルージョンを有するレーザマークを囲むシステム。
  29. 請求項23に記載のシステムにおいて、前記評価領域における前記表面は、高周波の表面変化を除去するために、低周波フィルタでフィルタリングされるシステム。
  30. 請求項23に記載のシステムにおいて、前記レンジ測定基準及び偏差測定基準の少なくとも一方を用いて、前記レーザマーク及び前記レーザマーク近接領域を評価するシステム。
  31. 請求項1に記載のシステムにおいて、前記レンジ測定基準及び前記偏差測定基準の少なくとも一方は、これを、レーザマーク及びレーザマーク近接領域に特有の処理駆動カットオフ値と比較することにより基板を分類するのに用いられるシステム。
  32. 請求項4に記載のシステムにおいて、エピタキシャルピンマークを約200ミクロンの空間分解能で評価するようになっているシステム。
  33. 請求項28に記載のシステムにおいて、前記前面と、前記裏面と、前記平坦度との少なくとも1つを用いて前記エピタキシャルピンマークを評価するシステム。
  34. 請求項28に記載のシステムにおいて、前記評価領域が、前記基板上の予め規定した個所内の前記エピタキシャルピンマークを囲むシステム。
  35. 請求項28に記載のシステムにおいて、前記評価領域が、低周波の表面変化を除去するために高周波フィルタを用いる自動検出ルーチンとともに、前記エピタキシャルピンマークを囲むシステム。
  36. 請求項31に記載のシステムにおいて、前記高周波フィルタは、ラプラシアンの畳み込みであるシステム。
  37. 請求項30に記載のシステムにおいて、前記評価領域における前記表面は、低周波の表面変化を除去するために、高周波フィルタによりフィルタリングされるシステム。
  38. 請求項31に記載のシステムにおいて、前記自動検出ルーチンを用いてエピタキシャルピンマークを検出した後に、前記評価領域を形成するシステム。
  39. 請求項28に記載のシステムにおいて、前記レンジ測定基準及び偏差測定基準の少なくとも一方を用いて、前記エピタキシャルピンマークを評価するシステム。
  40. 請求項1に記載のシステムにおいて、前記レンジ測定基準及び前記偏差測定基準の少なくとも一方を用い、これをエピタキシャルピンマークに特有の処理駆動カットオフ値と比較することにより前記基板を分類するシステム。
  41. 基板を特性評価するための方法であって、
    前記基板を垂直状態に保つ点接点のみで、前記基板を保持することにより、前記基板を自由状態にするステップと、
    前記基板の表面上の点で光学的な測定を実行して表面データを生成するステップと、
    前記基板を複数の評価領域に分割し、前記複数の評価領域に応じて前記表面データを区画するステップと、
    前記表面データを評価領域によりフィルタリングして、前記表面データから傾き及び平均表面高さを除去するステップと、
    前記評価領域に対する前記フィルタリングされた表面データに少なくとも部分的に基づいて前記基板を特性評価するステップと
    を備える方法。
  42. 集積回路の製造工程に対する基板の適合性を特性評価する方法であって、
    前記基板を垂直状態に保つ点接点のみで、前記基板を保持することにより、前記基板を自由状態にするステップと、
    前記基板の表面上の点で光学的な測定を実行して表面データを生成するステップと、
    前記基板の前記表面上の各点における点スロープ形状値を計算するステップと、
    前記基板を複数の評価領域に分割し、前記複数の評価領域に応じて前記点スロープ形状値を区画するステップと、
    各評価領域に対する評価領域スロープ形状値を、前記評価領域内の前記点スロープ形状値に少なくとも部分的に基づいて計算するステップと、
    前記基板に対する基板スロープ形状値を、前記評価領域スロープ形状値に基づいて計算するステップと、
    前記基板スロープ形状値を、前記製造工程に少なくとも部分的に基づいて決定したしきい値と比較するステップと、
    前記基板スロープ形状値が前記しきい値を超えているかに少なくとも部分的に基づいて、前記製造工程に対する前記基板の前記適合性を特性評価するステップと、
    を備える方法。
  43. 集積回路の製造工程に対する基板の適合性を特性評価する方法であって、
    前記基板を垂直状態に保つ点接点のみで、前記基板を保持することにより、前記基板を自由状態にするステップと、
    前記基板の表面上の点で光学的な測定を実行して表面データを生成するステップと、
    表面データをデータのラインに順序付けるステップであり、前記ラインは、放射状のラインと、円周状のラインとの少なくとも一方であるステップと、
    フーリエ変換を用いて前記データの各ラインに対するパワースペクトル密度を計算するステップと、
    前記各ラインに対し、パワースペクトル密度対空間周波数をプロットするステップと、
    前記各ラインに対するパワースペクトル密度対空間周波数のプロット下の領域に少なくとも部分的に基づいて、前記各ラインに対する周波数形状を計算するステップと、
    前記基板に対し計算された前記周波数形状に少なくとも部分的に基づいて、前記製造工程に対する基板の適合性を特性評価するステップと、
    を備える方法。
  44. 基板の局部的特徴を定量化する方法であって、
    前記基板を垂直状態に保つ点接点のみで、前記基板を保持することにより、前記基板を自由状態にするステップと、
    前記局部的特徴を囲む前記基板の評価領域を決定するステップと、
    前記基板の前記評価領域内の表面上の点で光学的な測定を実行して表面データを生成するステップと、
    前記表面データにフィルタリングルーチンを適用して、前記表面データの不所望な特性を除去するステップと、
    前記フィルタリングされた表面データに少なくとも部分的に基づいて測定基準を計算するステップと、
    前記計算された測定基準に少なくとも部分的に基づいて、前記基板の局部的特徴を定量化するステップと、
    を備える方法。
  45. 請求項44に記載の方法において、評価領域を決定する前記ステップが、ユーザ規定の評価領域を容認するステップを有する方法。
  46. 請求項44に記載の方法において、評価領域を決定する前記ステップが、前記基板上の予め規定した座標位置を評価領域として容認するステップを有する方法。
  47. 請求項44に記載の方法において、評価領域を決定する前記ステップが、前記基板表面データにフィルタリングルーチンを適用し、前記局部的特徴を検出するステップと、前記局部的特徴を囲む前記評価領域を決定するステップとを有する方法。
  48. 請求項44に記載の方法において、前記フィルタリングルーチンは、ラプラシアン曲率フィルタである方法。
  49. 請求項44に記載の方法において、計算された前記測定基準が、前記評価領域内の高さ値の山対谷のレンジと、前記評価領域内の前記基板の前記表面内における最も高い高さ及び最も深い深さの一方の大きさと、の少なくとも一方である方法。
JP2011525221A 2008-08-28 2009-08-28 基板の表面の計測特性を評価するシステムおよび方法 Active JP5635987B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US9272008P 2008-08-28 2008-08-28
US61/092,720 2008-08-28
PCT/US2009/055313 WO2010025334A2 (en) 2008-08-28 2009-08-28 Localized substrate geometry characterization

Publications (3)

Publication Number Publication Date
JP2012501553A true JP2012501553A (ja) 2012-01-19
JP2012501553A5 JP2012501553A5 (ja) 2012-10-11
JP5635987B2 JP5635987B2 (ja) 2014-12-03

Family

ID=41722297

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011525221A Active JP5635987B2 (ja) 2008-08-28 2009-08-28 基板の表面の計測特性を評価するシステムおよび方法

Country Status (4)

Country Link
US (1) US8065109B2 (ja)
EP (1) EP2324495A4 (ja)
JP (1) JP5635987B2 (ja)
WO (1) WO2010025334A2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013211010A (ja) * 2012-03-12 2013-10-10 Kla-Encor Corp ウェーハ表面計測のための高度化されたサイトベースのナノトポグラフィシステム及び方法
JP2014504803A (ja) * 2011-01-11 2014-02-24 ケーエルエー−テンカー コーポレイション 進歩したウェーハ表面ナノトポグラフィのためのオブジェクトに基づく計測方法及びシステム
JP2014534631A (ja) * 2011-10-11 2014-12-18 ケーエルエー−テンカー コーポレイション ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御
JP2020038920A (ja) * 2018-09-05 2020-03-12 信越半導体株式会社 ウェーハ形状データ化方法
US10685165B2 (en) 2014-07-13 2020-06-16 Kla-Tencor Corporation Metrology using overlay and yield critical patterns

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8768665B2 (en) 2010-01-08 2014-07-01 Kla-Tencor Technologies Corporation Site based quantification of substrate topography and its relation to lithography defocus and overlay
FR2955654B1 (fr) * 2010-01-25 2012-03-30 Soitec Silicon Insulator Technologies Systeme et procede d'evaluation de deformations inhomogenes dans des plaques multicouches
US8630479B2 (en) * 2011-01-07 2014-01-14 Kla-Tencor Corporation Methods and systems for improved localized feature quantification in surface metrology tools
US9588441B2 (en) 2012-05-18 2017-03-07 Kla-Tencor Corporation Method and device for using substrate geometry to determine optimum substrate analysis sampling
US9355440B1 (en) * 2012-10-10 2016-05-31 Kla-Tencor Corp. Detection of selected defects in relatively noisy inspection data
US9546862B2 (en) 2012-10-19 2017-01-17 Kla-Tencor Corporation Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
DE102013022024B4 (de) 2013-03-12 2018-04-05 Taiwan Semiconductor Mfg. Co., Ltd. Methodik der Überlagerungs-Prüfung, Verfahren zur Waferausrichtung und Metrologiesystem
FR3006048A1 (fr) * 2013-05-24 2014-11-28 Commissariat Energie Atomique Procede de caracterisation de la topographie d'une surface
US9029810B2 (en) * 2013-05-29 2015-05-12 Kla-Tencor Corporation Using wafer geometry to improve scanner correction effectiveness for overlay control
US9384540B2 (en) 2013-12-03 2016-07-05 Sunedison Semiconductor Limited (Uen201334164H) Systems and methods for interferometric phase measurement
US10024654B2 (en) 2015-04-06 2018-07-17 Kla-Tencor Corporation Method and system for determining in-plane distortions in a substrate
US10062158B2 (en) 2015-07-10 2018-08-28 Globalwafers Co., Ltd. Wafer nanotopography metrology for lithography based on thickness maps
DE102015220924B4 (de) 2015-10-27 2018-09-27 Siltronic Ag Suszeptor zum Halten einer Halbleiterscheibe mit Orientierungskerbe, Verfahren zum Abscheiden einer Schicht auf einer Halbleiterscheibe und Halbleiterscheibe
US10331028B2 (en) 2015-11-12 2019-06-25 Toshiba Memory Corporation Imprinting apparatus, recording medium, and imprinting method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003254741A (ja) * 2002-02-28 2003-09-10 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム
JP2004020286A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの形状評価方法及び形状評価装置
JP2004200600A (ja) * 2002-12-20 2004-07-15 Toshiba Corp ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5898106A (en) * 1997-09-25 1999-04-27 Digital Instruments, Inc. Method and apparatus for obtaining improved vertical metrology measurements
US6503767B2 (en) * 2000-12-19 2003-01-07 Speedfam-Ipec Corporation Process for monitoring a process, planarizing a surface, and for quantifying the results of a planarization process
DE10229818A1 (de) * 2002-06-28 2004-01-15 Carl Zeiss Smt Ag Verfahren zur Fokusdetektion und Abbildungssystem mit Fokusdetektionssystem
WO2006014317A2 (en) * 2004-07-02 2006-02-09 Phase Shift Technology, Inc. Method, system, and software for evaluating characteristics of a surface with reference to its edge
US7161669B2 (en) * 2005-05-06 2007-01-09 Kla- Tencor Technologies Corporation Wafer edge inspection
JP2007234945A (ja) * 2006-03-02 2007-09-13 Toshiba Ceramics Co Ltd レーザーマーキングウェーハおよびその製造方法
WO2007137261A2 (en) * 2006-05-22 2007-11-29 Kla-Tencor Technologies Corporation Methods and systems for detecting pinholes in a film formed on a wafer or for monitoring a thermal process tool

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003254741A (ja) * 2002-02-28 2003-09-10 Shin Etsu Handotai Co Ltd 半導体エピタキシャルウェーハの測定方法、半導体エピタキシャルウェーハの測定装置、半導体エピタキシャルウェーハの製造方法及びコンピュータプログラム
JP2004020286A (ja) * 2002-06-13 2004-01-22 Shin Etsu Handotai Co Ltd 半導体ウエーハの形状評価方法及び形状評価装置
JP2004200600A (ja) * 2002-12-20 2004-07-15 Toshiba Corp ウェーハ平坦度評価方法、その評価方法を実行するウェーハ平坦度評価装置、その評価方法を用いたウェーハの製造方法、その評価方法を用いたウェーハ品質保証方法、その評価方法を用いた半導体デバイスの製造方法、およびその評価方法によって評価されたウェーハを用いた半導体デバイスの製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014504803A (ja) * 2011-01-11 2014-02-24 ケーエルエー−テンカー コーポレイション 進歩したウェーハ表面ナノトポグラフィのためのオブジェクトに基づく計測方法及びシステム
JP2014534631A (ja) * 2011-10-11 2014-12-18 ケーエルエー−テンカー コーポレイション ウェーハ幾何形状メトリックを用いるオーバーレイ及び半導体プロセス制御
JP2013211010A (ja) * 2012-03-12 2013-10-10 Kla-Encor Corp ウェーハ表面計測のための高度化されたサイトベースのナノトポグラフィシステム及び方法
US10685165B2 (en) 2014-07-13 2020-06-16 Kla-Tencor Corporation Metrology using overlay and yield critical patterns
JP2020038920A (ja) * 2018-09-05 2020-03-12 信越半導体株式会社 ウェーハ形状データ化方法
WO2020049911A1 (ja) * 2018-09-05 2020-03-12 信越半導体株式会社 ウェーハ形状データ化方法
US11928178B2 (en) 2018-09-05 2024-03-12 Shin-Etsu Handotai Co., Ltd. Method for creating wafer shape data

Also Published As

Publication number Publication date
WO2010025334A2 (en) 2010-03-04
JP5635987B2 (ja) 2014-12-03
US20110144943A1 (en) 2011-06-16
US8065109B2 (en) 2011-11-22
EP2324495A4 (en) 2013-06-05
EP2324495A2 (en) 2011-05-25
WO2010025334A3 (en) 2010-05-20

Similar Documents

Publication Publication Date Title
JP5635987B2 (ja) 基板の表面の計測特性を評価するシステムおよび方法
JP6312370B2 (ja) ウェーハジオメトリ計測ツールによるウェーハ表面フィーチャの検出、分類および定量化のためのシステムおよび方法
US10379061B1 (en) Systems, methods and metrics for wafer high order shape characterization and wafer classification using wafer dimensional geometry tool
EP2639575B1 (en) Systems and methods of advanced site-based nanotopography for wafer surface metrology
JP2017111147A (ja) 選択可能な画素密度を有する全ウエハ検査方法
US7324917B2 (en) Method, system, and software for evaluating characteristics of a surface with reference to its edge
JP2012501553A5 (ja)
CN104736962A (zh) 用于估计及校正偏移目标不准确度的方法
EP2663998B1 (en) Method and system of object based metrology for advanced wafer surface nanotopography
CN113342906B (zh) 一种对晶圆量测数据分布形态的分类方法以及装置
TWI617816B (zh) 晶圓的可適性電性測試
JP2011054804A (ja) 半導体製造装置の管理方法およびシステム
US10957608B2 (en) Guided scanning electron microscopy metrology based on wafer topography
US20160313266A1 (en) Pattern Measurement Device and Computer Program
US11429091B2 (en) Method of manufacturing a semiconductor device and process control system for a semiconductor manufacturing assembly
CN111507061B (zh) 缺陷图形特征参数的分析方法
Striegler et al. Advanced wafer backside bevel characterization using a geometry measurement
TW202312305A (zh) 半導體取樣中的局部形狀偏差
CN118116820A (zh) 一种基于晶圆图的晶圆缺陷聚类方法及装置
US20150016708A1 (en) Pattern characterisation method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120827

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120827

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140212

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140508

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140930

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20141017

R150 Certificate of patent or registration of utility model

Ref document number: 5635987

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250