KR102235662B1 - 최적의 집적 칩 제조 성능을 위한 향상된 패터닝된 웨이퍼 지오메트리 측정 기반 설계 개선 - Google Patents
최적의 집적 칩 제조 성능을 위한 향상된 패터닝된 웨이퍼 지오메트리 측정 기반 설계 개선 Download PDFInfo
- Publication number
- KR102235662B1 KR102235662B1 KR1020177009400A KR20177009400A KR102235662B1 KR 102235662 B1 KR102235662 B1 KR 102235662B1 KR 1020177009400 A KR1020177009400 A KR 1020177009400A KR 20177009400 A KR20177009400 A KR 20177009400A KR 102235662 B1 KR102235662 B1 KR 102235662B1
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- wafer geometry
- resolution
- pattern layout
- images
- Prior art date
Links
- 238000005259 measurement Methods 0.000 title claims abstract description 45
- 238000013461 design Methods 0.000 title claims abstract description 23
- 238000004519 manufacturing process Methods 0.000 title abstract description 10
- 235000012431 wafers Nutrition 0.000 claims abstract description 148
- 238000000034 method Methods 0.000 claims abstract description 100
- 238000012876 topography Methods 0.000 claims description 65
- 238000003384 imaging method Methods 0.000 claims description 18
- 238000004088 simulation Methods 0.000 claims description 11
- 238000004458 analytical method Methods 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 230000007704 transition Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 238000004891 communication Methods 0.000 claims description 2
- 230000003252 repetitive effect Effects 0.000 claims 3
- 238000012986 modification Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 claims 1
- 239000006187 pill Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 230000008901 benefit Effects 0.000 description 5
- 238000005457 optimization Methods 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000012544 monitoring process Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011143 downstream manufacturing Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005305 interferometry Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
- G01B11/00—Measuring arrangements characterised by the use of optical techniques
- G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/9501—Semiconductor wafers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/84—Systems specially adapted for particular applications
- G01N21/88—Investigating the presence of flaws or contamination
- G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
- G01N21/956—Inspecting patterns on the surface of objects
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/40—Scaling of whole images or parts thereof, e.g. expanding or contracting
- G06T3/4053—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution
- G06T3/4069—Scaling of whole images or parts thereof, e.g. expanding or contracting based on super-resolution, i.e. the output image resolution being higher than the sensor resolution by subpixel displacements
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Health & Medical Sciences (AREA)
- Life Sciences & Earth Sciences (AREA)
- Chemical & Material Sciences (AREA)
- Analytical Chemistry (AREA)
- Biochemistry (AREA)
- General Health & Medical Sciences (AREA)
- Immunology (AREA)
- Pathology (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length Measuring Devices By Optical Means (AREA)
- Quality & Reliability (AREA)
- Computer Vision & Pattern Recognition (AREA)
Abstract
패터닝된 웨이퍼의 초고분해능 토포그래피 측정을 가능하게 하는 방법들 및 시스템들이 개시되어 있다. 초고분해능 계측을 이용하여 획득되는 측정들이 웨이퍼 계측 측정 정확도를 개선시키기 위해 이용될 수 있다. 그에 부가하여, 초고분해능 계측을 이용하여 획득되는 측정들이 또한 웨이퍼의 제조 및 설계를 개선시키기 위해 피드백 및/또는 교정 제어를 제공하는 데 이용될 수 있다.
Description
관련 출원들의 상호 참조
본 출원은 2014년 9월 9일에 출원된 미국 가출원 제62/048,114호의 미국 특허법 § 119(e)에 따른 이익을 주장한다. 상기 미국 가출원 제62/048,114호는 이로써 그 전체가 참고로 포함된다.
본 개시내용은 일반적으로 웨이퍼 표면 계측의 분야에 관한 것이며, 상세하게는 웨이퍼 지오메트리 측정의 향상 및 향상된 웨이퍼 지오메트리 측정에 기초한 웨이퍼 설계 개선을 위한 시스템들 및 방법들에 관한 것이다.
실리콘 웨이퍼 등과 같은 박형 폴리싱된 플레이트(thin polished plate)는 현대 기술의 아주 중요한 부분이다. 웨이퍼는, 예를 들어, 집적 회로들 및 다른 디바이스들의 제조에서 사용되는 반도체 재료의 박형 슬라이스를 지칭할 수 있다. 박형 폴리싱된 플레이트의 다른 예들은 자기 디스크 기판, 게이지 블록(gauge block) 등을 포함할 수 있다. 여기서 기술되는 기법이 주로 웨이퍼를 언급하지만, 본 기법이 또한 다른 유형들의 폴리싱된 플레이트들에도 적용가능하다는 것을 잘 알 것이다. 용어 웨이퍼와 용어 박형 폴리싱된 플레이트는 본 개시내용에서 서로 바꾸어 사용될 수 있다.
웨이퍼는 각종의 크기들로 이용가능하다. 웨이퍼는 또한 패터닝되거나 베어 웨이퍼(bare wafer)로서 제공될 수 있다. KLA-Tencor로부터의 WaferSight 계측 시스템과 같은, 간섭계 웨이퍼 계측 시스템들은 웨이퍼의 전면과 배면 둘 다를 동시에 스캔할 수 있다. 단일의 스캔에서 웨이퍼 형상, 에지 롤-오프(edge roll-off), 두께 또는 평탄도, 및 토포그래피 측정들을 결합함으로써, 이러한 웨이퍼 계측 도구들은 웨이퍼 제조에서 토포그래피 및 웨이퍼 지오메트리 모니터링을 위해 필요한 완전한 데이터 세트들을 제공할 수 있다.
그렇지만, 유의할 점은, 간섭계 웨이퍼 계측 시스템들 중 일부에서 이용되는 영상 디바이스들의 분해능들이 특정 패터닝된 웨이퍼 표면들을 충분히 분해(resolve)할 수 없을지도 모르며, 이는 패터닝된 웨이퍼 지오메트리에서 이러한 계측 시스템들의 정확도들을 제한한다. 특히 패터닝된 웨이퍼들에 대해, 웨이퍼 지오메트리 측정들을 향상시키고, 향상된 측정들을 다양한 모니터링 및 설계 목적들을 위해 이용하기 위한 시스템들 및 방법들이 필요하다.
본 개시내용은 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법에 관한 것이다. 본 방법은 적어도 하나의 웨이퍼의 적어도 하나의 실질적으로 동일한 부분에 대한 복수의 웨이퍼 지오메트리 영상들을 취득하는 단계 - 복수의 웨이퍼 지오메트리 영상들 각각은 상이한 서브픽셀 공간 위상 변조(sub-pixel modulation in spatial phase)에 의해 취득됨 -; 및 복수의 웨이퍼 지오메트리 영상들의 분해능 향상된 표현을 생성하기 위해 적어도 하나의 통계 처리를 이용하여 복수의 웨이퍼 지오메트리 영상들을 결합하여 프로세싱하는 단계를 포함한다.
본 개시내용의 추가 실시예는 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법에 관한 것이다. 본 방법은 패턴 레이아웃에 따라 에칭된 적어도 하나의 웨이퍼의 적어도 하나의 부분에 대한 분해능 향상된 토포그래피 맵을 획득하는 단계; 분해능 향상된 토포그래피 맵 내의 적어도 하나의 영역을 고주파수 토포그래피 변동들을 가지는 것으로서 식별하는 단계; 및 적어도 하나의 식별된 영역 내에 적어도 하나의 더미 필(dummy-fill)을 포함시키기 위해 패턴 레이아웃을 수정하는 단계를 포함한다.
그에 부가하여, 본 개시내용의 추가 실시예는 웨이퍼 지오메트리 측정 시스템에 관한 것이다. 본 시스템은 영상 디바이스를 포함한다. 영상 디바이스는 적어도 하나의 웨이퍼의 적어도 하나의 실질적으로 동일한 부분에 대한 복수의 웨이퍼 지오메트리 영상들을 취득하도록 구성되어 있고, 여기서 복수의 웨이퍼 지오메트리 영상들 각각은 상이한 서브픽셀 공간 위상 변조에 의해 취득된다. 본 시스템은 또한 영상 디바이스와 통신하는 프로세서를 포함한다. 프로세서는 복수의 웨이퍼 지오메트리 영상들의 분해능 향상된 표현을 생성하기 위해 적어도 하나의 통계 처리를 이용하여 복수의 웨이퍼 지오메트리 영상들을 결합하여 프로세싱하도록 구성된다.
이상의 개괄적인 설명 및 이하의 상세한 설명 둘 다가 예시적이고 설명적인 것에 불과하며 본 개시내용을 꼭 제한하는 것은 아님을 잘 알 것이다. 본 명세서에 포함되어 그의 일부를 구성하는 첨부 도면들은 본 개시내용의 발명 요지를 나타내고 있다. 이 설명들 및 도면들은 함께 본 개시내용의 원리들을 설명하는 역할을 한다.
본 개시내용의 다수의 장점들이 본 기술 분야의 통상의 기술자에 의해 첨부 도면들을 참조하여 더 잘 이해될 수 있다.
도 1은 토포그래피 맵을 나타내는 도면;
도 2는 분해능 향상된 토포그래피 맵의 발생을 나타내는 도면;
도 3은 분해능 향상된 토포그래피 맵을 발생시키는 방법을 나타내는 흐름도;
도 4는 마스크 패턴 레이아웃 개요를 나타내는 도면;
도 5는 마스크 패턴 레이아웃이 에칭되어 있는 웨이퍼로부터 획득된 분해능 향상된 토포그래피 맵을 나타내는 도면;
도 6은 더미 필을 삽입하기 위한 결정된 위치를 나타내는 도면;
도 7은 더미 필을 갖는 수정된 마스크 패턴 레이아웃이 에칭되어 있는 웨이퍼로부터 획득된 분해능 향상된 토포그래피 맵을 나타내는 도면;
도 8은 더미 필 최적화 방법을 나타내는 흐름도;
도 9는 설계 교정을 위해 분해능 향상된 토포그래피 맵을 이용하는 것을 나타내는 블록도;
도 10은 패터닝된 웨이퍼들의 초고분해능 토포그래피 측정들을 제공할 수 있는 측정 시스템을 나타내는 블록도.
도 1은 토포그래피 맵을 나타내는 도면;
도 2는 분해능 향상된 토포그래피 맵의 발생을 나타내는 도면;
도 3은 분해능 향상된 토포그래피 맵을 발생시키는 방법을 나타내는 흐름도;
도 4는 마스크 패턴 레이아웃 개요를 나타내는 도면;
도 5는 마스크 패턴 레이아웃이 에칭되어 있는 웨이퍼로부터 획득된 분해능 향상된 토포그래피 맵을 나타내는 도면;
도 6은 더미 필을 삽입하기 위한 결정된 위치를 나타내는 도면;
도 7은 더미 필을 갖는 수정된 마스크 패턴 레이아웃이 에칭되어 있는 웨이퍼로부터 획득된 분해능 향상된 토포그래피 맵을 나타내는 도면;
도 8은 더미 필 최적화 방법을 나타내는 흐름도;
도 9는 설계 교정을 위해 분해능 향상된 토포그래피 맵을 이용하는 것을 나타내는 블록도;
도 10은 패터닝된 웨이퍼들의 초고분해능 토포그래피 측정들을 제공할 수 있는 측정 시스템을 나타내는 블록도.
이제부터, 첨부 도면에 예시되어 있는, 개시된 발명 요지에 대해 상세히 언급할 것이다.
KLA-Tencor로부터의 WaferSight 계측 시스템과 같은, 웨이퍼 계측 시스템은 패터닝된 웨이퍼의 전면 및/또는 배면의 고분해능(예컨대, 125um 내지 500um 픽셀 폭) 표면 높이 측정을 하기 위해 이중 Fizeau 간섭측정(double-Fizeau interferometry)을 사용할 수 있다. 패터닝된 웨이퍼들을 측정할 수 있는 이러한 웨이퍼 계측 시스템들은 PWG(patterned wafer geometry) 측정 시스템이라고 지칭될 수 있다. 유의할 점은, PWG 측정 시스템에 의해 제공되는 분해능이 이용되는 영상 디바이스(들)의 분해능에 의해 제한될 수 있고, 다양한 현실적인 이유들로 하드웨어 변경들을 통한 분해능 개선이 한계를 넘지 못할 수 있다는 것이다. 웨이퍼 형상 맵, 전면/배면 토포그래피 맵(나노토포그래피 등), 평탄도, 두께 변동 맵 등을 추가로 추출하기 위해, 획득된 측정 맵을 처리하는 데 수학적 알고리즘들이 전형적으로 이용된다.
단일의 프로세스 단계에서 또는 다수의 프로세스 단계들에 걸쳐 단일의 웨이퍼 또는 다수의 웨이퍼들에 대한 획득된 측정 맵들이, 웨이퍼에 유발된 국부 응력(local stress)(예컨대, 수백 마이크로미터의 공간 파장(spatial wavelength)의 다이내 변동(within-die variation)), 다운스트림 프로세스들에 대한 오버레이(overlay) 및 수율 문제들을 가져올 수 있는 웨이퍼 프로세스에 의해 유발된 국부 왜곡(local distortion), 국부 토포그래피 변동에 의해 유발된 폴리싱(polishing) 문제는 물론, 다른 관심의 측정들을 추정/계산하기 위해, 추가로 프로세싱될 수 있는 것이 생각되고 있다. 주어진 프로세스 단계 이전에 그리고/또는 그 이후에 다양한 유형들의 추정된 값들이 획득될 수 있어, 그 특정의 프로세스 단계에 의해 야기되는 잠재적인 프로세스 문제들에 관한 빠른 피드백을 가능하게 한다는 것이 또한 생각되고 있다. 그에 부가하여, 잠재적인 프로세스 문제들이 또한 웨이퍼에 걸쳐 또는 다이 내에서 특정의 영역들로 국부화될 수 있고, 이 잠재적인 프로세스 문제들이 웨이퍼 제조 프로세스를 향상시키기 위해 각종의 상이한 방식들로 시각화 및/또는 이용될 수 있다.
유의할 점은, PWG 표면 높이 측정들의 분해능이 영상 디바이스들의 분해능 한계들을 넘어 향상될 수 있다면 앞서 기술된 다양한 유형들의 측정들의 정확도 및 유효성이 개선될 수 있다는 것이다. 본 개시내용에 따른 실시예들은 따라서 패터닝된 웨이퍼의 초고분해능 토포그래피(예컨대, 표면 높이) 측정을 가능하게 하고, 웨이퍼 계측 측정 정확도를 추가로 개선시키기 위해 초고분해능 계측으로부터 획득된 측정들을 이용할 수 있다.
도 1 및 도 2를 전반적으로 참조하면, 토포그래피 맵(웨이퍼 표면 높이 차이)을 나타내는 예시적인 예시들이 도시되어 있다. 이러한 토포그래피 맵을 획득하기 위해 이용되는 PWG 측정 시스템이 웨이퍼 표면 전체 또는 웨이퍼 표면 전체의 주어진 부분의 토포그래피 맵(들)을 획득하도록 구성될 수 있지만; 예시를 위해, 단일의 다이(100)만의 토포그래피 맵이 도 1에 도시되어 있다는 것을 잘 알 것이다. 도 1에 도시된 바와 같이, PWG 측정 시스템에 의해 이용되는 영상 디바이스(들)의 물리적/광학적 한계로 인해, 영상 디바이스(들)의 픽셀 크기보다 더 작은 웨이퍼 표면 피처(wafer surface feature)들이 토포그래피 맵(100)으로부터 누락될 수 있다.
본 개시내용의 특정 실시예들이 초분해능(superresolution)(SR) 및/또는 서브픽셀 보간(sub-pixel interpolation)과 같은 기법들을 이용하여 서브픽셀 분해능 피처들의 토포그래피를 획득하기 위해 분해능을 향상시킬 수 있다는 것이 생각되고 있다. 초분해능 기법들은 회절 한계 내에 있으면서 영상 디바이스의 표준의 분해능 한계를 넘는 영상 세부(image detail)를 추론하기 위해 여러 번 취득된 영상의 통계 처리를 채택한다. 예시적인 초분해능 기법은 Fast and Robust Multi-frame Super-resolution, S. Farsiu et al., IEEE Transactions on Image Processing, vol. 13, no. 10, pp. 1327-1344 (October 2004) - 그 전체가 참고로 본원에 포함됨 - 에 기술되어 있다. 그에 부가하여, Alignment and sub-pixel interpolation of images using Fourier methods, C. A. Glasbey et al., Journal of Applied Statistics, vol. 34, no. 2 (2007): 217-230 - 그 전체가 참고로 본원에 포함됨 - 에서 보고된 것과 같은 푸리에(Fourier) 방법들이 서브픽셀 공간 천이(spatial shift)를 갖는 간섭측정 취득(interferometric acquisition)들 사이의 정렬(alignment)을 달성하기 위해 서브픽셀 보간을 수행하는 데 사용될 수 있다. 본 개시내용의 실시예들에 따라 구성된 PWG 측정 시스템으로부터 획득된 초분해능 및 서브픽셀 보간 향상된 필드 레벨(field-level) 토포그래피 맵의 일 예가 도 2에 도시되어 있다.
보다 구체적으로는, 도 2 및 도 3을 전반적으로 참조하여, 단계(302)에서 수행된 다수의 취득들(202)이, 분해능 향상된 토포그래피 맵(204)을 획득하기 위해, 단계(304)에서 결합하여 프로세싱된다. 서브픽셀 공간 위상 변조를 가지는 (웨이퍼 전체에 대해 또는 필드/다이-레벨에서 획득되는) 웨이퍼의 충분한 수의 토포그래피 측정들(202)을 획득함으로써, 단계(304)는 영상 디바이스의 표준의 단일 촬영(single-shot) 분해능 능력보다 훨씬 더 큰 서브픽셀 분해능에서 토포그래피 맵(204)을 계산할 수 있다.
앞서 언급된 다수의 취득들 단계(302)가 각종의 상이한 방식들로 수행될 수 있다는 것이 생각되고 있다. 예를 들어, 일 실시예에서, 다수의 취득들이 취해질 때 영상 디바이스(예컨대, 카메라 또는 광학 센서)와 테스트 시료(예컨대, 웨이퍼) 사이의 상대 위치가 특정 방식으로 의도적으로 천이될 수 있다. 이 의도적인 천이가 물리적으로(예컨대, 기계적 액추에이터를 이용하여) 그리고/또는 광학적으로(예컨대, 위상 천이 또는 변조를 이용하여) 수행될 수 있다는 것이 생각되고 있다. 대안적으로 그리고/또는 그에 부가하여, 다이 크기(예컨대, 폭 및 높이)가 픽셀 크기의 비정수배일 수 있기 때문에, 천이가 다이 간에 자연적으로 일어날 수 있다. 이와 유사하게, 천이가 또한 위치 정밀도에 의해 결정되는 취득과 취득 사이의 영상 디바이스에서의 자연적인 천이들로 인해 일어날 수 있다. 다양한 다른 방법들이 또한 취득 단계(302)에 대해 필요하게 되는 약간의 천이를 구현하는 데 이용될 수 있다는 것을 잘 알 것이다. 취득 단계(302)가 상이한 강도/파장 설정들 - 각각이 상이한 레벨들의 피처 상세를 가짐 - 을 이용하여 다수의 영상들(202)을 취득할 수 있다는 것을 또한 잘 알 것이다.
취득 단계(302)가 다수의 취득들을 위해 여러 번 동일한 웨이퍼(또는 웨이퍼의 특정의 필드/다이)의 데이터를 반복하여 취득할 수 있다는 것이 생각되고 있다. 대안적으로, 주어진 웨이퍼 상에 반복 패턴들이 존재하면, 단계(302)는 웨이퍼 전체 토포그래피 측정을 획득하고 이어서 웨이퍼를 리소그래피 노출 필드 크기에 대응하는 필드들/다이들로 분할할 수 있고, 그로써 (웨이퍼 상에 인쇄된 반복 패턴들의 특성에 의해) 본질적으로 동일한 영상의 다수의 측정들을 획득할 수 있다. 필드내 토포그래피 변동(within-field topography variation)들만을 유지하기 위해 웨이퍼 전체 토포그래피(across-wafer topography)를 필터링 제거하는 부가의 프로세스들이 또한 수행될 수 있다.
다수의 측정들이 획득되면, 초분해능 및 서브픽셀 보간 기법들과 같은, 다양한 유형들의 분해능 향상 기법들이 이어서 단계(304)에 나타낸 바와 같이 분해능 향상된 토포그래피 맵(204)을 획득하기 위해 적용될 수 있다는 것이 또한 생각되고 있다.
앞서 기술된 바와 같은 분해능 향상된 토포그래피 맵이 웨이퍼 계측 측정의 정확도를 개선시키기 위해 이용될 수 있을 뿐만 아니라, 웨이퍼의 제조 및 설계를 개선시키기 위해 이용될 수 있다는 것이 추가로 생각되고 있다. 예를 들어, 일부 실시예들에서, 분해능 향상된 토포그래피 맵이 웨이퍼 패턴 레이아웃 설계를 개선시키기 위해 피드백 제어로서 이용될 수 있다.
이제 도 4 및 도 5를 전반적으로 참조하면, 도 4는 마스크 패턴 레이아웃 개요(400)를 나타내는 예시이고, 도 5는 마스크 패턴 레이아웃(400)이 에칭되어 있는 웨이퍼로부터 획득된 분해능 향상된 토포그래피 맵(500)을 나타내는 예시이다. 용어 "마스크 패턴 레이아웃"(또는 간단히 패턴 레이아웃)은 마스크 설계의 상이한 컴포넌트 블록들의 배열을 지칭한다. 마스크 패턴 레이아웃의 결과로서 다이 내에 고주파수(짧은 공간 거리) 토포그래피 변동들이 유발되는 것으로 관찰되었다. 이러한 고주파수 토포그래피는 수율 및 성능에 상당히 영향을 미칠 수 있는 국부 응력 및 왜곡을 가져올 수 있다.
이 관찰에 기초하여, 문제가 될 가능성이 있는 응력 분포들을 가질 수 있는 임의의 영역을 식별하기 위해, 분해능 향상된 토포그래피 맵(500)이 분석될 수 있다. 예시를 위해, 분해능 향상된 토포그래피 맵(500) 내의 영역(502)이 (예컨대, 특정 문턱값 초과의) 고주파수 토포그래피 변동의 징후를 보여주는 반면, 영역들(504 및 506) 내의 토포그래피 변동들은 비교적 더 낮은 주파수로 일어날 수 있다고 가정하자. 이 분석은 영역(502)이 응력 분포 문제를 겪을지도 모르는 잠재적인 영역이라는 것을 나타낼 수 있다. 이 분석 결과가, 패턴 레이아웃(400)의 설계를 수정하고 개선시키기 위해, 피드백으로서 이용될 수 있다는 것이 생각되고 있다.
본 개시내용의 일부 실시예들에서, 영역(502) 내의 국부 응력 분포는 그 영역에서의 급격한 토포그래피/응력 변화들을 최소화하기 위해 더미 필(602)(도 6)을 사용하여 조절될 수 있다. 더미 필이 웨이퍼에서 다양한 목적들을 위해 사용되지만, 앞서 기술된 바와 같이 이러한 더미 필을 배치하기 위한 최적의 위치를 결정하는 데 이용되는 기법들이 유리하다. 영역(502) 내에 더미 필(602)을 배치하는 것은 분해능 향상된 토포그래피 맵(500)에서 이전에 관찰된 고주파수 토포그래피 변동을 사실상 감소시키며, 그로써 이 영역에서 일어나는 국부 응력 및 왜곡을 감소시킨다.
결정된 위치에 더미 필(602)을 위치시키는 것의 유효성이 다른 분해능 향상된 토포그래피 맵(700)(도 7)을 취득하는 것에 의해 추가로 분석될 수 있다는 것이 생각되고 있다. 분해능 향상된 토포그래피 맵(700)이 고주파수 토포그래피 변동의 영역(들)을 계속하여 보여주면, 부가의 더미 필이 앞서 기술된 바와 유사한 방식으로 패턴 레이아웃에 도입될 수 있다는 것을 잘 알 것이다. 이 프로세스가 종료 조건에 도달할 때(예컨대, 고주파수 토포그래피 변동의 영역이 특정 문턱값 미만 등일 때) - 이 시점에서 더미 필 최적화 프로세스가 종료될 수 있음 - 까지 반복될 수 있다는 것이 생각되고 있다.
도 8을 참조하면, 더미 필 최적화 프로세스(800)를 나타내는 흐름도가 도시되어 있다. 이전에 기술된 바와 같이, 단계(802)에서, 웨이퍼의 적어도 일부분의 분해능 향상된 토포그래피 맵이 단계(802)에서 취득된다. 유의할 점은, 웨이퍼가 특정의 마스크 패턴 레이아웃에 따라 에칭될 수 있다는 것이다. 이어서, 단계(804)에서, 분해능 향상된 토포그래피 맵 내의 적어도 하나의 영역이 고주파수 토포그래피 변동들을 가지는 것으로서 식별될 수 있다. 식별된 영역(들)이 문제가 되는 응력 분포들을 가질 가능성이 있을 수 있기 때문에, 단계(806)에서 이러한 식별된 영역들에 대응하는 원래의 마스크 패턴 레이아웃이 하나 이상의 더미 필들을 포함하도록 수정될 필요가 있을 수 있다. 임의적인 단계(808)에서, 더미 필(들)의 삽입의 유효성을 평가하기 위해 다른 분해능 향상된 토포그래피 맵이 취득될 수 있다. 이전에 기술된 바와 같이, 종료 조건에 도달할 때까지 이 더미 필 최적화 프로세스(800)가 반복될 수 있다.
분해능 향상된 토포그래피 맵이 또한, 앞서 기술된 더미 필 최적화 기법들에 부가하여(또는 그에 대한 대안으로서) 웨이퍼 패턴 레이아웃 설계들을 추가로 개선시키기 위해, 다이(또는 웨이퍼 전체)에 걸쳐 고도로 국부적이고 작은 필 구역들을 식별하는 데 이용될 수 있다는 것이 생각되고 있다. 환언하면, 분해능 향상된 토포그래피 맵에 기초하여 식별된 고도로 국부적이고 작은 필 구역들은 마스크 패턴 레이아웃 최적화를 넘어설 수 있고, 설계 변경들을 하위 레벨 회로 패턴들이 설계되는 EDA(Electronic Design Automation) 프로세스에 피드백하는 데 사용될 수 있다.
분해능 향상된 토포그래피 맵이 설계 시뮬레이션 모델을 교정하는 데 이용될 수 있다는 것이 또한 생각되고 있다. 보다 구체적으로는, 유의할 점은, 회로 성능에 대한 설계(회로 설계, 패턴 레이아웃, 재료)의 효과를 결정하기 위해 시뮬레이션이 어느 정도까지 수행되지만, 시뮬레이션 결과가 항상 신뢰할 수 있는 것은 아니라는 것이다. 이것에 대한 하나의 중요한 이유는 시뮬레이션이 최종 결과에 대한 프로세스 로딩(process-loading)의 효과를 고려하고 있지 않기 때문이다. 예를 들어, 특정의 패턴 레이아웃 설계의 에칭에 의해 유발되는 응력을 추정하기 위해 설계 시뮬레이션이 수행될 수 있다. 그렇지만, 설계 시뮬레이션 모델이 에칭 프로세스 및 에칭 단계 이후에 웨이퍼가 거치게 될 프로세스들 이전의 웨이퍼의 상태를 알지 못할 수 있고, 그로써 시뮬레이션 결과의 품질에 영향을 줄 수 있다. 분해능 향상된 토포그래피 맵을 가지는 것은 프로세스 로딩을 포함하는 주어진 프로세스의 영향의 보다 완전한 추정을 가능하게 할 수 있다. 분해능 향상된 토포그래피 맵은, 설계 프로세스를 주도하기 위해, 시뮬레이션 결과와 결합될 수 있다. 그에 부가하여, 분해능 향상된 토포그래피 맵은 또한 설계 시뮬레이션 모델을 교정하는 데 사용될 수 있다. 이것이 도 9에 추가로 예시되어 있다.
분해능 향상된 토포그래피 맵이 웨이퍼 제조에 관련된 다양한 다른 프로세스들의 성능을 개선시키는 데 이용될 수 있다는 것을 잘 알 것이다. 예를 들어, 분해능 향상된 토포그래피 맵은 결함 검출 프로세스들을 용이하게 하기 위해 기존의 기법들과 협력하여 이용될 수 있다. 다른 예에서, 분해능 향상된 토포그래피 맵이 CMP(Chemical Mechanical Polishing)와 같은 폴리싱 프로세스에 대한 피드포워드 및/또는 피드백 제어로서 사용될 수 있다. 다른 유형들의 웨이퍼 프로세스들이, 본 개시내용의 사상 및 범주를 벗어남이 없이, 앞서 기술된 바와 같은 분해능 향상된 토포그래피 맵을 고려할 수 있다는 것이 생각되고 있다.
도 10은 패터닝된 웨이퍼들의 초고분해능 토포그래피 측정들을 제공할 수 있는 측정 시스템(1000)을 나타내는 블록도이다. 이전에 기술된 바와 같이, 영상 디바이스(들)(1002)를 이용하여 촬영된 측정들의 분해능이 프로세서(1004)에 의해 추가로 향상될 수 있다. 프로세서(1004)는, 서브픽셀 분해능 피처들을 포함할 수 있는 토포그래피를 획득하기 위해, 초분해능(SR) 및/또는 서브픽셀 보간과 같은 분해능 향상 기법들을 이용할 수 있다. 프로세서(1004)가 독립형 프로세싱 디바이스로서 또는 측정 시스템(1000)의 내장된/통합된 컴포넌트로서 구현될 수 있다는 것이 생각되고 있다. 프로세서(1004)가 그의 출력을, 리소그래피 초점 제어, CMP는 물론, 앞서 기술된 바와 같은 다른 반도체 프로세스 및/또는 설계 도구들(이들로 제한되지 않음)을 비롯한, 다양한 프로세스 도구들(1006)에 제공할 수 있다는 것이 또한 생각되고 있다.
이상의 예들 중 일부가 특정의 구체적인 프로세스 도구들을 언급했지만, 본 개시내용에 따른 시스템들 및 방법들이, 본 개시내용의 사상 및 범주를 벗어남이 없이 분해능 향상된 측정들로부터 역시 이득을 볼 수 있는, 다른 유형들의 프로세스 도구들에 적용가능하다는 것이 생각되고 있다. 그에 부가하여, 이전에 언급된 특정 초분해능 및 서브픽셀 보간 기법들이 예시적인 것에 불과하고; 본 개시내용의 사상 및 범주를 벗어남이 없이 상이한 초분해능 및 서브픽셀 보간 기법들이 이용될 수 있다는 것이 생각되고 있다. 게다가, 본 개시내용에서 사용되는 용어 웨이퍼는 집적 회로 및 다른 디바이스들의 제조에서 사용되는 반도체 재료의 박형 슬라이스는 물론, 자기 디스크 기판, 게이지 블록 등과 같은 다른 박형 폴리싱된 플레이트를 포함할 수 있다.
개시된 방법들은 다양한 웨이퍼 지오메트리 측정 도구들에서 하나 이상의 프로세서들에 의해 실행되는 명령어 세트들로서, 단일의 생산 디바이스를 통해, 그리고/또는 다수의 생산 디바이스들을 통해 구현될 수 있다. 게다가, 개시된 방법들에서의 단계들의 특정의 순서 또는 계층구조가 예시적인 접근법의 예들이라는 것을 잘 알 것이다. 설계 선호사항들에 기초하여, 방법에서의 단계들의 특정의 순서 또는 계층구조가 본 개시내용의 범주 및 사상 내에 있으면서 재배열될 수 있다는 것을 잘 알 것이다. 첨부된 방법 청구항들은 다양한 단계들의 요소들을 예시적인 순서로 제시하고 있지만, 제시된 특정의 순서 또는 계층구조로 꼭 제한되는 것으로 의도되어 있지 않다.
본 개시 내용의 시스템 및 방법과 그의 부수적인 장점들 중 다수가 이상의 설명에 의해 이해될 것으로 생각되며, 개시된 발명 요지를 벗어남이 없이 또는 그의 중요한 장점들 모두를 희생시키는 일 없이, 컴포넌트들의 형태, 구성 및 배열에 다양한 변경들이 행해질 수 있다는 것이 명백할 것이다. 기술된 형태는 설명을 위한 것에 불과하다.
Claims (26)
- 웨이퍼 지오메트리 측정을 위한 분해능(resolution) 향상 방법에 있어서,
적어도 하나의 웨이퍼의 적어도 하나의 동일한 부분에 대한 복수의 웨이퍼 지오메트리 영상(image)들을 취득하는 단계 - 상기 복수의 웨이퍼 지오메트리 영상들 각각은 상이한 서브픽셀 공간 위상 변조(sub-pixel modulation in spatial phase)에 의해 취득됨 -; 및
상기 복수의 웨이퍼 지오메트리 영상들의 분해능 향상된 표현을 생성하기 위해 적어도 하나의 통계 처리를 이용하여 상기 복수의 웨이퍼 지오메트리 영상들을 공동으로(jointly) 프로세싱하는 단계
를 포함하는, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제1항에 있어서,
상기 적어도 하나의 통계 처리는 초분해능(superresolution) 기법 및 서브픽셀 보간(sub-pixel interpolation) 기법 중 적어도 하나를 포함하는 것인, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제1항에 있어서,
상기 서브픽셀 공간 위상 변조를 제공하기 위해, 상기 적어도 하나의 웨이퍼에 대한 영상 센서의 의도적 천이가 이용되는 것인, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제1항에 있어서,
상기 서브픽셀 공간 위상 변조를 제공하기 위해, 간섭계의 강도 및 파장 중 적어도 하나를 변화시키는 것이 이용되는 것인, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제1항에 있어서,
복수의 웨이퍼들의 적어도 하나의 동일한 부분에 대한 웨이퍼 지오메트리 영상들을 반복하여 취득하는 것에 의해, 상기 복수의 웨이퍼 지오메트리 영상들이 취득되는 것인, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제1항에 있어서,
웨이퍼의 웨이퍼 지오메트리 영상을 취득하고 상기 웨이퍼 내에 존재하는 반복 패턴들을 나타내는 상기 복수의 웨이퍼 지오메트리 영상들을 획득하는 것에 의해, 상기 복수의 웨이퍼 지오메트리 영상들이 취득되는 것인, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제1항에 있어서,
상기 분해능 향상된 표현은 상기 적어도 하나의 웨이퍼의 상기 적어도 하나의 부분의 분해능 향상된 토포그래피 맵을 나타내는 것인, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제7항에 있어서,
고주파수 토포그래피 변동들을 가지는 상기 분해능 향상된 토포그래피 맵 내의 적어도 하나의 영역을 식별하는 단계;
상기 적어도 하나의 식별된 영역에 기초하여 상기 적어도 하나의 식별된 영역 내에 적어도 하나의 더미 필(dummy-fill)을 배치하기(positioning) 위한 위치를 결정하는 단계; 및
상기 적어도 하나의 식별된 영역 내에 상기 적어도 하나의 더미 필을 포함시키기 위해 상기 적어도 하나의 웨이퍼에 대응하는 수정된 패턴 레이아웃을 생성하는 단계
를 더 포함하는, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 제7항에 있어서,
상기 분해능 향상된 토포그래피 맵에 적어도 부분적으로 기초하여 설계 시뮬레이션 모델을 교정하는(calibrating) 단계를 더 포함하는, 웨이퍼 지오메트리 측정을 위한 분해능 향상 방법. - 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법에 있어서,
패턴 레이아웃에 따라 에칭된 적어도 하나의 웨이퍼의 적어도 하나의 부분에 대한 제1 분해능 향상된 토포그래피 맵을 획득하는 단계;
상기 제1 분해능 향상된 토포그래피 맵 내의 적어도 하나의 영역을 고주파수 토포그래피 변동들을 가지는 것으로서 식별하는 단계;
상기 적어도 하나의 식별된 영역 내에 적어도 하나의 더미 필을 포함시키기 위해 상기 패턴 레이아웃을 수정하는 단계;
상기 수정된 패턴 레이아웃에 따라 에칭된 적어도 하나의 웨이퍼의 적어도 하나의 부분에 대한 제2 분해능 향상된 토포그래피 맵을 획득하는 단계;
상기 수정된 패턴 레이아웃의 유효성을 결정하는 단계; 및
상기 수정된 패턴 레이아웃이 유효한 것으로 결정되는 경우, 상기 수정된 패턴 레이아웃에 기초하여 후속 웨이퍼를 에칭하는 단계
를 포함하는, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제10항에 있어서,
상기 수정된 패턴 레이아웃의 유효성을 결정하는 단계는:
상기 제2 분해능 향상된 토포그래피 맵이 고주파수 토포그래피 변동들을 갖는 임의의 영역을 가지는지 여부에 기초하여, 부가적인 패턴 레이아웃 수정이 필요한지 여부를 결정하는 단계
를 더 포함하는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제10항에 있어서,
상기 적어도 하나의 웨이퍼의 적어도 하나의 부분에 대한 제1 분해능 향상된 토포그래피 맵을 획득하는 단계는:
상기 적어도 하나의 웨이퍼의 상기 부분에 대한 복수의 웨이퍼 지오메트리 영상들을 취득하는 단계 - 상기 복수의 웨이퍼 지오메트리 영상들 각각은 상이한 서브픽셀 공간 위상 변조에 의해 취득됨 -; 및
상기 제1 분해능 향상된 토포그래피 맵을 생성하기 위해 적어도 하나의 통계 처리를 이용하여 상기 복수의 웨이퍼 지오메트리 영상들을 공동으로 프로세싱하는 단계
를 더 포함하는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제12항에 있어서,
상기 적어도 하나의 통계 처리는 초분해능 기법 및 서브픽셀 보간 기법 중 적어도 하나를 포함하는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제12항에 있어서,
상기 서브픽셀 공간 위상 변조를 제공하기 위해, 상기 적어도 하나의 웨이퍼에 대한 영상 센서의 의도적 천이가 이용되는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제12항에 있어서,
상기 서브픽셀 공간 위상 변조를 제공하기 위해, 간섭계의 강도 및 파장 중 적어도 하나를 변화시키는 것이 이용되는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제12항에 있어서,
복수의 웨이퍼들의 적어도 하나의 부분에 대한 웨이퍼 지오메트리 영상들을 반복하여 취득하는 것에 의해, 상기 복수의 웨이퍼 지오메트리 영상들이 취득되는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 제12항에 있어서,
웨이퍼의 웨이퍼 지오메트리 영상을 취득하고 상기 웨이퍼 내에 존재하는 반복 패턴들을 나타내는 상기 복수의 웨이퍼 지오메트리 영상들을 획득하는 것에 의해, 상기 복수의 웨이퍼 지오메트리 영상들이 취득되는 것인, 웨이퍼 지오메트리 기반 패턴 레이아웃 분석 방법. - 웨이퍼 지오메트리 측정 시스템에 있어서,
적어도 하나의 웨이퍼의 적어도 하나의 동일한 부분에 대한 복수의 웨이퍼 지오메트리 영상들을 취득하도록 구성된 영상 디바이스 - 상기 복수의 웨이퍼 지오메트리 영상들 각각은 상이한 서브픽셀 공간 위상 변조에 의해 취득됨 -; 및
상기 영상 디바이스와 통신하는 프로세서 - 상기 프로세서는 상기 복수의 웨이퍼 지오메트리 영상들의 분해능 향상된 표현을 생성하기 위해 적어도 하나의 통계 처리를 이용하여 상기 복수의 웨이퍼 지오메트리 영상들을 공동으로 프로세싱하도록 구성됨 -
를 포함하는, 웨이퍼 지오메트리 측정 시스템. - 제18항에 있어서,
상기 적어도 하나의 통계 처리는 초분해능 기법 및 서브픽셀 보간 기법 중 적어도 하나를 포함하는 것인, 웨이퍼 지오메트리 측정 시스템. - 제18항에 있어서,
상기 서브픽셀 공간 위상 변조를 제공하기 위해, 상기 영상 디바이스와 상기 적어도 하나의 웨이퍼의 상대 위치들이 천이되는 것인, 웨이퍼 지오메트리 측정 시스템. - 제18항에 있어서,
상기 서브픽셀 공간 위상 변조를 제공하기 위해, 상기 웨이퍼 지오메트리 측정 시스템의 간섭계의 강도 및 파장 중 적어도 하나가 변화되는 것인, 웨이퍼 지오메트리 측정 시스템. - 제18항에 있어서,
상기 영상 디바이스는, 복수의 웨이퍼들의 적어도 하나의 동일한 부분에 대한 웨이퍼 지오메트리 영상들을 반복하여 취득하는 것에 의해, 상기 복수의 웨이퍼 지오메트리 영상들을 취득하는 것인, 웨이퍼 지오메트리 측정 시스템. - 제18항에 있어서,
상기 영상 디바이스는, 웨이퍼의 웨이퍼 지오메트리 영상을 취득하고 상기 웨이퍼 내에 존재하는 반복 패턴들을 나타내는 상기 복수의 웨이퍼 지오메트리 영상들을 획득하는 것에 의해, 상기 복수의 웨이퍼 지오메트리 영상들을 취득하는 것인, 웨이퍼 지오메트리 측정 시스템. - 제18항에 있어서,
상기 분해능 향상된 표현은 상기 적어도 하나의 웨이퍼의 상기 적어도 하나의 부분의 분해능 향상된 토포그래피 맵을 나타내는 것인, 웨이퍼 지오메트리 측정 시스템. - 제24항에 있어서,
상기 프로세서는 또한,
고주파수 토포그래피 변동들을 가지는 상기 분해능 향상된 토포그래피 맵 내의 적어도 하나의 영역을 식별하고;
상기 적어도 하나의 식별된 영역에 기초하여 상기 적어도 하나의 식별된 영역 내의 적어도 하나의 더미 필을 배치하기 위한 위치를 결정하며;
상기 적어도 하나의 식별된 영역 내에 상기 적어도 하나의 더미 필을 포함시키기 위해 상기 적어도 하나의 웨이퍼에 대응하는 수정된 패턴 레이아웃을 생성하도록
구성되는 것인, 웨이퍼 지오메트리 측정 시스템. - 제24항에 있어서,
상기 프로세서는 또한,
상기 분해능 향상된 토포그래피 맵에 적어도 부분적으로 기초하여 설계 시뮬레이션 모델을 교정하도록
구성되는 것인, 웨이퍼 지오메트리 측정 시스템.
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US201462048114P | 2014-09-09 | 2014-09-09 | |
| US62/048,114 | 2014-09-09 | ||
| US14/520,998 US9373165B2 (en) | 2014-09-09 | 2014-10-22 | Enhanced patterned wafer geometry measurements based design improvements for optimal integrated chip fabrication performance |
| US14/520,998 | 2014-10-22 | ||
| PCT/US2015/049158 WO2016040463A1 (en) | 2014-09-09 | 2015-09-09 | Enhanced patterned wafer geometry measurements based design improvements for optimal integrated chip fabrication performance |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20170053684A KR20170053684A (ko) | 2017-05-16 |
| KR102235662B1 true KR102235662B1 (ko) | 2021-04-01 |
Family
ID=55437950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020177009400A KR102235662B1 (ko) | 2014-09-09 | 2015-09-09 | 최적의 집적 칩 제조 성능을 위한 향상된 패터닝된 웨이퍼 지오메트리 측정 기반 설계 개선 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9373165B2 (ko) |
| KR (1) | KR102235662B1 (ko) |
| TW (1) | TWI640050B (ko) |
| WO (1) | WO2016040463A1 (ko) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10883924B2 (en) | 2014-09-08 | 2021-01-05 | The Research Foundation Of State University Of New York | Metallic gratings and measurement methods thereof |
| US9865047B1 (en) * | 2014-10-28 | 2018-01-09 | Kla-Tencor Corporation | Systems and methods for effective pattern wafer surface measurement and analysis using interferometry tool |
| US10339470B1 (en) * | 2015-12-11 | 2019-07-02 | Amazon Technologies, Inc. | Techniques for generating machine learning training data |
| CN107885939B (zh) * | 2017-11-09 | 2020-12-04 | 上海华力微电子有限公司 | 一种提高监控图形监控精度的方法 |
| US20240167813A1 (en) * | 2022-11-23 | 2024-05-23 | Kla Corporation | System and method for suppression of tool induced shift in scanning overlay metrology |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080203589A1 (en) | 2007-02-23 | 2008-08-28 | International Business Machines Corporation | Variable fill and cheese for mitigation of beol topography |
| US20120019650A1 (en) | 2010-07-26 | 2012-01-26 | Vit | Installation of optical inspection of electronic circuits |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7262879B2 (en) * | 2001-03-28 | 2007-08-28 | Sharp Laboratories Of America, Inc. | Method for screening of halftone images |
| US7155689B2 (en) * | 2003-10-07 | 2006-12-26 | Magma Design Automation, Inc. | Design-manufacturing interface via a unified model |
| US7207017B1 (en) * | 2004-06-10 | 2007-04-17 | Advanced Micro Devices, Inc. | Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results |
| US7598492B1 (en) | 2007-01-16 | 2009-10-06 | Kla-Tencor Technologies Corporation | Charged particle microscopy using super resolution |
| IL188825A0 (en) | 2008-01-16 | 2008-11-03 | Orbotech Ltd | Inspection of a substrate using multiple cameras |
| SG11201402336TA (en) | 2011-11-16 | 2014-06-27 | Dcg Systems Inc | Apparatus and method for polarization diversity imaging and alignment |
-
2014
- 2014-10-22 US US14/520,998 patent/US9373165B2/en active Active
-
2015
- 2015-09-09 WO PCT/US2015/049158 patent/WO2016040463A1/en active Application Filing
- 2015-09-09 KR KR1020177009400A patent/KR102235662B1/ko active IP Right Grant
- 2015-09-09 TW TW104129819A patent/TWI640050B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080203589A1 (en) | 2007-02-23 | 2008-08-28 | International Business Machines Corporation | Variable fill and cheese for mitigation of beol topography |
| US20120019650A1 (en) | 2010-07-26 | 2012-01-26 | Vit | Installation of optical inspection of electronic circuits |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20170053684A (ko) | 2017-05-16 |
| TW201618207A (zh) | 2016-05-16 |
| US9373165B2 (en) | 2016-06-21 |
| TWI640050B (zh) | 2018-11-01 |
| WO2016040463A1 (en) | 2016-03-17 |
| US20160071260A1 (en) | 2016-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10249523B2 (en) | Overlay and semiconductor process control using a wafer geometry metric | |
| KR102235662B1 (ko) | 최적의 집적 칩 제조 성능을 위한 향상된 패터닝된 웨이퍼 지오메트리 측정 기반 설계 개선 | |
| US9255787B1 (en) | Measurement of critical dimension and scanner aberration utilizing metrology targets | |
| TWI620915B (zh) | 用於使用cgs干涉儀進行處理控制的特徵化處理誘導晶圓形狀之系統及方法 | |
| JP4652391B2 (ja) | パターン検査装置、及び、パターン検査方法 | |
| US10576603B2 (en) | Patterned wafer geometry measurements for semiconductor process controls | |
| TWI687897B (zh) | 用於圖案化晶圓量測之混合相展開系統及方法 | |
| US9558545B2 (en) | Predicting and controlling critical dimension issues and pattern defectivity in wafers using interferometry | |
| CN102902167B (zh) | 一种检测光刻机的掩模板遮光板精度的方法 | |
| TWI758592B (zh) | 度量衡方法及相關聯裝置 | |
| US9530200B2 (en) | Method and system for inspection of a patterned structure | |
| US9865047B1 (en) | Systems and methods for effective pattern wafer surface measurement and analysis using interferometry tool | |
| US10352691B1 (en) | Systems and methods for wafer structure uniformity monitoring using interferometry wafer geometry tool | |
| KR102184033B1 (ko) | 반도체 프로세스 제어를 위한 패터닝된 웨이퍼 지오메트리 측정 | |
| KR20230104889A (ko) | 계측 시스템 및 리소그래피 시스템 | |
| CN117234039B (zh) | 晶圆套刻对象的灰度值变化测量方法及系统 | |
| Binns et al. | Practical pattern recognition of high-magnification targets |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PA0105 | International application |
Patent event date: 20170406 Patent event code: PA01051R01D Comment text: International Patent Application |
|
| PG1501 | Laying open of application | ||
| A201 | Request for examination | ||
| A302 | Request for accelerated examination | ||
| PA0201 | Request for examination |
Patent event code: PA02012R01D Patent event date: 20200907 Comment text: Request for Examination of Application |
|
| PA0302 | Request for accelerated examination |
Patent event date: 20200907 Patent event code: PA03022R01D Comment text: Request for Accelerated Examination |
|
| E902 | Notification of reason for refusal | ||
| PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20200915 Patent event code: PE09021S01D |
|
| E701 | Decision to grant or registration of patent right | ||
| PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20201231 |
|
| GRNT | Written decision to grant | ||
| PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20210329 Patent event code: PR07011E01D |
|
| PR1002 | Payment of registration fee |
Payment date: 20210329 End annual number: 3 Start annual number: 1 |
|
| PG1601 | Publication of registration |