TWI640050B - 基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測 - Google Patents

基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測 Download PDF

Info

Publication number
TWI640050B
TWI640050B TW104129819A TW104129819A TWI640050B TW I640050 B TWI640050 B TW I640050B TW 104129819 A TW104129819 A TW 104129819A TW 104129819 A TW104129819 A TW 104129819A TW I640050 B TWI640050 B TW I640050B
Authority
TW
Taiwan
Prior art keywords
wafer
resolution
wafer geometry
topology
region
Prior art date
Application number
TW104129819A
Other languages
English (en)
Other versions
TW201618207A (zh
Inventor
艾米爾 亞瑟迪更
佩拉迪 悟卡達拉
克萊格 馬克奈頓
傑迪 辛哈
Original Assignee
美商克萊譚克公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商克萊譚克公司 filed Critical 美商克萊譚克公司
Publication of TW201618207A publication Critical patent/TW201618207A/zh
Application granted granted Critical
Publication of TWI640050B publication Critical patent/TWI640050B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01B—MEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00—Measuring arrangements characterised by the use of optical techniques
    • G01B11/24—Measuring arrangements characterised by the use of optical techniques for measuring contours or curvatures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/9501—Semiconductor wafers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84—Systems specially adapted for particular applications
    • G01N21/88—Investigating the presence of flaws or contamination
    • G01N21/95—Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956—Inspecting patterns on the surface of objects
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformation in the plane of the image
    • G06T3/40—Scaling the whole image or part thereof
    • G06T3/4053—Super resolution, i.e. output image resolution higher than sensor resolution
    • G06T3/4069—Super resolution, i.e. output image resolution higher than sensor resolution by subpixel displacement

Abstract

本發明揭示實現圖案化晶圓之超高解析度拓樸量測之方法及系統。利用該超高解析度計量學獲得之量測可用以改良晶圓計量學量測精確度。另外，利用該超高解析度計量學獲得之量測亦可用以提供回饋及/或校準控制以改良晶圓之製造及設計。

Description

基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測 [相關申請案之交叉參考]
本申請案主張2014年9月申請之在35 U.S.C.§ 119(e)下之美國臨時申請案序列號第62/048,114號之權利。該美國臨時申請案序列號第62/048,114號之全部內容以引用的方式併入本文中。
本發明係大體上關於晶圓表面計量學之領域，且特定言之係關於用於晶圓幾何量測之增強及基於該等增強型晶圓幾何量測之晶圓設計改良之系統及方法。
薄拋光板(諸如矽晶圓及其類似者)係現代技術之一非常重要之部分。一晶圓，(例如)，可指用於積體電路及其他裝置之製造之一薄片半導體材料。薄拋光板之其他實例可包含磁盤基板、規塊及其類似者。儘管此處所描述之技術主要係指晶圓，但應瞭解該技術亦適用其他類型之拋光板。術語晶圓及術語薄拋光板可在本發明中交換使用。
多種大小之晶圓係可用的。其亦可圖案化或呈現為裸晶圓。干涉儀晶圓計量學系統(諸如自KLA-Tencor之WaferSight計量學系統)可同時掃描一晶圓之前表面及後表面。藉由組合晶圓形狀、邊緣滾離、 厚度或平滑性與一單一掃描中之拓樸量測，此等晶圓計量學工具可提供用於晶圓製造中之拓樸及晶圓幾何監測所需之完整資料組。
然而，應注意該等干涉儀晶圓計量學系統之一些系統中利用之該等成像裝置之解析度可不能夠完全解析特定圖案化晶圓表面，其限制圖案化晶圓幾何中之此等計量學系統之精確度。其中存在用於增強晶圓幾何量測、特定言之用於圖案化晶圓及為各種監測及設計目的利用該等增強型量測之系統及方法之一需要。
本發明係關於一用於晶圓幾何量測之解析度增強型方法。該方法包含：獲取至少一晶圓之至少一實質上相同之部分之複數個晶圓幾何影像，其中使用空間相位中之一不同子像素調變獲取該複數個晶圓幾何影像之各者；且利用至少一統計處理共同處理該複數個晶圓幾何影像以產生該複數個晶圓幾何影像之一解析度增強型代表。
本發明之一進一步實施例係關於一基於晶圓幾何之圖案佈局分析方法。該方法包含：獲得根據一圖案佈局蝕刻之至少一晶圓之至少一部分之一解析度增強型拓樸圖；將該解析度增強型拓樸圖內之至少一區域識別為具有高頻拓樸變化；且修改該圖案佈局以包含該至少一識別區域內之至少一虛設填充。
此外，本發明之一進一步實施例係關於一晶圓幾何量測系統。該系統包含一成像裝置。該成像裝置經組態以獲取至少一晶圓之至少一實質上相同之部分之複數個晶圓幾何影像，其中使用空間相位中之一不同子像素調變獲取該複數個晶圓幾何影像之各者。該系統亦包含一與該成像裝置通信之處理器。該處理器該處理器經組態以利用至少一統計處理共同處理該複數個晶圓幾何影像以產生該複數個晶圓幾何影像之一解析度增強型代表。
應瞭解前述大致描述及以下詳細描述兩者均僅係例示性的及解 釋性的且不必要限制本發明。附圖，(其併入且構成本說明書之一部分)，繪示本發明之標的。該等描述及該等圖式一起用以解釋本發明之原理。
100‧‧‧單一晶粒/拓樸圖
202‧‧‧獲取/拓樸量測/影像
204‧‧‧解析度增強型拓樸圖
302‧‧‧步驟
304‧‧‧步驟
400‧‧‧遮罩圖案佈局示意
500‧‧‧解析度增強型拓樸圖
502‧‧‧假定區域
504‧‧‧區域
506‧‧‧區域
602‧‧‧虛設填充
700‧‧‧解析度增強型拓樸圖
800‧‧‧虛設填充最佳化程序
802‧‧‧步驟
804‧‧‧步驟
806‧‧‧步驟
808‧‧‧步驟
1000‧‧‧量測系統
1002‧‧‧成像裝置
1004‧‧‧處理器
1006‧‧‧處理工具
熟習技術者可藉由參考附圖更好地理解本發明之數種優點。
圖1係描繪一拓樸圖之一繪示；圖2係描繪一解析度增強型拓樸圖之產生之一繪示；圖3係描繪一用於產生一解析度增強型拓樸圖之方法之一流程圖；圖4係描繪一遮罩圖案佈局示意之一繪示；圖5係描繪自一晶圓(該遮罩圖案佈局蝕刻入該晶圓)獲得之一解析度增強型拓樸圖之一繪示；圖6係描繪一用於插入一虛設填充之一確定位置之一繪示；圖7係描繪自一晶圓(一具有虛設填充之一修改遮罩圖案佈局蝕刻入該晶圓)獲得之一解析度增強型拓樸圖之一繪示；圖8係描繪一虛設填充最佳化方法之一流程圖；圖9係描繪利用用於設計校準之該解析度增強型拓樸圖之一方塊圖；且圖10係描繪一能夠提供圖案化晶圓之超高解析度拓樸量測之量測系統之一方塊圖。
現在將詳細參考附圖中繪示之所揭示之標的。
晶圓計量學系統(諸如自KLA-Tencor之WaferSight計量學系統)可使用雙菲左(Fizeau)干涉以進行圖案化晶圓之前及/或後表面之高解析度(例如，125um至500um像素寬度)表面高度量測。此等能夠量測圖案化晶圓之晶圓計量學系統可稱為圖案化晶圓幾何(PWG)量測系統。 應注意藉由一PWG量測系統提供之解析度可藉由所利用之(若干)成像裝置之解析度限制，且各種實際原因可經由硬體變化而減小解析度改良。數學演算法通常係用以處理所獲得之量測地圖以進一步提取晶圓形狀地圖、前/後拓樸圖(諸如奈米拓樸)、平滑性、厚度變化地圖及其類似者。
可預期一單一處理步驟或跨越多個處理步驟之一單一晶圓或多個晶圓之所獲得之量測地圖可經進一步處理以估計/計算該晶圓中誘發之局部應力(例如，數百微米之空間波長之晶粒內變化)、藉由可導致下游程序之重疊及良率問題之晶圓程序誘發之局部失真、藉由局部拓樸變化誘發之拋光問題與所關注之其他量測。亦可預期可在一給定處理步驟之前及/或之後獲得各種類型之估計值，實現相對於藉由該特定處理步驟引起之可能處理問題之快速回饋。此外，亦可局部化可能處理問題至跨越該晶圓或一晶粒內之特定區域，且可以各種不同方式設想及/或利用此等可能處理問題以增強晶圓製程。
應注意如果可超出成像裝置之解析度限制而增強PWG表面高度量測之解析度，則可改良上文描述之各種類型之量測之精確度及有效性。根據本發明之實施例可因此實現圖案化晶圓之超高解析度拓樸(例如，表面高度)量測，且利用自該超高解析度計量學獲得之量測以進一步改良晶圓計量學量測精確度。
大體上參考圖1及圖2，展示描繪拓樸圖(晶圓表面高度差異)之例示性繪示。應瞭解一用以獲得此等拓樸圖之PWG量測系統可經組態以獲得一完全晶圓表面或該完全晶圓表面之一給定部分之(若干)拓樸圖；然而，為闡釋目的，圖1中僅描繪一單一晶粒100之拓樸圖。如圖1中所示，歸因於該PWG量測系統利用之(若干)成像裝置之實體/光學限制，小於(若干)成像裝置之像素大小之晶圓表面特徵部可自拓樸圖100遺失。
可預期本發明之特定實施例可利用技術(諸如超解析(SR)及/或子像素內插)增強解析度以獲得子像素解析度特徵部之拓樸。超解析技術多次採取所獲取之一影像之統計處理以超出成像裝置之標準解析度限制而推斷影像細節，同時停留在繞射限制內。一例示性超解析技術在：「Fast and Robust Multi-frame Super-resolution」，S.Farsiu et al.，IEEE Transactions on Image Processing，第13卷，第10號，第1327頁至第1344頁(2004年10月)中描述，其全部內容以引用的方式併入本文中。另外，傅立葉方法(諸如：「-Alignment and sub-pixel interpolation of images using Fourier methods」，C.A.Glasbey et al.，Journal of Applied Statistics，第34卷，第2(2007)號：第217頁至第230頁中報告之傅立葉方法，其全部內容以引用的方式併入本文中)，可用以執行子像素內插以實現具有子像素空間偏移之干涉獲取之間的對準。圖2中展示自根據本發明之實施例組態之一PWG量測系統獲得之超解析及子像素內插增強型場級拓樸圖之一實例。
更特定言之，大體上參考圖2及圖3，一步驟302中進行之多個獲取202在一步驟304中共同處理以獲得解析度增強型拓樸圖204。藉由獲得空間相位中之子像素調變之晶圓(獲得整片晶圓或在場級/晶粒級處獲得)之足夠數目之拓樸量測202，步驟304能夠計算遠大於成像裝置之標準單照解析能力之子像素解析處之一拓樸圖204。
可預期上述多個獲取步驟302可以各種不同方式進行。例如，在一實施例中，當採取該等多個獲取時，成像裝置(例如，一攝像機或一光學感測器)與測試樣本(例如，一晶圓)之間的相對位置可以一特定方式略微偏移。可預期此故意偏移可實體上(例如，利用一機械致動器)及/或光學地(例如，利用相位偏移或調變)進行。或者及/或另外，因為晶粒大小(例如，寬度及高度)可係像素大小之一非整數倍數，所以偏移可在晶粒間自然發生。類似地，歸因於成像裝置中之自然偏 移，亦可發生自獲取至藉由位置精確度確定之獲取之偏移。應瞭解亦可利用各種其他方法以實施獲取步驟302所需之略微偏移。亦應瞭解獲取步驟302可利用各自具有不同位準之特徵部細節之不同強度/波長設定獲取多個影像202。
可預期獲取步驟302可針對多個獲取重複地多次獲取相同晶圓(或該晶圓之一特定場/晶粒)之資料。或者，如果重複圖案存在於一給定晶圓上，步驟302可獲得整片拓樸量測且接著將該晶圓分成對應於微影曝露場大小之場/晶粒，由此獲得實質上相同之影像(藉由重複印刷在該晶圓上之圖案)之多個量測。亦可進行濾出跨越晶圓之拓樸以僅保留場內拓樸變化之額外程序。
亦可預期一旦獲取該等多個量測，即可接著適用各種類型之解析度增強型技術(諸如超解析技術及子像素內插技術)以獲得如步驟304中指示之解析度增強型拓樸圖204。
可進一步預期如上文所描述之該等解析度增強型拓樸圖不僅可用以改良晶圓計量學量測之精確度，而且可用以改良晶圓之製造及設計。例如，在一些實施例中，解析度增強型拓樸圖可用作一回饋控制以改良晶圓圖案佈局設計。
現在大體上參考圖4及圖5。圖4係描繪一遮罩圖案佈局示意400之一繪示且圖5係描繪自一晶圓(遮罩圖案佈局400蝕刻入該晶圓)獲得之一解析度增強型拓樸圖500之一繪示。術語「遮罩圖案佈局」(或簡單地係圖案佈局)指一遮罩設計之不同組件塊之配置。已觀察到由於該遮罩圖案佈局，因此在晶粒內誘發高頻(短空間範圍)拓樸變化。此高頻拓樸可導致可顯著地影響良率及效能之局部應力及失真。
基於此觀察，可分析解析度增強型拓樸圖500以識別可具有可能有問題的應力分佈之任何區域。為繪示目的，儘管區域504及506內之拓樸變化可以相對更低之頻率發生，但解析度增強型拓樸圖500中之 假定區域502展示高頻拓樸變化之記號(例如，超過一特定臨限值)。此分析可指示區域502係一可經歷應力分佈問題之可能區域。可預期此分析結果可用作一回饋以修改且改良圖案佈局400之設計。
在本發明之一些實施例中，區域502內之局部應力分佈可使用一虛設填充602(圖6)調整企圖將該區域中之拓樸/應力急劇轉換最小化。儘管為各種目的一般在晶圓中使用虛設填充，但用以確定用於定位此一如上文所描述之虛設填充之最佳位置之技術係有利的。在區域502內定位虛設填充602有效地減少先前在解析度增強型拓樸圖500中所觀察之高頻拓樸變化，由此減少發生在此區域中之局部應力及失直。
可預期將虛設填充602放置在確定位置處之有效性可藉由獲取另一解析度增強型拓樸圖700(圖7)進一步分析。應瞭解如果解析度增強型拓樸圖700繼續展示高頻拓樸變化之(若干)區域，則可在一如上文所描述之相似程序中將額外虛設填充引入該圖案佈局。可預期此程序可重複直至達到一終止條件(例如，高頻拓樸變化之區域低於一特定臨限值或其類似者)，在該點處虛設填充最佳化程序可終止。
參考圖8，展示描繪虛設填充最佳化程序800之一流程圖。如先前所描述，在一步驟802中，在一步驟802中獲取一晶圓之至少一部分之一解析度增強型拓樸圖。應注意該晶圓可根據一特定遮罩圖案佈局蝕刻。隨後，在一步驟804中，該解析度增強型拓樸圖內之至少一區域可識別為具有高頻拓樸變化。由於(若干)所識別之區域可可能具有有問題的應力分佈，因此在一步驟806中，對應於此等識別區域之原始遮罩圖案佈局可需要修改以包含一或多個虛設填充。在一視需要的步驟808中，可獲取另一解析度增強型拓樸圖以評估(若干)虛設填充之插入之有效性。如先前所描述，此虛設填充最佳化程序800可重複直至達到一終止條件。
可預期該等解析度增強型拓樸圖亦可用以識別貫穿晶粒(或整個晶圓)之高局部及小填充區域以進一步改良除(或替代)上文所描述之虛設填充最佳化技術外之晶圓圖案佈局設計。換言之，基於該等解析度增強型拓樸圖所識別之該高局部及小填充區域可超出遮罩圖案佈局最佳化且可用以將設計變化回饋至電子設計自動化(EDA)程序(其中設計低階電路圖案)。
亦可預期該等解析度增強型拓樸圖可用以校準設計模擬模型。更特定言之，應注意儘管在一定程度上執行模擬以確定一設計(電路設計、圖案佈局、材料)在電路效能上之效果，但模擬結果不總是可靠。對於此之一重要原因係因為模擬不會考慮程序負載對於最終結果之影響。例如，可執行一設計模擬以評估藉由一特定圖案佈局設計值蝕刻誘發之應力。然而，設計模擬模型可不會察知晶圓在蝕刻程序之前的狀態及在蝕刻步驟之後晶圓將經受之程序，由此影響模擬結果之品質。具有該等解析度增強型拓樸圖可實現一包含程序負載之給定程序之影響之一更完整評估。該等解析度增強型拓樸圖可與模擬結果組合以驅動設計程序。此外，該等解析度增強型拓樸圖亦可用以校準設計模擬模型。此在圖9中進一步繪示。
應瞭解該等解析度增強型拓樸圖可用以改良與晶圓製造有關之各種其他程序之效能。例如，該等解析度增強型拓樸圖可結合現有技術一起利用以促進缺陷偵測程序。在另一實例中，該等解析度增強型拓樸圖可用作針對一拋光程序(諸如化學機械拋光(CMP))前饋及/或回饋控制。可預期各種其他類型之晶圓程序可考慮如上文所描述之該等解析度增強型拓樸圖而不會背離本發明之精神及範疇。
圖10係描繪一能夠提供圖案化晶圓之超高解析度拓樸量測之量測系統1000之一方塊圖。如先前所描述，利用(若干)成像裝置1002進行之量測之解析度可進一步藉由處理器1004增強。處理器1004可利用 解析度增強技術(諸如超解析(SR)及/或子像素內插)以獲得可含有子像素解析度特徵部之拓樸。可預期處理器1004可實施為一獨立處理裝置或實施為量測系統1000之一嵌入式/集成組件。亦可預期處理器1004可提供其輸出至各種處理工具1006，包含但不限於如上文所描述之微影聚焦控制、CMP與其他半導體處理及/或設計工具。
可預期儘管上述之一些實例係指特定具體處理工具，但根據本發明之該等系統及方法可適用其他類型之處理工具，其亦可自解析度增強型量測獲益而不會背離本發明之精神及範疇。此外，可預期先前提及之特定超解析技術及子像素內插技術僅係例示性的；可利用不同超解析技術及子像素內插技術而不會背離本發明之精神及範疇。此外，本發明中使用之術語晶圓可包含用於積體電路及其他裝置之製造之一薄片半導體材料，與其他薄拋光板(諸如磁盤基板、規塊及其類似者)。
所揭示之方法可在各種晶圓幾何量測工具中實施為藉由一或多個處理器通過一單一生產裝置及/或通過多個生產裝置執行之指令組。此外，應瞭解所揭示之方法中之步驟之特定順序或階層係例示性途徑之實例。基於設計偏好，應瞭解儘管保持在本發明之範疇及精神內，但可重新配置該方法中之步驟之特定順序或階層。隨附方法申請專利範圍以一範例順序呈現各種步驟之元件，但不必須意指限於所呈現之特定順序或階層。
咸信本發明之系統及方法及其諸多伴隨優點將藉由前述描述瞭解，且應明白可在組件之形式、構造及配置上進行各種變化而不會背離所揭示之標的或不會犧牲其所有材料優點。所描述之形式僅係解釋性的。

Claims (26)

  1. 一種用於晶圓幾何量測之解析度增強方法，該方法包括：獲取至少一晶圓之至少一實質上相同之部分之複數個晶圓幾何影像，其中使用空間相位中之一不同子像素調變獲取該複數個晶圓幾何影像之各者；且利用至少一統計處理共同處理該複數個晶圓幾何影像以產生該複數個晶圓幾何影像之一解析度增強型代表。
  2. 如請求項1之方法，其中該至少一統計處理包含：一超解析技術及一子像素內插技術之至少一者。
  3. 如請求項1之方法，其中相對於該至少一晶圓之一影像感測器之故意偏移係用以提供空間相位中之該子像素調變。
  4. 如請求項1之方法，其中改變一干涉儀之一強度及一波長之至少一者係用以提供空間相位中之該子像素調變。
  5. 如請求項1之方法，其中該複數個晶圓幾何影像係藉由重複地獲取複數個晶圓之至少一實質上相同之部分之晶圓幾何影像而獲取。
  6. 如請求項1之方法，其中該複數個晶圓幾何影像係藉由獲取一晶圓之一晶圓幾何影像且獲得表示存在於該晶圓內之重複圖案之該複數個晶圓幾何影像而獲取。
  7. 如請求項1之方法，其中該解析度增強型代表表示該至少一晶圓之該至少一部分之一解析度增強型拓樸圖。
  8. 如請求項7之方法，其進一步包括：識別具有高頻拓樸變化之該解析度增強型拓樸圖內之至少一區域；基於經識別之該至少一區域確定用於定位經識別之該至少一 區域內之至少一虛設填充之一位置；且產生經修改之一圖案佈局，其對應於該至少一晶圓以包含經識別之該至少一區域內之該至少一虛設填充。
  9. 如請求項7之方法，其進一步包括：基於該解析度增強型拓樸圖至少部分校準一設計模擬模型。
  10. 一種基於晶圓幾何之圖案佈局分析方法，該方法包括：獲得根據一圖案佈局蝕刻之至少一晶圓之至少一部分之一第一解析度增強型拓樸圖；將該第一解析度增強型拓樸圖內之至少一區域識別為具有高頻拓樸變化；修改該圖案佈局以包含經識別之該至少一區域內之至少一虛設填充；獲得根據經修改之該圖案佈局蝕刻之該至少一晶圓之該至少一部分之一第二解析度增強型拓樸圖；確定經修改之該圖案佈局之一有效性；及當經修改之該圖案佈局經確定為有效時，基於經修改之該圖案佈局來蝕刻一隨後晶圓。
  11. 如請求項10之方法，其中該確定經修改之該圖案佈局之一有效性進一步包括：基於該第二解析度增強型拓樸圖是否具有任何具有高頻拓樸變化之區域而確定是否需要一額外圖案佈局修改。
  12. 如請求項10之方法，其中獲得至少一晶圓之至少一部分之一第一解析度增強型拓樸圖進一步包括：獲取該至少一晶圓之該部分之複數個晶圓幾何影像，其中使用空間相位中之一不同子像素調變獲取該複數個晶圓幾何影像之各者；且 利用至少一統計處理共同處理該複數個晶圓幾何影像以產生該第一解析度增強型拓樸圖。
  13. 如請求項12之方法，其中該至少一統計處理包含：一超解析技術及一子像素內插技術之至少一者。
  14. 如請求項12之方法，其中相對於該至少一晶圓之一影像感測器之故意偏移係用以提供空間相位中之該子像素調變。
  15. 如請求項12之方法，其中改變一干涉儀之一強度及一波長之至少一者係用以提供空間相位中之該子像素調變。
  16. 如請求項12之方法，其中該複數個晶圓幾何影像係藉由重複地獲取複數個晶圓之至少一部分之晶圓幾何影像而獲取。
  17. 如請求項12之方法，其中該複數個晶圓幾何影像係藉由獲取一晶圓之一晶圓幾何影像且獲得表示存在於該晶圓內之重複圖案之該複數個晶圓幾何影像而獲取。
  18. 一種晶圓幾何量測系統，該系統包括：一成像裝置，其經組態以獲取至少一晶圓之至少一實質上相同之部分之複數個晶圓幾何影像，其中使用空間相位中之一不同子像素調變獲取該複數個晶圓幾何影像之各者；及一處理器，其與該成像裝置通信，該處理器經組態以利用至少一統計處理共同處理該複數個晶圓幾何影像以產生該複數個晶圓幾何影像之一解析度增強型代表。
  19. 如請求項18之系統，其中該至少一統計處理包含：一超解析技術及一子像素內插技術之至少一者。
  20. 如請求項18之系統，其中該成像裝置與該至少一晶圓之相對位置經偏移以提供空間相位中之該子像素調變。
  21. 如請求項18之系統，其中該晶圓幾何量測系統之一干涉儀之一強度及一波長之至少一者經改變以提供空間相位中之該子像素 調變。
  22. 如請求項18之系統，其中該成像裝置藉由重複地獲取複數個晶圓之至少一實質上相同之部分之晶圓幾何影像而獲取該複數個晶圓幾何影像。
  23. 如請求項18之系統，其中該成像裝置藉由獲取一晶圓之一晶圓幾何影像且獲得表示存在於該晶圓內之重複圖案之該複數個晶圓幾何影像而獲取該複數個晶圓幾何影像。
  24. 如請求項18之系統，其中該解析度增強型代表表示該至少一晶圓之該至少一部分之一解析度增強型拓樸圖。
  25. 如請求項24之系統，其中該處理器經進一步組態以：識別具有高頻拓樸變化之該解析度增強型拓樸圖內之至少一區域；基於經識別之該至少一區域確定用於定位經識別之該至少一區域內之至少一虛設填充之一位置；且產生對應於該至少一晶圓之一經修改圖案佈局以包含經識別之該至少一區域內之該至少一虛設填充。
  26. 如請求項24之系統，其中該處理器經進一步組態以：基於該解析度增強型拓樸圖至少部分校準一設計模擬模型。
TW104129819A 2014-09-09 2015-09-09 基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測 TWI640050B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462048114P 2014-09-09 2014-09-09
US62/048,114 2014-09-09
US14/520,998 US9373165B2 (en) 2014-09-09 2014-10-22 Enhanced patterned wafer geometry measurements based design improvements for optimal integrated chip fabrication performance
US14/520,998 2014-10-22

Publications (2)

Publication Number Publication Date
TW201618207A TW201618207A (zh) 2016-05-16
TWI640050B true TWI640050B (zh) 2018-11-01

Family

ID=55437950

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129819A TWI640050B (zh) 2014-09-09 2015-09-09 基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測

Country Status (4)

Country Link
US (1) US9373165B2 (zh)
KR (1) KR102235662B1 (zh)
TW (1) TWI640050B (zh)
WO (1) WO2016040463A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10883924B2 (en) 2014-09-08 2021-01-05 The Research Foundation Of State University Of New York Metallic gratings and measurement methods thereof
US9865047B1 (en) * 2014-10-28 2018-01-09 Kla-Tencor Corporation Systems and methods for effective pattern wafer surface measurement and analysis using interferometry tool
US10339470B1 (en) * 2015-12-11 2019-07-02 Amazon Technologies, Inc. Techniques for generating machine learning training data
CN107885939B (zh) * 2017-11-09 2020-12-04 上海华力微电子有限公司 一种提高监控图形监控精度的方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050076316A1 (en) * 2003-10-07 2005-04-07 Fortis Systems Inc. Design-manufacturing interface via a unified model
US7207017B1 (en) * 2004-06-10 2007-04-17 Advanced Micro Devices, Inc. Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
US20080203589A1 (en) * 2007-02-23 2008-08-28 International Business Machines Corporation Variable fill and cheese for mitigation of beol topography
US7598492B1 (en) * 2007-01-16 2009-10-06 Kla-Tencor Technologies Corporation Charged particle microscopy using super resolution
US20100309308A1 (en) * 2008-01-16 2010-12-09 Orbotech Ltd. Inspection of a substrate using multiple cameras
US20120019650A1 (en) * 2010-07-26 2012-01-26 Vit Installation of optical inspection of electronic circuits
US20130121617A1 (en) * 2011-11-16 2013-05-16 Dcg Systems, Inc. Apparatus and method for polarization diversity imaging and alignment

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7262879B2 (en) * 2001-03-28 2007-08-28 Sharp Laboratories Of America, Inc. Method for screening of halftone images

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050076316A1 (en) * 2003-10-07 2005-04-07 Fortis Systems Inc. Design-manufacturing interface via a unified model
US7207017B1 (en) * 2004-06-10 2007-04-17 Advanced Micro Devices, Inc. Method and system for metrology recipe generation and review and analysis of design, simulation and metrology results
US7598492B1 (en) * 2007-01-16 2009-10-06 Kla-Tencor Technologies Corporation Charged particle microscopy using super resolution
US20080203589A1 (en) * 2007-02-23 2008-08-28 International Business Machines Corporation Variable fill and cheese for mitigation of beol topography
US20100309308A1 (en) * 2008-01-16 2010-12-09 Orbotech Ltd. Inspection of a substrate using multiple cameras
US20120019650A1 (en) * 2010-07-26 2012-01-26 Vit Installation of optical inspection of electronic circuits
US20130121617A1 (en) * 2011-11-16 2013-05-16 Dcg Systems, Inc. Apparatus and method for polarization diversity imaging and alignment

Also Published As

Publication number Publication date
US9373165B2 (en) 2016-06-21
TW201618207A (zh) 2016-05-16
WO2016040463A1 (en) 2016-03-17
KR20170053684A (ko) 2017-05-16
KR102235662B1 (ko) 2021-04-01
US20160071260A1 (en) 2016-03-10

Similar Documents

Publication Publication Date Title
US10249523B2 (en) Overlay and semiconductor process control using a wafer geometry metric
JP5758406B2 (ja) 基板トポグラフィならびにそのリソグラフィ・デフォーカスおよびオーバーレイとの関係についてのサイトに基づく定量化
TWI524374B (zh) 模型化臨界尺寸掃描電子顯微鏡抽取的方法
TWI640050B (zh) 基於用之最佳集成晶片製造效能之設計改良的增強型圖案化晶圓幾何量測
US11120182B2 (en) Methodology of incorporating wafer physical measurement with digital simulation for improving semiconductor device fabrication
KR102019533B1 (ko) 모델-기반 등록 및 임계 치수 메트롤로지
JP4709639B2 (ja) マスクパターン評価方法及び評価装置
US9255787B1 (en) Measurement of critical dimension and scanner aberration utilizing metrology targets
TWI716684B (zh) 臨界尺寸量測方法及用於量測臨界尺寸的影像處理裝置
CN108886006A (zh) 利用来自多个处理步骤的信息的半导体计量
JP2006250845A (ja) パターン欠陥検査方法とその装置
TWI687897B (zh) 用於圖案化晶圓量測之混合相展開系統及方法
TWI631637B (zh) 用於暗場檢測之基於背景之檢測
JP6570010B2 (ja) マスクのための高密度位置合わせマップを生成するための方法、システム、およびコンピュータプログラム製品
TW201435634A (zh) 處理相容分段目標及設計方法
US9865047B1 (en) Systems and methods for effective pattern wafer surface measurement and analysis using interferometry tool
Fuchimoto et al. Measurement technology to quantify 2D pattern shape in sub-2x nm advanced lithography
KR102238742B1 (ko) 마스크 패턴의 측정 관심 영역 그룹화 방법 및 이를 이용한 마스크 패턴의 선폭 계측 방법
US20150371377A1 (en) Method and system for inspection of a patterned structure
WO2022156978A1 (en) Metrology method and system and lithographic system
KR20200015426A (ko) 반도체 웨이퍼의 국부적인 왜곡의 결정에 기초한 전역적인 웨이퍼 왜곡의 개선
Stobert et al. Model-based correction for local stress-induced overlay errors
TWI836362B (zh) 度量衡方法及相關聯裝置
Zeng Application in lithography inspection of phase basic image registration algorithm
KR20230104889A (ko) 계측 시스템 및 리소그래피 시스템