DE19700650B4 - Metallleitungsstruktur und Verfahren zu deren Herstellung - Google Patents

Metallleitungsstruktur und Verfahren zu deren Herstellung Download PDF

Info

Publication number
DE19700650B4
DE19700650B4 DE19700650A DE19700650A DE19700650B4 DE 19700650 B4 DE19700650 B4 DE 19700650B4 DE 19700650 A DE19700650 A DE 19700650A DE 19700650 A DE19700650 A DE 19700650A DE 19700650 B4 DE19700650 B4 DE 19700650B4
Authority
DE
Germany
Prior art keywords
metal line
electrically conductive
producing
transition
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19700650A
Other languages
English (en)
Other versions
DE19700650A1 (de
Inventor
Young Kwon Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19700650A1 publication Critical patent/DE19700650A1/de
Application granted granted Critical
Publication of DE19700650B4 publication Critical patent/DE19700650B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)

Abstract

Metallleitungsstruktur mit einer elektrisch leitfähigen Leitung (14) und einem Isolationsfilm (11,18) zur elektrischen Isolation der elektrisch leitfähigen Leitung (14), wobei ein benachbart zur elektrisch leitfähigen Leitung (14) liegender Teil des Isolationsfilm eine erhöhte Dichte oder eine Verunreinigungsdotierung aufweist, um eine Übergangs- oder Umwandlungsschicht (13) zu erhalten, die aus einer oder mehreren der nachfolgenden Verbindungen Cu3B2, Cu3P, Cu3Si oder Cu2N, oder aus einem oder mehreren der Oxide Cu(BO2)2, Cu3(PO4)2, CuSiO4 oder Cu(NO3)2 besteht.

Description

  • Die Erfindung bezieht sich auf eine Halbleitereinrichtung und inbesondere auf eine für sie vorgesehene Metallleitungsstruktur sowie auf ein Verfahren zu deren Herstellung. Die Metallleitungsstruktur dient zur Verbesserung der Betriebseigenschaften der Halbleitereinrichtung, indem einerseits die Diffusion von Kupfer bei einer aus Kupfer bestehenden Metallleitung unterbunden wird, und indem andererseits ein Anstieg der parasitären Kapazität verhindert wird.
  • Üblicherweise kommen bei der Bildung von Leitungen bei Halbleitereinrichtungen Aluminiumfilme oder Aluminiumlegierungsfilme zum Einsatz, die eine hohe elektrische Leitfähigkeit und ein gutes Haftvermögen auf Siliciumoxidfilmen aufweisen. Derartige Materialien lassen sich in einfacher Weise durch Trockenätzverfahren strukturieren und sind relativ billig. Nimmt allerdings die Größe der Halbleitereinrichtungen ab, reduziert sich auch die Größe der Metallleitungen, wobei diese auch in mehreren Schichten übereinanderliegend vorhanden sein können, wenn sich deren Dichte vergrößert, so daß Stufenabdeckungen in bestimmten Teilen einer Topologie oder im Inneren eines Kontaktloches eines Kontakts bzw. im Inneren eines Durchgangsloches mehr und mehr Bedeutung gewinnen.
  • Wird mit Hilfe eines konventionellen Verfahrens zur Bildung eines Metallleitungsfilms ein Aluminiumfilm oder ein Aluminiumlegierungsfilm durch Sputtern erzeugt, so ergibt sich eine relativ geringe Dicke des Metallleitungsfilms in abgebogenen Bereichen aufgrund eines Abschattungseffekts, wobei dieses Problem inbesondere bei Kontaktlöchern mit einem Aspektverhältnis größer 1 stark zutage tritt. Anstelle eines solches physikalischen Niederschlagsverfahrens wird deswegen häufig eine chemische Dampfabscheidung im Vakuum bevorzugt, mit deren Hilfe sich ein Leitungsfilm mit gleichmäßigerer Dicke herstellen läßt. In diesem Zusammenhang wurden Untersuchungen zur Verbesserung der Stufenabdeckung durch Bildung eines Wolframfilms mittels eines Dampfabscheidungsverfahrens bei niedrigem Druck durchgeführt. Der spezifische Widerstand von Wolfram-Leitungsfilmen ist jedoch wenigstens zweimal größer als derjenige von Aluminium-Leitungsfilmen, so daß Wolfram-Lei tungsfilme praktisch nicht verwendet werden können.
  • Ferner wurde im Zusammenhang mit der Herstellung einer Halbleitereinrichtung ein Verfahren zur Bildung eines Kontaktstopfens in einem Kontaktloch zwecks Bildung einer Metallleitung untersucht.
  • Bei diesem Verfahren zur Bildung der Metallleitung und der Verwendung eines Kontaktstopfens konnte durch einen durch chemische Dampfabscheidung im Vakuum gebildeteten Aluminiumfilm die Stufenabdeckung verbessert werden, so daß auch die Kontinuität mit anderen technischen Prozessen zur Bildung von Aluminiumleitungsfilmen gewahrt werden konnte, bei denen ein derartiger Film z. B. durch Sputtern und fotografisches Ätzen erzeugt wird.
  • Kupfer Cu hat einen niedrigeren spezifischen Widerstand als Aluminium sowie eine ausgezeichnete Elektromigration oder Spannungsmigration. Dieses Material eignet sich daher zur Verbesserung der Betriebseigenschaften von Halbleitereinrichtungen. Aus diesem Grunde wurden Verfahren zur Bildung von Metallleitungsfilmen aus Kupfer Cu durch Sputtern bzw. durch chemische Dampfabscheidung im Vakuum näher untersucht. Kupfer Cu weist eine sehr hohe Zwischengitterplatz-Diffusionsrate auf, wobei der Diffusionsfaktor von Kupfer innerhalb von Silicium bei Raumtemperatur bei etwa 10–8 cm2/sek liegt. In Silicium diffundiertes Kupfer Cu wirkt als Rekombinationszentrum und reduziert daher die Lebensdauer von Minoritätsladungsträgern, wodurch jedoch die Eigenschaften der Halbleitereinrichtung verschlechtert werden.
  • Bei der Bildung einer Metallleitung mit Kupfer Cu wurde daher daran gedacht, zwischen dem Kupfer Cu und dem Siliciumsubstrat eine Barrierenschicht vorzusehen, die als Diffusionsschutzschicht dient. Als Material für diese Diffusionsbarrierenschicht kommen z. B. W, Ni60 Nb40, amorphes W-Si, Ta, TiB2, Ta-Si-N und TiN in Frage. Von diesen Materialien kommt TiN am häufigsten zur Bildung einer Barrierenschicht bei Aluminiumleitungen zum Einsatz, und in diesem Zusammenhang wurde ein MOCVD-Verfahren untersucht, bei dem eine metallorganische Quelle benutz wird. Wird die Metallleitung sehr dünn, so vergrößert sich die Besetzungsrate der Barrierenschicht in einer niedergeschlagenen Struktur aus Barrierenschicht und Kupfer Cu, so daß dadurch der Widerstandsreduktionseffekt infolge der Verwendung von Kupfer Cu wieder abnimmt. Der Widerstand der Struktur steigt also wieder trotz der Verwendung des Kupfers.
  • Weiterhin wurde bereits ein Verfahren vorgestellt, mit dem sich eine Diffusion von Kupfer Cu dadurch unterdrücken läßt, daß der Kupferfilm anstelle mit der Barrierenschicht, die üblicherweise leitendes Material als Isolationsfilm verwendet, jetzt mit einem Oxidfilm abgedeckt wird. Allerdings ist jetzt die Permissivität bzw. die Elektrizitätskonstante des Siliciumfilms oder des Aluminium sehr viel größer als die des Siliciumoxidfilms, so daß sich die parasitäre Kapazität der Metallleitung vergrößert.
  • Metalle oder Metallverbindungen in Form von Oxyden oder Diffusionsbarrierenschichten bei Kupferleitungen reduzieren darüber hinaus den Abstand zwischen elektrisch leitfähigen Leitungen.
  • Die US 5 472 913 beschreibt ein Verfahren zum Herstellen eines porösen dielektrischen Materials mit einer Passivierungsschicht für elektronische Anwendungen. Insbesondere ist eine Halbleitervorrichtung gezeigt, bei der die Seitenwände eines Kontaktlochs in einer porösen Isolationsschicht mit einer Passivierungsschicht belegt sind, die aus einem Material besteht, das 3 bis 5 mal so dicht ist, wie die Isolationsschicht selbst.
  • Bei der Herstellung einer bekannten Halbleitereinrichtung ( DE 38 34 241 A1 ) werden zunächst auf einer Vielzahl von unteren Leitungen, beispielsweise den Wortleitungen einer Halbleiterspeichereinrichtung, eine erste Oxidschicht, eine dotierte SOG-Schicht (spin-on-glass-Schicht) und eine Oxidschicht aufgebracht. Nach dem Ausbilden der SOG-Schicht kann eine Verunreinigungsmenge, wie etwa Bor, in die SOG-Schicht ionenimplantiert oder diffundiert werden. Um einen unter den Oxidschichten liegenden Fremdstoffdiffusionsbereich in Kontakt mit einer Polisiliziumschicht zu bringen, wird durch die Oxidschichten und die dazwischen liegenden SOG-Schicht ein Kontaktloch geätzt, um anschließend auf der gesamten resultierenden Oberfläche eine Polisiliziumschicht und darauf wiederum eine Silizidschicht auszubilden.
  • Aus dem Artikel "Integration of copper multilevel interconnects with oxide and polymer interlevel dielectrics" von R.J.Guthmann et al., Thin Solid Films 270, 1995, Seiten 472 bis 479, ist es bekannt, daß eine Metallleitung durch ein mit Bor oder Phosphor dotiertes SOG oder mittels einer durch PECVD (plasma enhanced chemical vapor deposition; Plasmaverstärktes chemisches Dampfabscheiden) gebildeten Oxidschicht isoliert wird.
    •
  • Der Erfindung liegt die Aufgabe zugrunde, eine Metallleitungsstruktur und ein Verfahren zu deren Herstellung bereitzustellen, bei der die Diffusion von Kupfer aus einer Kupfer verwendenden Metallleitung in das umgebende Material zu verhindern, um auf diese Weise wirksam die Betriebzuverlässigkeit einer Halbleitereinrichtung mit einer derartigen Leitung zu verbessern.
  • Die vorrichtungsseitige Lösung der gestellten Aufgabe ist im Anspruch 1 angegeben. Dagegen finden sich verfahrensmäßige Lösungen der gestellten Aufgabe in den nebengeordneten Ansprüchen 3, 8 und 15. Vorteilhafte Ausgestaltungen der Erfindung sind in jeweils nachgeordneten Unteransprüchen angegeben.
  • Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen:
  • 1A bis 1D Querschnittsdarstellungen zur Erläuterung der Herstellung einer Metallleitung in Übereinstimmung mit einem ersten Ausführungsbesipiel der vorliegenden Erfindung;
  • 2A bis 2D Querschnittsdarstellungen zur Erläuterung der Herstellung einer Metallleitung in Übereinstimmung mit einem zweiten Ausführungsbeispiel der vorliegenden Erfindung; und
  • 3A und 3B Querschnittsdarstellungen zur Erläuterung der Herstellung einer Metallleitung in Übereinstimmung mit einem drittem Ausführungsbeispiel der vorliegenden Erfindung.
    •
  • Nachfolgend werden die bevorzugten Ausführungsbeispiele der Erfindung im einzelnen unter Bezugnehme auf die beigefügten Zeichnungen beschrieben.
  • Die 1A bis 1D zeigen Querschnittsdarstellungen zur Erläuterung des Herstellungsprozesses einer Metallleitung in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorliegenden Erfindung.
  • Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Verbesserung eines Siliciumoxidfilms, durch den wirksam verhindert wird, daß in einer Leitung einer Halbleitereinrichtung vorhandenes Kupfer aus dieser Leitung heraus- und in benachbarte leitende Bereiche hineindiffundieren kann. Der Aufbau der Struktur wird nachfolgend im einzelnen beschrieben. Eine Leitungsstruktur besteht aus einer elektrisch leitfähigen Leitung und aus einem Isolationsfilm zur elektrischen Isolierung der elektrisch leitfähigen Leitung. Dabei weist die Leitungsstruktur eine Übergangs- bzw. Umwandlungsschicht auf, die durch einen in seiner Dichte erhöhten Bereich des Isolationsfilms benachbart zur elektrisch leitfähigen Leitung erhalten wird, oder durch eingeschlossene Verunreinigungen.
  • Nachfolgend wird ein Verfahren zur Herstellung der Metallleitung mit dem obenbeschriebenen Aufbau in Übereinstimmung mit der vorliegenden Erfindung im einzelnen vorgestellt.
  • Zuerst wird gemäß 1A ein Graben 12 in einem Halbleitersubstrat gebildet, und zwar dort, wo ein Isolationsfilm vorhanden ist, beispielsweise in Form eines Siliciumoxidfilms 11 vorliegt. Der Graben 12 befindet sich also dann im Isolationsfilm bzw. Siliciumoxidfilm 11. So dann werden gemäß 1B Gase, beispielsweise BH3, PH3, SiH4, Si2H6, NH3 oder N2O in den Siliciumoxidfilm 11 injiziert, und zwarzusammen mit einem Trägergas aus N2 oder Ar, usw.. Dies erfolgt unter einem Druck von 0,5 bis 10 Torr, bei einer Radiofrequenzleistung von 0,5 bis 2W/cm2 sowie bei Temperaturen im Bereich von 350 bis 450 ° C über einen Zeitraum von 10 bis 180 Sekunden.
  • Einhergehend mit diesem Vorgang erhöht sich die Dichte des Siliciumoxidfilms 1 l, so daß ein Teil des Siliciumoxidfilms 1 l in ein Material umgewandelt wird, welches die Diffusion von Kupfer sicher verhindert. Dieser umgewandelte Teil des Siliciumoxidfilms 11 bildet die Übergangs- bzw. Umwandlungsschicht 13 unmittelbar am Rand des Grabens 12. Diese Umwandlungsschicht 13 kommt in die 1A bis 1D auch auf der oberen Fläche des Siliciumoxidfilms 11 zu liegen sowie am Boden des Grabens 12. Im allgemeinen beträgt die Dichte eines PECVD Oxidfilms 2,22 g/cm3, während die Dichte eines Si-reichen Oxidfilms auf 2,26 g/cm3 angehoben ist. Die sich ausbildende Übergangs- bzw. Umwandlungsschicht 13 ist in 1C zu erkennen.
  • Anschließend wird gemäß 1D eine leitende Materialschicht 14 auf die Oberfläche der so erhaltenen Struktur aufgebracht, also auf die Schicht 13, und zwar durch Sputtern von Cu oder durch ein CVD-Verfahren unter Verwendung einer geeigneten Quelle, beispielsweise von (hfac) Cu (VTMS), usw.. Die aufgebrachte leitende Materialschicht 14 aus Kupfer wird dann zum Teil wieder abgetragen, und zwar durch Rückätzen bzw. durch ein chemisch-mechanisches Polierverfahren (CMP-Verfahren), um auf diese Weise eine elektrische Leitung zu erhalten. Diese verbleibt dann z. B. nur noch im Bereich des Grabens.
  • Zusätzlich kann eine Barrierenlegierungsschicht aus TiN, usw., gebildet werden, um zwischen dem Cu-Film und dem Siliciumoxidfilm 11 die Haftung zu verbessern bzw. zwischen beiden Filmen die Diffusionsmöglichkeit weiter zu verringern. Die Barrierenlegierungsschicht kann dann vor Bildung der leitenden Materialschicht 14 auf die Oberfläche der Schicht 13 aufgebracht werden.
  • Beim obenbeschriebenen Verfahren zur Bildung der Metallleitung in Übereinstimmung mit dem ersten Ausführungsbeispiel der vorliegenden Erfindung bildet ein Cu Atom oder Cu Ion, welches im Cu Film diffundiert, eine Verbindung aus Cu3B2, Cu3P, Cu3Si oder Cu2N, usw., oder ein Oxid aus Cu (BO2) 2 , Cu3 (PO4) 2 , CuSiO4 oder Cu (NO3) 2 , usw., und zwar für den Fall, daß Elemente wie P, Si, B oder N injiziert wurden, so daß auf diese Weise die Diffusion von Cu unterdrückt wird.
  • Die 2A bis 2D zeigen Querschnittsdarstellungen zur Erläuterung eines Verfahrens zur Herstellung einer Metallleitung in Übereinstimmung mit dem zweiten Ausführungsbeispiel der vorliegenden Erfindung. Der Siliciumoxidfilm im Bereich eines Durchgangsloches zwischen der oberen und der unteren elektrisch leitfähigen Leitung wird einem Plasmaprozess unterworfen. Eine Metallbarriere befindet sich auf der Oberfläche der unteren leitfähigen Leitung, um auf diese Weise die Diffusion von Cu zu unterdrücken.
  • Zunächst wird gemäß 2A ein Kontaktloch 17 auf dem Halbleitersubstrat gebildet, und zwar dort, wo die untere leitfähige Leitung 15 und der Zwischenschichtisolatorfilm 18 in Form eines Siliciumoxidfilms vorhanden sind, um einen einen hohen Schmelzpunkt aufweisenden Metallfilm 16 aus z. B. Ti, Ta, W, usw., freizulegen, der zuvor auf die obere Fläche der unteren leitfähigen Leitung 15 aufgebracht wurde.
  • Gemäß 2B werden dann Gase wie z. B. SiH4, Si2H6 und NH3, usw. in den Siliciumoxidfilm 11 injiziert, und zwar zusammen mit einem Trägergas aus N2 oder Ar, usw., wobei dieser Vorgang stattfindet bei einem Druck von 0,5 bis 10 Torr, einer Radiofrequenzleistung von 0,5 bis 2W/cm2 und bei Temperaturen im Bereich von 350 bis 450 ° C sowie über einen Zeitraum von 10 bis 180 Sekunden.
  • Einhergehend mit diesem Vorgang erhöht sich die Dichte des Siliciumoxidfilms 11, so daß sich ein Teil des Siliciumoxidfilms 11 in ein Material verwandelt, welches die Diffusion von Cu sicher verhindert. Dieser durch Umwandlung erhaltene Teil bildet die Umwandlungs- bzw. Übergangsschicht 13 gemäß 2C.
  • Darüber hinaus bildet sich eine metallische Umwandlungs- bzw. Übergangsschicht 19 aus Silicid oder Nitrid auf der Oberfläche des den hohen Schmelzpunkt aufweisenden Metallfilms 16. Es entsteht mit anderen Worten ein Silicid aus z. B. TiSi2, TaSi2 oder WSi2, usw., oder ein Nitrid aus TiN, TaN oder WN, usw..
  • Wie 2D weiter erkennen läßt, wird sodann eine elektrisch leitende Materialschicht 14 auf der gesamten Oberfläche der so erhaltenen Struktur gebildet, und zwar durch Sputtern von Cu oder durch ein CVD-Verfahren unter Verwendung einer geeigneten Quelle, beispielsweise unter Verwendung von (hfac) Cu (VTMS). Die leitende Materialschicht 14 wird dann zurückgeätzt, und zwar durch ein CMP-Verfahren, um die obere elektrisch leitfähige Leitung zu erhalten. Dabei kann zu dieser Zeit die obere elektrisch leitfähige Leitung durch einen Stopfen gebildet werden, und zwar unter Verwendung eines geeignet ausgewählten Niederschlagsverfahrens oder durch Sputtern von Cu. Nicht zuletzt kann eine Barrierenlegierungsschicht aus TiN, usw., zusätzlich gebildet werden, um zwischen dem Cu-Film und dem Siliciumoxidfilm die Haftung zu verbessern, und um zwischen beiden Filmen die Diffusionsmöglichkeit weiter herabzusetzen.
  • Die 3A und 3B zeigen Querschnittsdarstellungen zur Erläuterung der Herstellung einer Metallleitung in Übereinstimmung mit dem dritten Ausführungsbeispiel der vorliegenden Erfindung. Hier wird zuerst der Cu-Film strukturiert, wonach anschließend ein Siliciumoxidfilm niedergeschlagen wird. Zu dieser Zeit wird die Diffusion von Cu dadurch unterdrückt, daß während der Anfangs- Niederschlagsphase bei der Abdeckung des strukturierten Cu-Films zusätzlich ein oder mehrere Gase bzw. Dotiergase injiziert werden, und zwar BH3, PH3, SiH4, Si2H6, NH3 und N2O, und zwar allein oder in der Kombination, so daß die Verunreinigung im Siliciumoxidfilm eingeschlossen wird, und zwar in einem Bereich benachbart zum Cu-Muster.
  • Wie 3A erkennen läßt, wird zunächst Cu auf einem Siliciumoxidfilm 11 niedergeschlagen, der seinerseits auf einem Halbleitersubstrat liegt. Anschließend wird das niedergeschlagene Cu strukturiert, um eine elektrisch leitende Schicht 14 zu erhalten.
  • Sodann wird ein Siliciumfilm 18 (Zwischenschicht-Isolationsfilm 18) auf die gesamte so erhaltene Struktur niedergeschlagen, also auf den elektrischen Leiter 14 und den Siliciumoxidfilm 11. Während der ersten Phase des Aufbringens des Zwischenschichtisolatorfilms 18 erfolgt zusätzlich eine Injektion eines Dotierungsgases, das als Hauptreaktionsgase SiH4, SiF4 oder O2 enthält und als Verunreinigungsatome BH3, PH3, SiH4, Si2H6. NH3 oder N2O enthält. Dies ist in 3b gezeigt. Die Injektion der Dotierungsgase erfolgt durch Plasmabildung, z. B. unter Verwendung einer ECR-Niederschlagseinrichtung oder unter Verwendung einer anderen Hochdichteplasma (HDP)-Niederschlagseinrichtung. Das Aufbringen des Siliciumoxidfilms 18 erfolgt bei Temperaturen von 300 bis 400 ° C über einen Zeitraum von 10 Sekunden oder mehr, so daß schließlich die Übergangs- bzw. Umwandlungsschicht 13 und der Zwischenschicht Isolationsfilm 18 erhalten werden, und zwar auf der gesamten Oberfläche der aus den Elementen 11 und 14 bestehenden Struktur. Je nach Dauer der Injektion der Dotierungsgase während des Aufbringens der Materialschicht 18 läßt sich die Dicke der Schicht 13 kleiner oder größer wählen.
  • Bei dem Verfahren zur Herstellung der Metallleitung nach dem dritten Ausführungsbeispiel der Erfindung wird die Diffusion von Cu dadurch unterdrückt, daß die Verunreinigungsdichte in einem Bereich benachbart zur leitfähigen Materialschicht 14 erhöht wird, und zwar im Vergleich zur Größe der Verunreinigungsdichte im restlichen Bereich des Siliciumoxidfilms 11 bzw. 18.
  • Es sei noch darauf hingewiesen, daß die Filme 13 und 18 in getrennten Schritten hergestellt werden können oder in einem kontinuierlichen Schritt bei vorzeitiger Beendigung der Dotiergasinjektion.
  • Beim erfindungsgemäßen Verfahren zur Herstellung der Metallleitung lassen sich ein Anstieg der parasitären Kapazität sowie die Diffusionsmöglichkeit wirksam unterdrücken, und zwar durch Umwandlung eines Teils des Siliciumoxidfilms in ein Material, das die Diffusion von Cu verhindert, das eine hohe Oxidations- und Diffusionsrate aufweist. Natürlich gilt dies auch für den Fall, daß für Cu ein entsprechend anderes Material zur Leitungsbildung gewählt wird. Der Anstieg der parasitären Kapazität oder die Diffusionsmöglichkeit des Leitungsmaterials können auch dadurch un terdrückt werden, daß benachbart zur gebildeten Leitung die Dichte des Siliciumoxidfilms erhöht wird, und zwar bei gleichzeitiger Aufrechterhaltung der Permissivität bzw. dielektrischen Konstanten von Siliciumoxid. Durch die vorliegende Erfindung wird somit die Betriebszuverlässigkeit einer auf diese Weise gebildeten Halbleitereinrichtung verbessert.
  • Es sei noch darauf hingewiesen, daß die Erfindung auch bei magnetmäßig angepaßten Metalldrähten für Halbleitereinrichtungen zum Einsatz kommen kann, ohne das der Bereich der Erfindung verlassen wird.

Claims (18)

  1. Metallleitungsstruktur mit einer elektrisch leitfähigen Leitung (14) und einem Isolationsfilm (11,18) zur elektrischen Isolation der elektrisch leitfähigen Leitung (14), wobei ein benachbart zur elektrisch leitfähigen Leitung (14) liegender Teil des Isolationsfilm eine erhöhte Dichte oder eine Verunreinigungsdotierung aufweist, um eine Übergangs- oder Umwandlungsschicht (13) zu erhalten, die aus einer oder mehreren der nachfolgenden Verbindungen Cu3B2, Cu3P, Cu3Si oder Cu2N, oder aus einem oder mehreren der Oxide Cu(BO2) 2 , Cu3(PO4) 2 , CuSiO4 oder Cu(NO3) 2 besteht.
  2. Metallleitungsstruktur nach Anspruch 1, dadurch gekennzeichnet, daß die Dichte der Übergangs- oder Umwandlungsschicht (13) größer als 2,22 g/cm3 ist.
  3. Verfahren zur Herstellung einer Metallleitung für eine Halbleitereinrichtung, mit folgenden Schritten: – Bildung eines Grabens (12) in einem vorbestimmten Teil eines Siliciumoxidfilms (11), der auf einem Halbleitersubstrat liegt; – Bildung einer Übergangs- oder Umwandlungsschicht (13) aus einer oder mehreren der Verbindungen Cu3B2, Cu3P, Cu3Si oder Cu2N, oder aus einem oder mehreren der Oxide Cu(BO2) 2 , Cu3(PO4) 2 , CuSiO4 oder Cu(NO3) 2 in der Oberfläche des Siliciumoxidfilms (11); und – Niederschlagung eines leitenden Materials auf die Übergangs- bzw. Umwandlungsschicht (13) zwecks Bildung einer elektrisch leitfähigen Leitung (14).
  4. Verfahren zur Herstellung einer Metallleitung nach Anspruch 3, dadurch gekennzeichnet, daß die Übergangs- oder Umwandlungsschicht (13) mittels eines Plasmaprozesses hergestellt wird, und zwar bei einem Druck von 0,5 bis 10 Torr, einer Radiofrequenzleistung von 0,5 bis 2 W/cm2 und bei Temperaturen von 350 bis 450° C sowie während eines Zeitraums von 10 bis 180 Sekunden.
  5. Verfahren zur Herstellung einer Metallleitung nach Anspruch 3, dadurch gekennzeichnet, daß zur Bildung der elektrisch leitfähigen Leitung als leitendes Material Kupfer verwendet wird.
  6. Verfahren zur Herstellung einer Metallleitung nach Anspruch 3, dadurch gekennzeichnet, daß die Übergangs- oder Umwandlungsschicht (13) unter Verwendung eines oder mehrerer Gase aus der Gruppe BH3, PH3, SiH4, Si2H6, NH3, N2O gebildet wird.
  7. Verfahren zur Herstellung einer Metallleitung nach Anspruch 6, dadurch gekennzeichnet, daß die bei der Bildung der die Übergangs- oder Umwandlungsschicht (13) verwendeten Gase in den Siliciumoxidfilm unter Verwendung eines Trägergases injiziert werden, das N2 oder Ar sein kann.
  8. Verfahren zur Herstellung einer Metallleitung für eine Halbleitereinrichtung, bei dem ein auf einer Oberfläche eines Halbleitersubstrats liegender Siliciumoxidfilm (18) , der eine untere elektrisch leitfähige Leitung (15) enthält, dort zur Freilegung der Oberfläche der unteren elektrisch leitfähigen Leitung (15) geätzt wird, wo eine obere elektrisch leitfähige Leitung gebildet werden soll; mit folgenden Schritten: – Bildung einer Übergangs- oder Umwandlungsschicht (13) in der Oberfläche des Siliciumoxidfilms (18) durch einen Plasmaprozess, bei einem Druck von 0,5 bis 10 Torr, einer Radiofrequenzleistung von 0,5 bis 2 W/cm2 und einer Temperatur von 350 bis 450° C sowie über einen Zeitraum von 10 bis 180 Sekunden; und – Niederschlagung eines leitenden Materials auf die Übergangs- oder Umwandlungsschicht (13) zwecks Bildung der oberen elektrisch leitfähigen Leitung.
  9. Verfahren zur Herstellung einer Metallleitung nach Anspruch 8, dadurch gekennzeichnet, daß ein elektrisch leitendes Material (16), das auf die Oberfläche der unteren elektrisch leitfähigen Leitung (15) niedergeschlagen wird, ein Metall mit hohen Schmelzpunkt ist oder enthält.
  10. Verfahren zur Herstellung einer Metallleitung nach Anspruch 8, dadurch gekennzeichnet, daß eine Metallbarriere auf der Oberfläche der unteren elektrisch leitenden Leitung (15) durch Anwendung eines Plasmaprozesses hergestellt wird.
  11. Verfahren zur Herstellung einer Metallleitung nach Anspruch 8, dadurch gekennzeichnet, daß zur Bildung der elektrisch leitfähigen Leitung (14) Kupfer verwendet wird.
  12. Verfahren zur Herstellung einer Metallleitung nach Anspruch 8, dadurch gekennzeichnet, daß zur Bildung der Übergangs- bzw. Umwandlungsschicht (13) Si Atome oder N Atome verwendet werden.
  13. Verfahren zur Herstellung einer Metallleitung nach Anspruch 8, dadurch gekennzeichnet, daß zur Herstellung der Metallbarriere Si Atome oder N Atome verwendet werden.
  14. Verfahren zur Herstellung einer Metallleitung nach Anspruch 8, dadurch gekennzeichnet, daß die auf der leitenden Materialschicht gebildete Metallbarriere ein Silicid oder ein Nitrid ist.
  15. Verfahren zur Herstellung einer Metallleitung für eine Halbleitereinrichung, bei dem – auf einem Halbleitersubstrat eine elektrisch leitfähige Leitung (14) aus elektrisch leitendem Material gebildet wird; und – zur elektrischen Isolierung der elektrisch leitfähigen Leitung (14) auf diese ein Isolationsfilm (18) aufgebracht wird, der bereichsweise eine Übergangs- oder Umwandlungsschicht aufweist, die eine erhöhte Dichte aufweist oder mit Verunreinigungen dotiert ist, wobei die Übergangs- oder Umwandlungsschicht (13) aus einer oder mehreren der Verbindungen Cu3B2, Cu3P, Cu3Si oder Cu2N, oder aus einem oder mehreren der Oxide Cu(BO2) 2 , Cu3(PO4) 2 , CuSiO4 oder Cu(NO3) 2 gebildet ist.
  16. Verfahren zur Herstellung einer Metallleitung nach Anspruch 15, dadurch gekennzeichnet, daß die erhöhte Dichte des Isolationsfilms 2,22 g/cm3 oder mehr beträgt.
  17. Verfahren zur Herstellung einer Metallleitung nach Anspruch 15, dadurch gekennzeichnet, daß die Übergangs- oder Umwandlungsschicht (13) unter Verwendung von einem oder mehreren der Gase BH3, PH3, SiH4, Si2H6, NH3, N2O hergestellt wird.
  18. Verfahren zur Herstellung einer Metallleitung nach Anspruch 17, dadurch gekennzeichnet, daß die zur Bildung der Übergangs- oder Umwandlungsschicht (13) verwendeten Gase in den Siliciumoxidfilm unter Verwendung eines Trägergases aus N2 oder Ar eingebracht werden.
DE19700650A 1996-02-28 1997-01-10 Metallleitungsstruktur und Verfahren zu deren Herstellung Expired - Fee Related DE19700650B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR5000/96 1996-02-28
KR1019960005000A KR100198678B1 (ko) 1996-02-28 1996-02-28 금속 배선 구조 및 형성방법

Publications (2)

Publication Number Publication Date
DE19700650A1 DE19700650A1 (de) 1997-09-04
DE19700650B4 true DE19700650B4 (de) 2005-07-07

Family

ID=19452006

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19700650A Expired - Fee Related DE19700650B4 (de) 1996-02-28 1997-01-10 Metallleitungsstruktur und Verfahren zu deren Herstellung

Country Status (4)

Country Link
US (2) US6013578A (de)
JP (1) JP3049487B2 (de)
KR (1) KR100198678B1 (de)
DE (1) DE19700650B4 (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3015717B2 (ja) 1994-09-14 2000-03-06 三洋電機株式会社 半導体装置の製造方法および半導体装置
US20010048147A1 (en) * 1995-09-14 2001-12-06 Hideki Mizuhara Semiconductor devices passivation film
US6326318B1 (en) 1995-09-14 2001-12-04 Sanyo Electric Co., Ltd. Process for producing semiconductor devices including an insulating layer with an impurity
US6268657B1 (en) 1995-09-14 2001-07-31 Sanyo Electric Co., Ltd. Semiconductor devices and an insulating layer with an impurity
US6825132B1 (en) 1996-02-29 2004-11-30 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device including an insulation film on a conductive layer
KR100383498B1 (ko) 1996-08-30 2003-08-19 산요 덴키 가부시키가이샤 반도체 장치 제조방법
US6288438B1 (en) 1996-09-06 2001-09-11 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
US6690084B1 (en) 1997-09-26 2004-02-10 Sanyo Electric Co., Ltd. Semiconductor device including insulation film and fabrication method thereof
JP2975934B2 (ja) 1997-09-26 1999-11-10 三洋電機株式会社 半導体装置の製造方法及び半導体装置
JP3149846B2 (ja) * 1998-04-17 2001-03-26 日本電気株式会社 半導体装置及びその製造方法
US6794283B2 (en) 1998-05-29 2004-09-21 Sanyo Electric Co., Ltd. Semiconductor device and fabrication method thereof
JP2000040679A (ja) * 1998-07-24 2000-02-08 Hitachi Ltd 半導体集積回路装置の製造方法
JP2002083870A (ja) * 2000-09-11 2002-03-22 Tokyo Electron Ltd 半導体装置及びその製造方法
US6326306B1 (en) * 2001-02-15 2001-12-04 United Microelectronics Corp. Method of forming copper dual damascene structure
JP3559026B2 (ja) * 2001-08-24 2004-08-25 キヤノン販売株式会社 半導体装置の製造方法
US6917110B2 (en) * 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
KR100780681B1 (ko) * 2001-12-28 2007-11-30 매그나칩 반도체 유한회사 반도체장치의 제조 방법
TWI257120B (en) * 2003-06-18 2006-06-21 Fujitsu Ltd Method for manufacturing semiconductor device
DE102005024945B4 (de) * 2005-05-31 2008-06-26 Infineon Technologies Austria Ag Integrierte Halbleiterschaltungsanordnung sowie Verfahren zu deren Herstellung
JP4593551B2 (ja) * 2006-11-15 2010-12-08 エルジー ディスプレイ カンパニー リミテッド 電子機器用基板及びその製造方法と電子機器
KR101932532B1 (ko) 2012-06-22 2018-12-27 삼성전자 주식회사 반도체 장치 및 그 제조 방법
JP6128787B2 (ja) * 2012-09-28 2017-05-17 キヤノン株式会社 半導体装置
JP6557585B2 (ja) * 2015-12-02 2019-08-07 株式会社日立ハイテクノロジーズ プラズマ処理方法
US11842958B2 (en) * 2022-03-18 2023-12-12 Chun-Ming Lin Conductive structure including copper-phosphorous alloy and a method of manufacturing conductive structure
US11764153B1 (en) 2022-07-28 2023-09-19 Chun-Ming Lin Interconnect structure and manufacturing method for the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3834241A1 (de) * 1987-11-25 1989-06-08 Mitsubishi Electric Corp Halbleitereinrichtung
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS495668B1 (de) * 1970-04-03 1974-02-08
JP2533078B2 (ja) * 1984-11-27 1996-09-11 ソニー株式会社 不純物拡散方法
US5024724A (en) * 1987-03-27 1991-06-18 Sanyo Electric Co., Ltd. Dry-etching method
JP2730695B2 (ja) * 1989-04-10 1998-03-25 忠弘 大見 タングステン膜の成膜装置
JP3421861B2 (ja) * 1992-11-30 2003-06-30 ソニー株式会社 半導体装置の製造方法
US5654245A (en) * 1993-03-23 1997-08-05 Sharp Microelectronics Technology, Inc. Implantation of nucleating species for selective metallization and products thereof
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3834241A1 (de) * 1987-11-25 1989-06-08 Mitsubishi Electric Corp Halbleitereinrichtung
US5472913A (en) * 1994-08-05 1995-12-05 Texas Instruments Incorporated Method of fabricating porous dielectric material with a passivation layer for electronics applications

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
M.MATSUURA, Y.HAYASHIDE, H.KOTANI, T.NISHIMURA, H.IUCHI, C.O.DOBSON, A.KIERMASZ, K.BEEKMANN, R.WILBY: Novel Self-Planarizing CVD Oxide for Interlayer Dielectric Applications, in: IEDM 94, S. 117-120 *
R.J.GUTMANN, T.P.CHOW, S.LAKSHMINARAYANAN, D.T.PRICE, J.M.STEIGERWALD, L.YOU, S.P.MURARKA: Integrations of Copper Multilevel Interconnects with Oxide and Polymer Interlevel Dielectrics, in: Thin Solid Films 270, 1995, S. 472-479 *

Also Published As

Publication number Publication date
JPH09237838A (ja) 1997-09-09
KR100198678B1 (ko) 1999-06-15
KR970063577A (ko) 1997-09-12
US6365972B1 (en) 2002-04-02
US6013578A (en) 2000-01-11
DE19700650A1 (de) 1997-09-04
JP3049487B2 (ja) 2000-06-05

Similar Documents

Publication Publication Date Title
DE19700650B4 (de) Metallleitungsstruktur und Verfahren zu deren Herstellung
DE3231987C2 (de) Verfahren zur Herstellung einer Cobaltsilicidschicht in einem Halbleiterbauelement
DE19829300B4 (de) Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung
DE10056871B4 (de) Feldeffekttransistor mit verbessertem Gatekontakt und Verfahren zur Herstellung desselben
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE4010618C2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE4430120B4 (de) Verfahren zur Erzeugung eines Dielektrikums
DE10163345B4 (de) Verfahren zur Herstellung eines Kondensators in einem Halbleiterbauelement
DE3834241A1 (de) Halbleitereinrichtung
DE4127967A1 (de) Mos-transistor mit gate-drain-elektrodenueberlapp und verfahren zu seiner herstellung
DE102007057682A1 (de) Hybridkontaktstruktur mit Kontakt mit kleinem Aspektverhältnis in einem Halbleiterbauelement
EP1770726B1 (de) MIM-Kondensator sowie zugehöriges Herstellungsverfahren
DE4100525A1 (de) Halbleitereinrichtung und herstellungsverfahren dafuer
DE10128718A1 (de) Grabenkondensator einer DRAM-Speicherzelle mit metallischem Collarbereich und nicht-metallischer Leitungsbrücke zum Auswahltransistor
EP1419525A2 (de) Leiterbahnanordnung und verfahren zum herstellen einer leiterbahnanordnung
DE19645033C2 (de) Verfahren zur Bildung eines Metalldrahtes
DE19615692A1 (de) Halbleitervorrichtung, die einen Elementtrennfilm mit einer flachen oberen Oberfläche enthält, und Herstellungsverfahren derselben
DE102019117894A1 (de) Ätzstoppschicht mit hoher durchbruchspannung
DE3728849C2 (de) MIS (Metallisolatorhalbleiter)-Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE1811995A1 (de) Vorrichtung zur Bildung ohmscher Anschluesse bei elektronischen Bauteilen oder Schaltungen
DE10361635B4 (de) Verfahren zur Herstellung eines Abstandselements für ein Leitungselement durch anwenden einer Ätzstoppschicht, die durch eine stark richtungsgebundene Abscheidetechnik aufgebracht wird und Transistor mit Abstandselement
DE102009055433A1 (de) Kontaktelemente von Halbleiterbauelementen, die auf der Grundlage einer teilweise aufgebrachten Aktivierungsschicht hergestellt sind
DE19824774C2 (de) Verfahren zum Herstellen eines Kondensators in einem Halbleiterbauteil
DE3705152C2 (de)
WO2005071737A1 (de) Integrierte schaltung mit lateraler dielektrischer isolation aktiver bereiche über elektrisch kontaktiertem vergrabenem material und herstellungsverfahren

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140801