JP3215382B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3215382B2 JP3215382B2 JP3369199A JP3369199A JP3215382B2 JP 3215382 B2 JP3215382 B2 JP 3215382B2 JP 3369199 A JP3369199 A JP 3369199A JP 3369199 A JP3369199 A JP 3369199A JP 3215382 B2 JP3215382 B2 JP 3215382B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- fluorine
- film
- oxide film
- rich
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置、特
に、金属配線同士の間に、フッ素がドープされた絶縁膜
からなるフッ素含有絶縁膜を有する半導体装置及び該半
導体装置の製造方法に関する。
に、金属配線同士の間に、フッ素がドープされた絶縁膜
からなるフッ素含有絶縁膜を有する半導体装置及び該半
導体装置の製造方法に関する。
【０００２】
【従来の技術】以下、図９を参照しながら、金属配線同
士の間に、フッ素がドープされた絶縁膜からなるフッ素
含有絶縁膜を有する半導体装置について説明する。
士の間に、フッ素がドープされた絶縁膜からなるフッ素
含有絶縁膜を有する半導体装置について説明する。
【０００３】図９に示すように、半導体基板１の上にシ
リコン酸化膜からなる絶縁膜２が形成されている。絶縁
膜２の上には、順次積層された、第１のチタン膜３ａ、
第１のアルミニウム合金膜３ｂ及び第１の窒化チタン膜
３ｃからなる下層の金属配線３が形成されていると共
に、下層の金属配線３同士の間及び下層の金属配線３の
上には、シリコン酸化膜にフッ素がドープされてなるフ
ッ素含有シリコン酸化膜４が形成されている。
リコン酸化膜からなる絶縁膜２が形成されている。絶縁
膜２の上には、順次積層された、第１のチタン膜３ａ、
第１のアルミニウム合金膜３ｂ及び第１の窒化チタン膜
３ｃからなる下層の金属配線３が形成されていると共
に、下層の金属配線３同士の間及び下層の金属配線３の
上には、シリコン酸化膜にフッ素がドープされてなるフ
ッ素含有シリコン酸化膜４が形成されている。
【０００４】フッ素含有シリコン酸化膜４の上には通常
のシリコン酸化膜５が形成され、該シリコン酸化膜５の
上には、順次積層された、第２のチタン膜６ａ、第２の
アルミニウム合金膜６ｂ及び第２の窒化チタン膜６ｃか
らなる上層の金属配線６が形成されている。
のシリコン酸化膜５が形成され、該シリコン酸化膜５の
上には、順次積層された、第２のチタン膜６ａ、第２の
アルミニウム合金膜６ｂ及び第２の窒化チタン膜６ｃか
らなる上層の金属配線６が形成されている。
【０００５】
【発明が解決しようとする課題】ところで、シリコン酸
化膜にフッ素がドープされたフッ素含有シリコン酸化膜
は、フッ素がドープされていない通常のシリコン酸化膜
に比べて比誘電率が低いので、下層の金属配線３同士の
間及び下層の金属配線３の上に、フッ素含有シリコン酸
化膜４を有する層間絶縁膜を形成すると、下層の金属配
線３同士の間の寄生容量、及び下層の金属配線３と上層
の金属配線６との間の寄生容量が低減して、信号の遅延
が低減するので、より高い周波数を持つ信号を用いるこ
とが可能になる。
化膜にフッ素がドープされたフッ素含有シリコン酸化膜
は、フッ素がドープされていない通常のシリコン酸化膜
に比べて比誘電率が低いので、下層の金属配線３同士の
間及び下層の金属配線３の上に、フッ素含有シリコン酸
化膜４を有する層間絶縁膜を形成すると、下層の金属配
線３同士の間の寄生容量、及び下層の金属配線３と上層
の金属配線６との間の寄生容量が低減して、信号の遅延
が低減するので、より高い周波数を持つ信号を用いるこ
とが可能になる。
【０００６】ところが、下層の金属配線３と上層の金属
配線６との間にフッ素含有シリコン酸化膜４が介在する
と、後に行なわれる熱処理工程において、フッ素含有シ
リコン酸化膜４に含まれるフッ素がシリコン酸化膜５中
に拡散する現象（オートドープ現象）が起きる。シリコ
ン酸化膜５中にフッ素が拡散すると、上層の金属配線６
を構成する第２のチタン膜６ａにおけるシリコン酸化膜
５との界面において変質層が形成されるので、上層の金
属配線６とシリコン酸化膜５との密着性が低下してしま
い、半導体装置の信頼性が低下するという問題が発生す
る。
配線６との間にフッ素含有シリコン酸化膜４が介在する
と、後に行なわれる熱処理工程において、フッ素含有シ
リコン酸化膜４に含まれるフッ素がシリコン酸化膜５中
に拡散する現象（オートドープ現象）が起きる。シリコ
ン酸化膜５中にフッ素が拡散すると、上層の金属配線６
を構成する第２のチタン膜６ａにおけるシリコン酸化膜
５との界面において変質層が形成されるので、上層の金
属配線６とシリコン酸化膜５との密着性が低下してしま
い、半導体装置の信頼性が低下するという問題が発生す
る。
【０００７】前記に鑑み、本発明は、下層の金属配線同
士の間及び下層の金属配線と上層の金属配線との間にフ
ッ素含有シリコン酸化膜が介在するにも拘わらず、フッ
素含有シリコン酸化膜に含まれるフッ素が金属配線を変
質させることを防止して、上層の金属配線と層間絶縁膜
との密着性を向上させることを目的とする。
士の間及び下層の金属配線と上層の金属配線との間にフ
ッ素含有シリコン酸化膜が介在するにも拘わらず、フッ
素含有シリコン酸化膜に含まれるフッ素が金属配線を変
質させることを防止して、上層の金属配線と層間絶縁膜
との密着性を向上させることを目的とする。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る半導体装置は、半導体基板上に形成さ
れた下層の金属配線と、半導体基板上における下層の金
属配線同士の間に形成され、フッ素がドープされた絶縁
膜からなる第１のフッ素含有絶縁膜と、下層の金属配線
及び第１のフッ素含有絶縁膜の上に形成された層間絶縁
膜と、層間絶縁膜の上に形成された上層の金属配線とを
備え、層間絶縁膜は、フッ素がドープされた絶縁膜から
なる第２のフッ素含有絶縁膜と、シリコンの含有量が化
学量論理組成よりも大きいシリコンリッチ絶縁膜とを有
している。
め、本発明に係る半導体装置は、半導体基板上に形成さ
れた下層の金属配線と、半導体基板上における下層の金
属配線同士の間に形成され、フッ素がドープされた絶縁
膜からなる第１のフッ素含有絶縁膜と、下層の金属配線
及び第１のフッ素含有絶縁膜の上に形成された層間絶縁
膜と、層間絶縁膜の上に形成された上層の金属配線とを
備え、層間絶縁膜は、フッ素がドープされた絶縁膜から
なる第２のフッ素含有絶縁膜と、シリコンの含有量が化
学量論理組成よりも大きいシリコンリッチ絶縁膜とを有
している。
【０００９】本発明の半導体装置によると、下層の金属
配線同士の間に第１のフッ素含有絶縁膜が形成されてい
ると共に、下層の金属配線と上層の金属配線との間に第
２のフッ素含有絶縁膜が介在しているため、下層の金属
配線同士の間の寄生容量及び下層の金属配線と上層の金
属配線との間の寄生容量が低減するので、信号の遅延が
低減する。
配線同士の間に第１のフッ素含有絶縁膜が形成されてい
ると共に、下層の金属配線と上層の金属配線との間に第
２のフッ素含有絶縁膜が介在しているため、下層の金属
配線同士の間の寄生容量及び下層の金属配線と上層の金
属配線との間の寄生容量が低減するので、信号の遅延が
低減する。
【００１０】また、層間絶縁膜は、シリコンの含有量が
化学量論理組成よりも大きいシリコンリッチ絶縁膜を有
しているため、後に行なわれる熱処理工程において、第
１のフッ素含有絶縁膜又は第２のフッ素含有絶縁膜に含
まれるフッ素原子が拡散しようとする際、フッ素原子
は、シリコンリッチ絶縁膜に含まれ結合手が余っている
シリコン原子にトラップされ、シリコンリッチ絶縁膜を
通過しなくなるので、上層の金属配線に到達しなくな
る。
化学量論理組成よりも大きいシリコンリッチ絶縁膜を有
しているため、後に行なわれる熱処理工程において、第
１のフッ素含有絶縁膜又は第２のフッ素含有絶縁膜に含
まれるフッ素原子が拡散しようとする際、フッ素原子
は、シリコンリッチ絶縁膜に含まれ結合手が余っている
シリコン原子にトラップされ、シリコンリッチ絶縁膜を
通過しなくなるので、上層の金属配線に到達しなくな
る。
【００１１】尚、シリコンリッチ絶縁膜が第２のフッ素
含有絶縁膜の上側に形成されている場合には、シリコン
リッチ絶縁膜は、第１のフッ素含有絶縁膜及び第２のフ
ッ素含有絶縁膜に含まれるフッ素原子が上層の金属配線
に到達することを阻止し、シリコンリッチ絶縁膜が第２
のフッ素含有絶縁膜の下側に形成されている場合には、
シリコンリッチ絶縁膜は、第１のフッ素含有絶縁膜に含
まれるフッ素原子が上層の金属配線に到達すること及び
第２のフッ素含有絶縁膜に含まれるフッ素原子が下層の
金属配線に到達することを阻止する。
含有絶縁膜の上側に形成されている場合には、シリコン
リッチ絶縁膜は、第１のフッ素含有絶縁膜及び第２のフ
ッ素含有絶縁膜に含まれるフッ素原子が上層の金属配線
に到達することを阻止し、シリコンリッチ絶縁膜が第２
のフッ素含有絶縁膜の下側に形成されている場合には、
シリコンリッチ絶縁膜は、第１のフッ素含有絶縁膜に含
まれるフッ素原子が上層の金属配線に到達すること及び
第２のフッ素含有絶縁膜に含まれるフッ素原子が下層の
金属配線に到達することを阻止する。
【００１２】本発明の半導体装置において、シリコンリ
ッチ絶縁膜は、第２のフッ素含有絶縁膜の下側に形成さ
れた第１のシリコンリッチ絶縁膜と、第２のフッ素含有
絶縁膜の上側に形成された第２のシリコンリッチ絶縁膜
とからなることが好ましい。
ッチ絶縁膜は、第２のフッ素含有絶縁膜の下側に形成さ
れた第１のシリコンリッチ絶縁膜と、第２のフッ素含有
絶縁膜の上側に形成された第２のシリコンリッチ絶縁膜
とからなることが好ましい。
【００１３】本発明の半導体装置において、シリコンリ
ッチ絶縁膜は、シリコンの含有量が化学量論理組成より
も大きいシリコンリッチ酸化膜であることが好ましい。
ッチ絶縁膜は、シリコンの含有量が化学量論理組成より
も大きいシリコンリッチ酸化膜であることが好ましい。
【００１４】この場合、シリコンリッチ酸化膜の屈折率
は１．４８以上であることが好ましい。
は１．４８以上であることが好ましい。
【００１５】本発明の半導体装置において、シリコンリ
ッチ絶縁膜は、シリコンの含有量が化学量論理組成より
も大きいシリコンリッチ窒化膜であることが好ましい。
ッチ絶縁膜は、シリコンの含有量が化学量論理組成より
も大きいシリコンリッチ窒化膜であることが好ましい。
【００１６】この場合、シリコンリッチ窒化膜の屈折率
は２．０５以上であることが好ましい。
は２．０５以上であることが好ましい。
【００１７】本発明の半導体装置において、第１のフッ
素含有絶縁膜及び第２のフッ素含有絶縁膜は、シリコン
酸化膜にフッ素がドープされたフッ素含有シリコン酸化
膜であることが好ましい。
素含有絶縁膜及び第２のフッ素含有絶縁膜は、シリコン
酸化膜にフッ素がドープされたフッ素含有シリコン酸化
膜であることが好ましい。
【００１８】本発明に係る半導体装置の製造方法は、半
導体基板の上に、下層の金属配線と、該下層の金属配線
同士の間に介在しフッ素がドープされた絶縁膜からなる
第１のフッ素含有絶縁膜とを形成する工程と、下層の金
属配線及び第１のフッ素含有絶縁膜の上に層間絶縁膜を
形成する工程と、層間絶縁膜の上に上層の金属配線を形
成する工程とを備え、層間絶縁膜を形成する工程は、フ
ッ素がドープされた絶縁膜からなる第２のフッ素含有絶
縁膜を形成する工程と、シリコンの含有量が化学量論理
組成よりも大きいシリコンリッチ絶縁膜を形成する工程
とを含む。
導体基板の上に、下層の金属配線と、該下層の金属配線
同士の間に介在しフッ素がドープされた絶縁膜からなる
第１のフッ素含有絶縁膜とを形成する工程と、下層の金
属配線及び第１のフッ素含有絶縁膜の上に層間絶縁膜を
形成する工程と、層間絶縁膜の上に上層の金属配線を形
成する工程とを備え、層間絶縁膜を形成する工程は、フ
ッ素がドープされた絶縁膜からなる第２のフッ素含有絶
縁膜を形成する工程と、シリコンの含有量が化学量論理
組成よりも大きいシリコンリッチ絶縁膜を形成する工程
とを含む。
【００１９】本発明の半導体装置の製造方法において、
層間絶縁膜を形成する工程は、下層の金属配線の上に第
１のシリコンリッチ絶縁膜を形成する工程と、第１のシ
リコンリッチ絶縁膜の上に第２のフッ素含有絶縁膜を形
成する工程と、第２のフッ素含有絶縁膜の上に第２のシ
リコンリッチ絶縁膜を形成する工程とを含むことが好ま
しい。
層間絶縁膜を形成する工程は、下層の金属配線の上に第
１のシリコンリッチ絶縁膜を形成する工程と、第１のシ
リコンリッチ絶縁膜の上に第２のフッ素含有絶縁膜を形
成する工程と、第２のフッ素含有絶縁膜の上に第２のシ
リコンリッチ絶縁膜を形成する工程とを含むことが好ま
しい。
【００２０】本発明の半導体装置の製造方法において、
シリコンリッチ絶縁膜は、シリコンの含有量が化学量論
理組成よりも大きいシリコンリッチ酸化膜であることが
好ましい。
シリコンリッチ絶縁膜は、シリコンの含有量が化学量論
理組成よりも大きいシリコンリッチ酸化膜であることが
好ましい。
【００２１】本発明の半導体装置の製造方法において、
シリコンリッチ絶縁膜は、シリコンの含有量が化学量論
理組成よりも大きいシリコンリッチ窒化膜であることが
好ましい。
シリコンリッチ絶縁膜は、シリコンの含有量が化学量論
理組成よりも大きいシリコンリッチ窒化膜であることが
好ましい。
【００２２】本発明の半導体装置の製造方法において、
第１のフッ素含有絶縁膜及び第２のフッ素含有絶縁膜
は、シリコン酸化膜にフッ素がドープされたフッ素含有
シリコン酸化膜であることが好ましい。
第１のフッ素含有絶縁膜及び第２のフッ素含有絶縁膜
は、シリコン酸化膜にフッ素がドープされたフッ素含有
シリコン酸化膜であることが好ましい。
【００２３】この場合、フッ素含有シリコン酸化膜は、
４１５℃〜４６０℃の温度下でプラズマＣＶＤ法により
堆積することが好ましい。
４１５℃〜４６０℃の温度下でプラズマＣＶＤ法により
堆積することが好ましい。
【００２４】
【発明の実施の形態】（第１の実施の形態）以下、本発
明の第１の実施形態に係る半導体装置について、図１を
参照しながら説明する。
明の第１の実施形態に係る半導体装置について、図１を
参照しながら説明する。
【００２５】図１は第１の実施形態に係る半導体装置の
断面構造を示しており、図１に示すように、半導体基板
１０の上にシリコン酸化膜からなる絶縁膜１１が形成さ
れており、該絶縁膜１１の上には、順次積層された、例
えば５０ｎｍの膜厚を有する第１のチタン膜１２ａ、例
えば５００ｎｍの膜厚を有する第１のアルミニウム合金
膜１２ｂ及び例えば５０ｎｍの膜厚を有する第１の窒化
チタン膜１２ｃからなる下層の金属配線１２が形成され
ている。尚、第１のアルミニウム合金膜１２ｂとして
は、エレクトロマイグレーションを防止するために、ア
ルミニウムに銅が含まれた合金（Ａｌ−０．５ａｔ％Ｃ
ｕ）であることが好ましい。
断面構造を示しており、図１に示すように、半導体基板
１０の上にシリコン酸化膜からなる絶縁膜１１が形成さ
れており、該絶縁膜１１の上には、順次積層された、例
えば５０ｎｍの膜厚を有する第１のチタン膜１２ａ、例
えば５００ｎｍの膜厚を有する第１のアルミニウム合金
膜１２ｂ及び例えば５０ｎｍの膜厚を有する第１の窒化
チタン膜１２ｃからなる下層の金属配線１２が形成され
ている。尚、第１のアルミニウム合金膜１２ｂとして
は、エレクトロマイグレーションを防止するために、ア
ルミニウムに銅が含まれた合金（Ａｌ−０．５ａｔ％Ｃ
ｕ）であることが好ましい。
【００２６】下層の金属配線１２を覆うように、シリコ
ンの含有量が化学量論理組成よりも大きい例えば２０ｎ
ｍの膜厚を有する第１のシリコンリッチ酸化膜１３が形
成され、該第１のシリコンリッチ酸化膜１３の上には、
シリコン酸化膜にフッ素がドープされた（フッ素濃度は
例えば５．０ａｔ％である）フッ素含有シリコン酸化膜
１４が形成されている。この場合、フッ素含有シリコン
酸化膜１４は、下層の金属配線１２同士の間及び下層の
金属配線１２の上側の両方に形成されていると共に、フ
ッ素含有シリコン酸化膜１４における下層の金属配線１
２の上側部分の膜厚としては例えば６００ｎｍ程度が好
ましい。また、フッ素含有シリコン酸化膜１４の上に
は、シリコンの含有量が化学量論理組成よりも大きい例
えば２０ｎｍの膜厚を有する第２のシリコンリッチ酸化
膜１５が形成され、該第２のシリコンリッチ酸化膜１５
の上には、フッ素がドープされていない例えば４００ｎ
ｍの膜厚を有するシリコン酸化膜１６が形成されてい
る。以上説明した、第１のシリコンリッチ酸化膜１３、
フッ素含有シリコン酸化膜１４、第２のシリコンリッチ
酸化膜１５及びシリコン酸化膜１６によって層間絶縁膜
が構成されている。
ンの含有量が化学量論理組成よりも大きい例えば２０ｎ
ｍの膜厚を有する第１のシリコンリッチ酸化膜１３が形
成され、該第１のシリコンリッチ酸化膜１３の上には、
シリコン酸化膜にフッ素がドープされた（フッ素濃度は
例えば５．０ａｔ％である）フッ素含有シリコン酸化膜
１４が形成されている。この場合、フッ素含有シリコン
酸化膜１４は、下層の金属配線１２同士の間及び下層の
金属配線１２の上側の両方に形成されていると共に、フ
ッ素含有シリコン酸化膜１４における下層の金属配線１
２の上側部分の膜厚としては例えば６００ｎｍ程度が好
ましい。また、フッ素含有シリコン酸化膜１４の上に
は、シリコンの含有量が化学量論理組成よりも大きい例
えば２０ｎｍの膜厚を有する第２のシリコンリッチ酸化
膜１５が形成され、該第２のシリコンリッチ酸化膜１５
の上には、フッ素がドープされていない例えば４００ｎ
ｍの膜厚を有するシリコン酸化膜１６が形成されてい
る。以上説明した、第１のシリコンリッチ酸化膜１３、
フッ素含有シリコン酸化膜１４、第２のシリコンリッチ
酸化膜１５及びシリコン酸化膜１６によって層間絶縁膜
が構成されている。
【００２７】シリコン酸化膜１６の上には、順次積層さ
れた、例えば５０ｎｍの膜厚を有する第２のチタン膜１
７ａ、例えば５００ｎｍの膜厚を有する第２のアルミニ
ウム合金膜１７ｂ及び例えば５０ｎｍの膜厚を有する第
２の窒化チタン膜１７ｃからなる上層の金属配線１７が
形成されている。尚、第２のアルミニウム合金膜１７ｂ
も、エレクトロマイグレーションを防止するために、ア
ルミニウムに銅が含まれた合金（Ａｌ−０．５ａｔ％Ｃ
ｕ）であることが好ましい。
れた、例えば５０ｎｍの膜厚を有する第２のチタン膜１
７ａ、例えば５００ｎｍの膜厚を有する第２のアルミニ
ウム合金膜１７ｂ及び例えば５０ｎｍの膜厚を有する第
２の窒化チタン膜１７ｃからなる上層の金属配線１７が
形成されている。尚、第２のアルミニウム合金膜１７ｂ
も、エレクトロマイグレーションを防止するために、ア
ルミニウムに銅が含まれた合金（Ａｌ−０．５ａｔ％Ｃ
ｕ）であることが好ましい。
【００２８】第１のチタン膜１２ａ及び第２のチタン膜
１７ａは、金属配線とコンタクト（タングステンプラ
グ）との接触抵抗を低減する機能を有し、第１の窒化チ
タン膜１２ｃ及び第２のチタン膜１７ｃは金属膜をパタ
ーニングして金属配線を形成する際の反射防止膜として
の機能を有し、シリコン酸化膜１６はフッ素含有シリコ
ン酸化膜１４と上層の金属配線１７との密着性を向上さ
せる機能を有している。
１７ａは、金属配線とコンタクト（タングステンプラ
グ）との接触抵抗を低減する機能を有し、第１の窒化チ
タン膜１２ｃ及び第２のチタン膜１７ｃは金属膜をパタ
ーニングして金属配線を形成する際の反射防止膜として
の機能を有し、シリコン酸化膜１６はフッ素含有シリコ
ン酸化膜１４と上層の金属配線１７との密着性を向上さ
せる機能を有している。
【００２９】第１の実施形態においては、フッ素含有シ
リコン酸化膜１４の下側に第１のシリコンリッチ酸化膜
１３が形成されていると共に、フッ素含有シリコン酸化
膜１４の上側に第２のシリコンリッチ酸化膜１５が形成
されているため、後に行なわれる熱処理工程において、
フッ素含有シリコン酸化膜１４に含まれるフッ素原子が
下側及び上側に拡散しようとするが、第１のシリコンリ
ッチ酸化膜１３及び第２のシリコンリッチ酸化膜１５に
おいては、結合手が余っている（未結合手を有する）シ
リコン原子が多く存在するので、フッ素原子は第１のシ
リコンリッチ酸化膜１３及び第２のシリコンリッチ酸化
膜１５に含まれる、結合手が余っているシリコン原子に
トラップされる。このため、フッ素含有シリコン酸化膜
１４に含まれるフッ素原子は下層の金属配線１２及び上
層の金属配線１７には殆ど到達しないので、下層の金属
配線１２及び上層の金属配線１７における層間絶縁膜と
の界面には変質層は形成されず、これによって、下層の
金属配線１２及び上層の金属配線１７と層間絶縁膜との
密着性は向上する。
リコン酸化膜１４の下側に第１のシリコンリッチ酸化膜
１３が形成されていると共に、フッ素含有シリコン酸化
膜１４の上側に第２のシリコンリッチ酸化膜１５が形成
されているため、後に行なわれる熱処理工程において、
フッ素含有シリコン酸化膜１４に含まれるフッ素原子が
下側及び上側に拡散しようとするが、第１のシリコンリ
ッチ酸化膜１３及び第２のシリコンリッチ酸化膜１５に
おいては、結合手が余っている（未結合手を有する）シ
リコン原子が多く存在するので、フッ素原子は第１のシ
リコンリッチ酸化膜１３及び第２のシリコンリッチ酸化
膜１５に含まれる、結合手が余っているシリコン原子に
トラップされる。このため、フッ素含有シリコン酸化膜
１４に含まれるフッ素原子は下層の金属配線１２及び上
層の金属配線１７には殆ど到達しないので、下層の金属
配線１２及び上層の金属配線１７における層間絶縁膜と
の界面には変質層は形成されず、これによって、下層の
金属配線１２及び上層の金属配線１７と層間絶縁膜との
密着性は向上する。
【００３０】ここで、第１のシリコンリッチ酸化膜１３
及び第２のシリコンリッチ酸化膜１５に含まれるシリコ
ンの量について検討する。化学量論的組成を持つシリコ
ン酸化膜（ＳｉＯ2 ）におけるＳｉのａｔ％は約３３．
３％（＝１／３）であるのに対して、第１のシリコンリ
ッチ酸化膜１３及び第２のシリコンリッチ酸化膜１５に
含まれるＳｉのａｔ％は、約３５．０％以上、例えば約
３６．２％程度が好ましい。その理由は、Ｓｉのａｔ％
が約３５．０％以上であると、フッ素濃度が例えば５．
０ａｔ％であるフッ素含有シリコン酸化膜１４に含まれ
るフッ素原子の通過を確実に防止できるためである。
及び第２のシリコンリッチ酸化膜１５に含まれるシリコ
ンの量について検討する。化学量論的組成を持つシリコ
ン酸化膜（ＳｉＯ2 ）におけるＳｉのａｔ％は約３３．
３％（＝１／３）であるのに対して、第１のシリコンリ
ッチ酸化膜１３及び第２のシリコンリッチ酸化膜１５に
含まれるＳｉのａｔ％は、約３５．０％以上、例えば約
３６．２％程度が好ましい。その理由は、Ｓｉのａｔ％
が約３５．０％以上であると、フッ素濃度が例えば５．
０ａｔ％であるフッ素含有シリコン酸化膜１４に含まれ
るフッ素原子の通過を確実に防止できるためである。
【００３１】ところで、シリコン酸化膜に含まれるシリ
コンの濃度の測定には、シリコン酸化膜に含まれるシリ
コンの濃度のバロメーターとして屈折率が用いられるこ
とが多く、屈折率が高いほどシリコン酸化膜に含まれる
シリコンの濃度は高くなる。例えば、Ｓｉのａｔ％が３
５．０％であるときには、シリコン酸化膜の屈折率は
１．４８であり、Ｓｉのａｔ％が３６．２％であるとき
には、シリコン酸化膜の屈折率は１．５０である。従っ
て、シリコンリッチ酸化膜の屈折率が１．４８以上であ
ると、シリコンリッチ酸化膜に含まれるＳｉのａｔ％は
３５．０％以上になるので、フッ素含有シリコン酸化膜
に含まれるフッ素原子の通過を確実に防止することがで
きる。 （第１の製造方法）以下、本発明の第１の実施形態に係
る半導体装置の第１の製造方法について、図２及び図３
を参照しながら説明する。
コンの濃度の測定には、シリコン酸化膜に含まれるシリ
コンの濃度のバロメーターとして屈折率が用いられるこ
とが多く、屈折率が高いほどシリコン酸化膜に含まれる
シリコンの濃度は高くなる。例えば、Ｓｉのａｔ％が３
５．０％であるときには、シリコン酸化膜の屈折率は
１．４８であり、Ｓｉのａｔ％が３６．２％であるとき
には、シリコン酸化膜の屈折率は１．５０である。従っ
て、シリコンリッチ酸化膜の屈折率が１．４８以上であ
ると、シリコンリッチ酸化膜に含まれるＳｉのａｔ％は
３５．０％以上になるので、フッ素含有シリコン酸化膜
に含まれるフッ素原子の通過を確実に防止することがで
きる。 （第１の製造方法）以下、本発明の第１の実施形態に係
る半導体装置の第１の製造方法について、図２及び図３
を参照しながら説明する。
【００３２】まず、図２（ａ）に示すように、シリコン
からなる半導体基板１００における素子分離領域にトレ
ンチ溝を形成した後、例えばＣＶＤ法によりトレンチ溝
にシリコン酸化膜を埋め込んで素子分離絶縁膜１０１を
形成する。
からなる半導体基板１００における素子分離領域にトレ
ンチ溝を形成した後、例えばＣＶＤ法によりトレンチ溝
にシリコン酸化膜を埋め込んで素子分離絶縁膜１０１を
形成する。
【００３３】次に、図２（ｂ）に示すように、半導体基
板１００の上に、不純物拡散領域、ゲート絶縁膜、ゲー
ト電極及びサイドウォールを有するトランジスタ素子１
０２を形成する。この場合、図２（ｂ）において中央に
位置するトランジスタ素子１０２は素子分離絶縁膜１０
１の前後において半導体基板１００と接続されている。
その後、図２（ｃ）に示すように、半導体基板１００の
上に全面に亘って、シリコン酸化膜からなる絶縁膜１０
３を形成する。
板１００の上に、不純物拡散領域、ゲート絶縁膜、ゲー
ト電極及びサイドウォールを有するトランジスタ素子１
０２を形成する。この場合、図２（ｂ）において中央に
位置するトランジスタ素子１０２は素子分離絶縁膜１０
１の前後において半導体基板１００と接続されている。
その後、図２（ｃ）に示すように、半導体基板１００の
上に全面に亘って、シリコン酸化膜からなる絶縁膜１０
３を形成する。
【００３４】次に、図３（ａ）に示すように、絶縁膜１
０３に形成されたコンタクトホールに例えばＣＶＤ法に
よりタングステンを埋め込んで第１のコンタクト１０４
を形成した後、絶縁膜１０３の上に、例えば５０ｎｍの
膜厚を有する第１のチタン膜１０５ａ、例えば５００ｎ
ｍの膜厚を有する第１のアルミニウム合金膜１０５ｂ及
び例えば５０ｎｍの膜厚を有する第１の窒化チタン膜１
０５ｃを順次積層した後、これら第１のチタン膜１０５
ａ、第１のアルミニウム合金膜１０５ｂ及び第１の窒化
チタン膜１０５ｃをパターニングして下層の金属配線１
０５を形成する。
０３に形成されたコンタクトホールに例えばＣＶＤ法に
よりタングステンを埋め込んで第１のコンタクト１０４
を形成した後、絶縁膜１０３の上に、例えば５０ｎｍの
膜厚を有する第１のチタン膜１０５ａ、例えば５００ｎ
ｍの膜厚を有する第１のアルミニウム合金膜１０５ｂ及
び例えば５０ｎｍの膜厚を有する第１の窒化チタン膜１
０５ｃを順次積層した後、これら第１のチタン膜１０５
ａ、第１のアルミニウム合金膜１０５ｂ及び第１の窒化
チタン膜１０５ｃをパターニングして下層の金属配線１
０５を形成する。
【００３５】次に、ＳｉＨ4 ガスとＯ2 ガスとＡｒガス
との混合ガスを用いるプラズマＣＶＤ法を行なって、下
層の金属配線１０５を覆うように、シリコンの含有量が
化学量論理組成よりも大きい例えば２０ｎｍの膜厚を有
する第１のシリコンリッチ酸化膜１０６（屈折率：１．
５０）を堆積する。
との混合ガスを用いるプラズマＣＶＤ法を行なって、下
層の金属配線１０５を覆うように、シリコンの含有量が
化学量論理組成よりも大きい例えば２０ｎｍの膜厚を有
する第１のシリコンリッチ酸化膜１０６（屈折率：１．
５０）を堆積する。
【００３６】次に、例えば３８０℃の温度下において、
ＳｉＨ4 ガスとＯ2 ガスとＳｉＦ4ガスとＡｒガスとの
混合ガスを用いるプラズマＣＶＤ法を行なって、第１の
シリコンリッチ酸化膜１０６の上に、シリコン酸化膜に
フッ素がドープされフッ素濃度が例えば５．０ａｔ％で
あるフッ素含有シリコン酸化膜１０７（比誘電率：３．
６）を堆積する。
ＳｉＨ4 ガスとＯ2 ガスとＳｉＦ4ガスとＡｒガスとの
混合ガスを用いるプラズマＣＶＤ法を行なって、第１の
シリコンリッチ酸化膜１０６の上に、シリコン酸化膜に
フッ素がドープされフッ素濃度が例えば５．０ａｔ％で
あるフッ素含有シリコン酸化膜１０７（比誘電率：３．
６）を堆積する。
【００３７】次に、ＳｉＨ4 ガスとＯ2 ガスとＡｒガス
との混合ガスを用いるプラズマＣＶＤ法を行なって、フ
ッ素含有シリコン酸化膜１０７の上に、シリコンの含有
量が化学量論理組成よりも大きい例えば２０ｎｍの膜厚
を有する第２のシリコンリッチ酸化膜１０８（屈折率：
１．５０）を堆積する。
との混合ガスを用いるプラズマＣＶＤ法を行なって、フ
ッ素含有シリコン酸化膜１０７の上に、シリコンの含有
量が化学量論理組成よりも大きい例えば２０ｎｍの膜厚
を有する第２のシリコンリッチ酸化膜１０８（屈折率：
１．５０）を堆積する。
【００３８】次に、ＳｉＨ4 ガスとＮ2ＯガスとＮ2 ガ
スとの混合ガスを用いるプラズマＣＶＤ法を行なって、
第２のシリコンリッチ酸化膜１０８の上に、例えば２０
００ｎｍの膜厚を有するシリコン酸化膜１０９（屈折
率：１．４６）を堆積した後、該シリコン酸化膜１０９
を例えばＣＭＰ法により全体の厚さが１０００ｎｍ程度
になるように研磨して、第１のシリコンリッチ酸化膜１
０６、フッ素含有シリコン酸化膜１０７、第２のシリコ
ンリッチ酸化膜１０８及びシリコン酸化膜１０９からな
り、表面が平坦な層間絶縁膜を形成する。
スとの混合ガスを用いるプラズマＣＶＤ法を行なって、
第２のシリコンリッチ酸化膜１０８の上に、例えば２０
００ｎｍの膜厚を有するシリコン酸化膜１０９（屈折
率：１．４６）を堆積した後、該シリコン酸化膜１０９
を例えばＣＭＰ法により全体の厚さが１０００ｎｍ程度
になるように研磨して、第１のシリコンリッチ酸化膜１
０６、フッ素含有シリコン酸化膜１０７、第２のシリコ
ンリッチ酸化膜１０８及びシリコン酸化膜１０９からな
り、表面が平坦な層間絶縁膜を形成する。
【００３９】次に、図３（ｂ）に示すように、層間絶縁
膜に形成されたコンタクトホールに例えばＣＶＤ法によ
りタングステンを埋め込んで第２のコンタクト１１０を
形成した後、シリコン酸化膜１０９の上に、例えば５０
ｎｍの膜厚を有する第２のチタン膜１１１ａ、例えば５
００ｎｍの膜厚を有する第２のアルミニウム合金膜１１
１ｂ及び例えば５０ｎｍの膜厚を有する第２の窒化チタ
ン膜１１１ｃを順次積層した後、これら第２のチタン膜
１１１ａ、第２のアルミニウム合金膜１１１ｂ及び第２
の窒化チタン膜１１１ｃをパターニングして上層の金属
配線１１１を形成すると、第１の実施形態に係る半導体
装置が得られる。 （第２の製造方法）以下、本発明の第１の実施形態に係
る半導体装置の第２の製造方法について説明する。
膜に形成されたコンタクトホールに例えばＣＶＤ法によ
りタングステンを埋め込んで第２のコンタクト１１０を
形成した後、シリコン酸化膜１０９の上に、例えば５０
ｎｍの膜厚を有する第２のチタン膜１１１ａ、例えば５
００ｎｍの膜厚を有する第２のアルミニウム合金膜１１
１ｂ及び例えば５０ｎｍの膜厚を有する第２の窒化チタ
ン膜１１１ｃを順次積層した後、これら第２のチタン膜
１１１ａ、第２のアルミニウム合金膜１１１ｂ及び第２
の窒化チタン膜１１１ｃをパターニングして上層の金属
配線１１１を形成すると、第１の実施形態に係る半導体
装置が得られる。 （第２の製造方法）以下、本発明の第１の実施形態に係
る半導体装置の第２の製造方法について説明する。
【００４０】第２の製造方法は、フッ素含有シリコン酸
化膜１０７の堆積方法に特徴を有し、他の工程について
は、第１の製造方法と同様であるので、ここでは、フッ
素含有シリコン酸化膜１０７の堆積方法についてのみ説
明する。
化膜１０７の堆積方法に特徴を有し、他の工程について
は、第１の製造方法と同様であるので、ここでは、フッ
素含有シリコン酸化膜１０７の堆積方法についてのみ説
明する。
【００４１】第２の製造方法においては、４１５℃〜４
６０℃の温度下において、ＳｉＨ4ガスとＯ2 ガスとＳ
ｉＦ4 ガスとＡｒガスとの混合ガスを用いるプラズマＣ
ＶＤ法を行なって、シリコン酸化膜にフッ素がドープさ
れたフッ素濃度が例えば５．０ａｔ％であるフッ素含有
シリコン酸化膜１０７を堆積する。以下、プラズマＣＶ
Ｄ法の温度範囲を４１５℃〜４６０℃に設定する理由に
ついて説明する。
６０℃の温度下において、ＳｉＨ4ガスとＯ2 ガスとＳ
ｉＦ4 ガスとＡｒガスとの混合ガスを用いるプラズマＣ
ＶＤ法を行なって、シリコン酸化膜にフッ素がドープさ
れたフッ素濃度が例えば５．０ａｔ％であるフッ素含有
シリコン酸化膜１０７を堆積する。以下、プラズマＣＶ
Ｄ法の温度範囲を４１５℃〜４６０℃に設定する理由に
ついて説明する。
【００４２】図４（ａ）〜（ｃ）は、プラズマＣＶＤ法
により堆積されたフッ素含有シリコン酸化膜１０７中に
おける、Ｓｉ原子、Ｏ原子及びＦ原子の結合状態を示し
ている。図４（ａ）は、隣り合うＳｉ原子にＯ原子とＦ
原子とが交互に結合した状態を示し、図４（ｂ）は、隣
り合うＳｉ原子にはＯ原子を介してＦ原子が結合した状
態を示し、図４（ｃ）は、隣り合うＳｉ原子にＦ原子が
直接に結合した状態を示している。図４（ａ）に示すよ
うに、Ｓｉ原子にＯ原子とＦ原子とが交互に結合してい
ると、Ｆ原子とＳｉ原子との結合力は大きい。これに対
して、図４（ｂ）に示すように、Ｓｉ原子にＯ原子を介
してＦ原子が結合していると、Ｆ原子とＯ原子との結合
が切れやすくなり、また、図４（ｃ）に示すように、隣
り合うＳｉ原子にＦ原子が結合していると、Ｓｉ原子と
Ｆ原子との結合が切れやすいことが知られている。
により堆積されたフッ素含有シリコン酸化膜１０７中に
おける、Ｓｉ原子、Ｏ原子及びＦ原子の結合状態を示し
ている。図４（ａ）は、隣り合うＳｉ原子にＯ原子とＦ
原子とが交互に結合した状態を示し、図４（ｂ）は、隣
り合うＳｉ原子にはＯ原子を介してＦ原子が結合した状
態を示し、図４（ｃ）は、隣り合うＳｉ原子にＦ原子が
直接に結合した状態を示している。図４（ａ）に示すよ
うに、Ｓｉ原子にＯ原子とＦ原子とが交互に結合してい
ると、Ｆ原子とＳｉ原子との結合力は大きい。これに対
して、図４（ｂ）に示すように、Ｓｉ原子にＯ原子を介
してＦ原子が結合していると、Ｆ原子とＯ原子との結合
が切れやすくなり、また、図４（ｃ）に示すように、隣
り合うＳｉ原子にＦ原子が結合していると、Ｓｉ原子と
Ｆ原子との結合が切れやすいことが知られている。
【００４３】我々は、種々の温度下でプラズマＣＶＤ法
を行なってみたところ、４１５℃以上の温度でプラズマ
ＣＶＤ法を行なうと、図４（ａ）に示す結合状態が増加
すると共に図４（ｂ）及び（ｃ）に示す結合状態が減少
すること、及び、４１０℃以下の温度でプラズマＣＶＤ
法を行なうと、図４（ｂ）又は図４（ｃ）に示す結合状
態が増加することを見い出した。この場合、プラズマＣ
ＶＤ法の温度が高くなるほど、図４（ａ）に示す結合状
態が増加することも分かった。
を行なってみたところ、４１５℃以上の温度でプラズマ
ＣＶＤ法を行なうと、図４（ａ）に示す結合状態が増加
すると共に図４（ｂ）及び（ｃ）に示す結合状態が減少
すること、及び、４１０℃以下の温度でプラズマＣＶＤ
法を行なうと、図４（ｂ）又は図４（ｃ）に示す結合状
態が増加することを見い出した。この場合、プラズマＣ
ＶＤ法の温度が高くなるほど、図４（ａ）に示す結合状
態が増加することも分かった。
【００４４】一方、プラズマＣＶＤ法の温度が４６０℃
を超えると、下層の金属配線１０５を構成する第１のア
ルミニウム合金膜１０５ｂが溶融しやすくなるので、下
層の金属配線１０５の断面形状が乱れてくる。
を超えると、下層の金属配線１０５を構成する第１のア
ルミニウム合金膜１０５ｂが溶融しやすくなるので、下
層の金属配線１０５の断面形状が乱れてくる。
【００４５】従って、プラズマＣＶＤ法の温度範囲とし
ては４１５℃〜４６０℃が好ましい。
ては４１５℃〜４６０℃が好ましい。
【００４６】図５は、従来の方法により得られた層間絶
縁膜（従来例）、第１の製造方法により得られた層間絶
縁膜（ｅｘ．１）及び第２の製造方法により得られた層
間絶縁膜（ｅｘ．２）における、表面から深さ方向に対
するフッ素濃度の変化を示している。尚、図５は、二次
イオン分析測定方法（ＳＩＭＳ）により得られた測定デ
ータであって、ＳｉＯ2 (5)(16) はフッ素がドープされ
ていないシリコン酸化膜の領域を示し、ＳｉＯ2 (15)は
シリコンリッチ酸化膜の領域を示し、ＳｉＯＦ(4)(14)
はフッ素含有シリコン酸化膜の領域を示している。
縁膜（従来例）、第１の製造方法により得られた層間絶
縁膜（ｅｘ．１）及び第２の製造方法により得られた層
間絶縁膜（ｅｘ．２）における、表面から深さ方向に対
するフッ素濃度の変化を示している。尚、図５は、二次
イオン分析測定方法（ＳＩＭＳ）により得られた測定デ
ータであって、ＳｉＯ2 (5)(16) はフッ素がドープされ
ていないシリコン酸化膜の領域を示し、ＳｉＯ2 (15)は
シリコンリッチ酸化膜の領域を示し、ＳｉＯＦ(4)(14)
はフッ素含有シリコン酸化膜の領域を示している。
【００４７】図５から、第１の実施形態（ｅｘ．１及び
ｅｘ．２）によると、従来例に比べて、フッ素含有シリ
コン酸化膜におけるフッ素の濃度が高いこと、及び表面
からの深さが同じ部位においてはシリコン酸化膜におけ
るフッ素の濃度が低いことが分かると共に、第１の実施
形態（ｅｘ．１及びｅｘ．２）においては、シリコンリ
ッチ酸化膜の領域においてフッ素濃度が大きく変化して
いることが分かる。また、ｅｘ．２はｅｘ．１に比べ
て、表面からの深さが同じ部位においてはシリコン酸化
膜におけるフッ素の濃度が低いことが分かる。
ｅｘ．２）によると、従来例に比べて、フッ素含有シリ
コン酸化膜におけるフッ素の濃度が高いこと、及び表面
からの深さが同じ部位においてはシリコン酸化膜におけ
るフッ素の濃度が低いことが分かると共に、第１の実施
形態（ｅｘ．１及びｅｘ．２）においては、シリコンリ
ッチ酸化膜の領域においてフッ素濃度が大きく変化して
いることが分かる。また、ｅｘ．２はｅｘ．１に比べ
て、表面からの深さが同じ部位においてはシリコン酸化
膜におけるフッ素の濃度が低いことが分かる。
【００４８】以上のことから、第１の実施形態により得
られる層間絶縁膜においては従来の層間絶縁膜に比べて
Ｆ原子のシリコン酸化膜への拡散が少ないこと、及び第
２の製造方法により得られる層間絶縁膜においては第１
の製造方法により得られる層間絶縁膜に比べてＦ原子の
シリコン酸化膜への拡散が少ないことが確認された。 （第２の実施形態）以下、本発明の第２の実施形態に係
る半導体装置の製造方法について図６を参照しながら説
明する。
られる層間絶縁膜においては従来の層間絶縁膜に比べて
Ｆ原子のシリコン酸化膜への拡散が少ないこと、及び第
２の製造方法により得られる層間絶縁膜においては第１
の製造方法により得られる層間絶縁膜に比べてＦ原子の
シリコン酸化膜への拡散が少ないことが確認された。 （第２の実施形態）以下、本発明の第２の実施形態に係
る半導体装置の製造方法について図６を参照しながら説
明する。
【００４９】図６は第２の実施形態に係る半導体装置の
断面構造を示しており、図６に示すように、半導体基板
２０の上に、シリコン酸化膜にフッ素がドープされフッ
素濃度が例えば５．０ａｔ％である第１のフッ素含有シ
リコン酸化膜２１が形成されており、該第１のフッ素含
有シリコン酸化膜２１に、窒化チタン膜又は窒化タンタ
ル膜からなる第１のバリア層２２ａと第１の銅膜２２ｂ
とからなる下層の金属配線２２が埋め込まれている。
断面構造を示しており、図６に示すように、半導体基板
２０の上に、シリコン酸化膜にフッ素がドープされフッ
素濃度が例えば５．０ａｔ％である第１のフッ素含有シ
リコン酸化膜２１が形成されており、該第１のフッ素含
有シリコン酸化膜２１に、窒化チタン膜又は窒化タンタ
ル膜からなる第１のバリア層２２ａと第１の銅膜２２ｂ
とからなる下層の金属配線２２が埋め込まれている。
【００５０】第１のフッ素含有シリコン酸化膜２１及び
下層の金属配線２２の上には全面に亘って、シリコンの
含有量が化学量論理組成よりも大きいシリコンリッチ窒
化膜２３が形成されている。
下層の金属配線２２の上には全面に亘って、シリコンの
含有量が化学量論理組成よりも大きいシリコンリッチ窒
化膜２３が形成されている。
【００５１】シリコンリッチ窒化膜２３の上には、シリ
コン酸化膜にフッ素がドープされフッ素濃度が例えば
５．０ａｔ％である第２のフッ素含有シリコン酸化膜２
４が形成されており、該第２のフッ素含有シリコン酸化
膜２４に、窒化チタン膜又は窒化タンタル膜からなる第
２のバリア層２５ａと第２の銅膜２５ｂとからなる上層
の金属配線２５が埋め込まれている。
コン酸化膜にフッ素がドープされフッ素濃度が例えば
５．０ａｔ％である第２のフッ素含有シリコン酸化膜２
４が形成されており、該第２のフッ素含有シリコン酸化
膜２４に、窒化チタン膜又は窒化タンタル膜からなる第
２のバリア層２５ａと第２の銅膜２５ｂとからなる上層
の金属配線２５が埋め込まれている。
【００５２】第２の実施形態においては、第２のフッ素
含有シリコン酸化膜２４の下側にシリコンリッチ窒化膜
２３が形成されているため、後に行なわれる熱処理工程
において、第２のフッ素含有シリコン酸化膜２４に含ま
れるフッ素原子が下側に拡散しようとしても、フッ素原
子は、シリコンリッチ窒化膜２３に含まれ結合手が余っ
ているシリコン原子にトラップされる。このため、第２
のフッ素含有シリコン酸化膜２４に含まれるフッ素原子
は下層の金属配線２２には殆ど到達しないので、下層の
金属配線２２における層間絶縁膜との界面には変質層は
形成されず、これによって、下層の金属配線２２と層間
絶縁膜との密着性は向上する。
含有シリコン酸化膜２４の下側にシリコンリッチ窒化膜
２３が形成されているため、後に行なわれる熱処理工程
において、第２のフッ素含有シリコン酸化膜２４に含ま
れるフッ素原子が下側に拡散しようとしても、フッ素原
子は、シリコンリッチ窒化膜２３に含まれ結合手が余っ
ているシリコン原子にトラップされる。このため、第２
のフッ素含有シリコン酸化膜２４に含まれるフッ素原子
は下層の金属配線２２には殆ど到達しないので、下層の
金属配線２２における層間絶縁膜との界面には変質層は
形成されず、これによって、下層の金属配線２２と層間
絶縁膜との密着性は向上する。
【００５３】特に、第２の実施形態においては、第１の
実施形態におけるシリコンリッチ酸化膜（密度：２．３
ｇ／ｃｍ3 ）に代えて、膜質が緻密であるシリコンリッ
チ窒化膜（密度：２．７ｇ／ｃｍ3 ）を形成したため、
第２のフッ素含有シリコン酸化膜２４に含まれるフッ素
原子はシリコンリッチ窒化膜２３を通過し難い。
実施形態におけるシリコンリッチ酸化膜（密度：２．３
ｇ／ｃｍ3 ）に代えて、膜質が緻密であるシリコンリッ
チ窒化膜（密度：２．７ｇ／ｃｍ3 ）を形成したため、
第２のフッ素含有シリコン酸化膜２４に含まれるフッ素
原子はシリコンリッチ窒化膜２３を通過し難い。
【００５４】ここで、シリコンリッチ窒化膜２３に含ま
れるシリコンの量について検討する。化学量論的組成を
持つシリコン窒化膜（Ｓｉ3Ｎ4）におけるＳｉのａｔ％
は約４３％（＝３／７）であるのに対して、シリコンリ
ッチ窒化膜２３に含まれるＳｉのａｔ％は約４５％以上
であることが好ましい。その理由は、Ｓｉのａｔ％が約
４５％以上であると、フッ素濃度が例えば５．０ａｔ％
である第２のフッ素含有シリコン酸化膜２４に含まれる
フッ素原子の拡散を確実に防止することができるためで
ある。
れるシリコンの量について検討する。化学量論的組成を
持つシリコン窒化膜（Ｓｉ3Ｎ4）におけるＳｉのａｔ％
は約４３％（＝３／７）であるのに対して、シリコンリ
ッチ窒化膜２３に含まれるＳｉのａｔ％は約４５％以上
であることが好ましい。その理由は、Ｓｉのａｔ％が約
４５％以上であると、フッ素濃度が例えば５．０ａｔ％
である第２のフッ素含有シリコン酸化膜２４に含まれる
フッ素原子の拡散を確実に防止することができるためで
ある。
【００５５】シリコン酸化膜の場合について前述したよ
うに、シリコン窒化膜に含まれるシリコンの濃度の測定
には、シリコン窒化膜に含まれるシリコンの濃度のバロ
メーターとして屈折率が用いられることが多い。Ｓｉの
ａｔ％が４５％であるときには、屈折率は２．０５であ
る。従って、シリコンリッチ窒化膜の屈折率が２．０５
以上であると、シリコンリッチ窒化膜に含まれるＳｉの
ａｔ％は４５％以上になるので、フッ素含有シリコン窒
化膜に含まれるフッ素原子の通過を確実に防止すること
ができる。
うに、シリコン窒化膜に含まれるシリコンの濃度の測定
には、シリコン窒化膜に含まれるシリコンの濃度のバロ
メーターとして屈折率が用いられることが多い。Ｓｉの
ａｔ％が４５％であるときには、屈折率は２．０５であ
る。従って、シリコンリッチ窒化膜の屈折率が２．０５
以上であると、シリコンリッチ窒化膜に含まれるＳｉの
ａｔ％は４５％以上になるので、フッ素含有シリコン窒
化膜に含まれるフッ素原子の通過を確実に防止すること
ができる。
【００５６】尚、第１のバリア層２２ａ及び第２のバリ
ア層２５ａは、第１又は第２のフッ素含有シリコン酸化
膜２１、２４に含まれる酸素原子が第１又は第２の銅膜
２２ｂ、２５ｂに拡散したり、第１又は第２の銅膜２２
ｂ、２５ｂに含まれる銅原子が第１又は第２のフッ素含
有シリコン酸化膜２１、２４に拡散したりすることを防
止するために設けられているが、第１のバリア層２２ａ
及び第２のバリア層２５ａは、緻密な窒化チタン膜又は
窒化タンタル膜からなるため、第１のフッ素含有シリコ
ン酸化膜２１に含まれるフッ素原子が下層の金属配線２
２の第１の銅膜２２ｂに拡散すること及び第２のフッ素
含有シリコン酸化膜２４に含まれるフッ素原子が上層の
金属配線２５の第２の銅膜２５ｂに拡散することをも防
止する。 （製造方法）以下、本発明の第２の実施形態に係る半導
体装置の製造方法について、図７及び図８を参照しなが
ら説明する。
ア層２５ａは、第１又は第２のフッ素含有シリコン酸化
膜２１、２４に含まれる酸素原子が第１又は第２の銅膜
２２ｂ、２５ｂに拡散したり、第１又は第２の銅膜２２
ｂ、２５ｂに含まれる銅原子が第１又は第２のフッ素含
有シリコン酸化膜２１、２４に拡散したりすることを防
止するために設けられているが、第１のバリア層２２ａ
及び第２のバリア層２５ａは、緻密な窒化チタン膜又は
窒化タンタル膜からなるため、第１のフッ素含有シリコ
ン酸化膜２１に含まれるフッ素原子が下層の金属配線２
２の第１の銅膜２２ｂに拡散すること及び第２のフッ素
含有シリコン酸化膜２４に含まれるフッ素原子が上層の
金属配線２５の第２の銅膜２５ｂに拡散することをも防
止する。 （製造方法）以下、本発明の第２の実施形態に係る半導
体装置の製造方法について、図７及び図８を参照しなが
ら説明する。
【００５７】まず、図７（ａ）に示すように、ＳｉＨ4
ガスとＯ2 ガスとＳｉＦ4 ガスとＡｒガスとの混合ガス
を用いるプラズマＣＶＤ法を行なって、シリコンからな
る半導体基板２００の上に、シリコン酸化膜にフッ素が
ドープされたフッ素濃度が例えば５．０ａｔ％である第
１のフッ素含有シリコン酸化膜２０１を堆積した後、該
第１のフッ素含有シリコン酸化膜２０１における配線形
成領域に第１の配線溝２０１ａを形成する。
ガスとＯ2 ガスとＳｉＦ4 ガスとＡｒガスとの混合ガス
を用いるプラズマＣＶＤ法を行なって、シリコンからな
る半導体基板２００の上に、シリコン酸化膜にフッ素が
ドープされたフッ素濃度が例えば５．０ａｔ％である第
１のフッ素含有シリコン酸化膜２０１を堆積した後、該
第１のフッ素含有シリコン酸化膜２０１における配線形
成領域に第１の配線溝２０１ａを形成する。
【００５８】次に、図７（ｂ）に示すように、チタン又
はタンタルからなるターゲットを用いるスパッタリング
法を窒素雰囲気中で行なって、第１の配線溝２０１ａを
含む半導体基板２００の上に全面に亘って、窒化チタン
膜又は窒化タンタル膜からなる第１のバリア層２０２を
堆積した後、メッキ法により第１のバリア層２０２の上
に第１の銅膜２０３を全面に亘って堆積する。
はタンタルからなるターゲットを用いるスパッタリング
法を窒素雰囲気中で行なって、第１の配線溝２０１ａを
含む半導体基板２００の上に全面に亘って、窒化チタン
膜又は窒化タンタル膜からなる第１のバリア層２０２を
堆積した後、メッキ法により第１のバリア層２０２の上
に第１の銅膜２０３を全面に亘って堆積する。
【００５９】次に、図７（ｃ）に示すように、例えばＣ
ＭＰ法により、第１のバリア層２０２及び第１の銅膜２
０３における半導体基板２００の表面上に露出している
部分を除去して、第１のバリア層２０２及び第１の銅膜
２０３からなる下層の金属配線２０４を形成する。
ＭＰ法により、第１のバリア層２０２及び第１の銅膜２
０３における半導体基板２００の表面上に露出している
部分を除去して、第１のバリア層２０２及び第１の銅膜
２０３からなる下層の金属配線２０４を形成する。
【００６０】次に、図８（ａ）に示すように、ＳｉＨ4
ガスとＮＨ3 ガスとＮ2 ガスとの混合ガスを用いるプラ
ズマＣＶＤ法を行なって、下層の金属配線２０４の上を
含む半導体基板２００の上に全面に亘って、シリコンの
含有量が化学量論理組成よりも大きいシリコンリッチ窒
化膜２０５（屈折率：２．０５）を堆積する。
ガスとＮＨ3 ガスとＮ2 ガスとの混合ガスを用いるプラ
ズマＣＶＤ法を行なって、下層の金属配線２０４の上を
含む半導体基板２００の上に全面に亘って、シリコンの
含有量が化学量論理組成よりも大きいシリコンリッチ窒
化膜２０５（屈折率：２．０５）を堆積する。
【００６１】次に、ＳｉＨ4 ガスとＯ2 ガスとＳｉＦ4
ガスとＡｒガスとの混合ガスを用いるプラズマＣＶＤ法
を行なって、シリコン酸化膜にフッ素がドープされフッ
素濃度が例えば５．０ａｔ％である第２のフッ素含有シ
リコン酸化膜２０６を堆積した後、該第２のフッ素含有
シリコン酸化膜２０６における配線形成領域に第２の配
線溝２０６ａを形成する。
ガスとＡｒガスとの混合ガスを用いるプラズマＣＶＤ法
を行なって、シリコン酸化膜にフッ素がドープされフッ
素濃度が例えば５．０ａｔ％である第２のフッ素含有シ
リコン酸化膜２０６を堆積した後、該第２のフッ素含有
シリコン酸化膜２０６における配線形成領域に第２の配
線溝２０６ａを形成する。
【００６２】次に、図８（ｂ）に示すように、チタン又
はタンタルからなるターゲットを用いるスパッタリング
法を窒素雰囲気中で行なって、第２の配線溝２０６ａを
含む半導体基板２００の上に全面に亘って、窒化チタン
膜又は窒化タンタル膜からなる第２のバリア層２０８を
堆積した後、メッキ法により第２のバリア層２０８の上
に第２の銅膜２０９を全面に亘って堆積する。その後、
例えばＣＭＰ法により、第２のバリア層２０８及び第２
の銅膜２０９における第２のフッ素含有シリコン酸化膜
２０６の表面上に露出している部分を除去して、第２の
バリア層２０８及び第２の銅膜２０９からなる上層の金
属配線を形成すると、図６に示す第２の実施形態に係る
半導体装置が得られる。
はタンタルからなるターゲットを用いるスパッタリング
法を窒素雰囲気中で行なって、第２の配線溝２０６ａを
含む半導体基板２００の上に全面に亘って、窒化チタン
膜又は窒化タンタル膜からなる第２のバリア層２０８を
堆積した後、メッキ法により第２のバリア層２０８の上
に第２の銅膜２０９を全面に亘って堆積する。その後、
例えばＣＭＰ法により、第２のバリア層２０８及び第２
の銅膜２０９における第２のフッ素含有シリコン酸化膜
２０６の表面上に露出している部分を除去して、第２の
バリア層２０８及び第２の銅膜２０９からなる上層の金
属配線を形成すると、図６に示す第２の実施形態に係る
半導体装置が得られる。
【００６３】尚、第１の実施形態及び第２の実施形態に
おいては、フッ素がドープされたフッ素含有絶縁膜とし
て、シリコン酸化膜にフッ素がドープされたフッ素含有
シリコン酸化膜を用いたが、これに代えて、シリコン窒
化膜にフッ素がドープされたフッ素含有シリコン窒化膜
を用いてもよい。
おいては、フッ素がドープされたフッ素含有絶縁膜とし
て、シリコン酸化膜にフッ素がドープされたフッ素含有
シリコン酸化膜を用いたが、これに代えて、シリコン窒
化膜にフッ素がドープされたフッ素含有シリコン窒化膜
を用いてもよい。
【００６４】
【発明の効果】本発明に係る半導体装置によると、第１
のフッ素含有絶縁膜又は第２のフッ素含有絶縁膜に含ま
れるフッ素原子は、拡散しようとしても、シリコンリッ
チ絶縁膜に含まれ結合手が余っているシリコン原子にト
ラップされてしまい、シリコンリッチ絶縁膜を殆ど通過
することができないため、フッ素原子は下層又は上層の
金属配線に到達しないので、下層又は上層の金属配線に
おける層間絶縁膜との界面において変質層が形成され
ず、これにより、下層又は上層の金属配線と層間絶縁膜
との密着性は向上する。
のフッ素含有絶縁膜又は第２のフッ素含有絶縁膜に含ま
れるフッ素原子は、拡散しようとしても、シリコンリッ
チ絶縁膜に含まれ結合手が余っているシリコン原子にト
ラップされてしまい、シリコンリッチ絶縁膜を殆ど通過
することができないため、フッ素原子は下層又は上層の
金属配線に到達しないので、下層又は上層の金属配線に
おける層間絶縁膜との界面において変質層が形成され
ず、これにより、下層又は上層の金属配線と層間絶縁膜
との密着性は向上する。
【００６５】従って、本発明に係る半導体装置による
と、下層の金属配線同士及び下層の金属配線と上層の金
属配線との間の寄生容量を低減できると共に、下層又は
上層の金属配線と層間絶縁膜との密着性を向上させるこ
とができるので、信頼性の高い半導体装置を実現するこ
とができる。
と、下層の金属配線同士及び下層の金属配線と上層の金
属配線との間の寄生容量を低減できると共に、下層又は
上層の金属配線と層間絶縁膜との密着性を向上させるこ
とができるので、信頼性の高い半導体装置を実現するこ
とができる。
【００６６】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、第２のフッ素含有絶縁膜の下側の第１の
シリコンリッチ絶縁膜と、第２のフッ素含有絶縁膜の上
側の第２のシリコンリッチ絶縁膜とからなると、第１の
フッ素含有絶縁膜に含まれるフッ素原子は上層の金属配
線に到達しなくなると共に、第２のフッ素含有絶縁膜に
含まれるフッ素原子は上層の金属配線及び下層の金属配
線のいずれにも到達しなくなる。
ッチ絶縁膜が、第２のフッ素含有絶縁膜の下側の第１の
シリコンリッチ絶縁膜と、第２のフッ素含有絶縁膜の上
側の第２のシリコンリッチ絶縁膜とからなると、第１の
フッ素含有絶縁膜に含まれるフッ素原子は上層の金属配
線に到達しなくなると共に、第２のフッ素含有絶縁膜に
含まれるフッ素原子は上層の金属配線及び下層の金属配
線のいずれにも到達しなくなる。
【００６７】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、１．４８以上の屈折率を有するシリコン
リッチ酸化膜であると、フッ素原子がシリコンリッチ酸
化膜を通過する事態を確実に防止することができる。
ッチ絶縁膜が、１．４８以上の屈折率を有するシリコン
リッチ酸化膜であると、フッ素原子がシリコンリッチ酸
化膜を通過する事態を確実に防止することができる。
【００６８】本発明の半導体装置において、シリコンリ
ッチ絶縁膜が、２．０５以上の屈折率を有するシリコン
リッチ窒化膜であると、フッ素原子がシリコンリッチ窒
化膜を通過する事態を確実に防止することができる。
ッチ絶縁膜が、２．０５以上の屈折率を有するシリコン
リッチ窒化膜であると、フッ素原子がシリコンリッチ窒
化膜を通過する事態を確実に防止することができる。
【００６９】本発明の半導体装置において、第１のフッ
素含有絶縁膜及び第２のフッ素含有絶縁膜がフッ素含有
シリコン酸化膜であると、下層の金属配線同士及び下層
の金属配線と上層の金属配線との間の寄生容量を確実に
低減することができる。
素含有絶縁膜及び第２のフッ素含有絶縁膜がフッ素含有
シリコン酸化膜であると、下層の金属配線同士及び下層
の金属配線と上層の金属配線との間の寄生容量を確実に
低減することができる。
【００７０】本発明の半導体装置の製造方法によると、
層間絶縁膜を形成する工程は、フッ素がドープされた絶
縁膜からなる第２のフッ素含有絶縁膜を形成する工程
と、シリコンの含有量が化学量論理組成よりも大きいシ
リコンリッチ絶縁膜を形成する工程とを含むため、フッ
素がドープされた絶縁膜からなる第２のフッ素含有絶縁
膜と、シリコンの含有量が化学量論理組成よりも大きい
シリコンリッチ絶縁膜とを有する層間絶縁膜を確実に形
成することができる。
層間絶縁膜を形成する工程は、フッ素がドープされた絶
縁膜からなる第２のフッ素含有絶縁膜を形成する工程
と、シリコンの含有量が化学量論理組成よりも大きいシ
リコンリッチ絶縁膜を形成する工程とを含むため、フッ
素がドープされた絶縁膜からなる第２のフッ素含有絶縁
膜と、シリコンの含有量が化学量論理組成よりも大きい
シリコンリッチ絶縁膜とを有する層間絶縁膜を確実に形
成することができる。
【００７１】本発明の半導体装置の製造方法において、
第１のフッ素含有絶縁膜及び第２のフッ素含有絶縁膜
が、４１５℃〜４６０℃の温度下でプラズマＣＶＤ法に
より堆積されたフッ素含有シリコン酸化膜であると、フ
ッ素含有シリコン酸化膜に含まれるフッ素原子はシリコ
ン原子から切れ難くなるので、フッ素原子の拡散を一層
防止することができる。
第１のフッ素含有絶縁膜及び第２のフッ素含有絶縁膜
が、４１５℃〜４６０℃の温度下でプラズマＣＶＤ法に
より堆積されたフッ素含有シリコン酸化膜であると、フ
ッ素含有シリコン酸化膜に含まれるフッ素原子はシリコ
ン原子から切れ難くなるので、フッ素原子の拡散を一層
防止することができる。
【図１】本発明の第１の実施形態に係る半導体装置の断
面図である。
面図である。
【図２】（ａ）〜（ｃ）は本発明の第１の実施形態に係
る半導体装置の第１の製造方法の各工程を示す断面図で
ある。
る半導体装置の第１の製造方法の各工程を示す断面図で
ある。
【図３】（ａ）及び（ｂ）は本発明の第１の実施形態に
係る半導体装置の第１の製造方法の各工程を示す断面図
である。
係る半導体装置の第１の製造方法の各工程を示す断面図
である。
【図４】（ａ）〜（ｃ）は、プラズマＣＶＤ法により堆
積されたフッ素含有シリコン酸化膜中における、Ｓｉ原
子、Ｏ原子及びＦ原子の結合状態を示す模式図である。
積されたフッ素含有シリコン酸化膜中における、Ｓｉ原
子、Ｏ原子及びＦ原子の結合状態を示す模式図である。
【図５】従来、第１の製造方法及び第２の製造方法によ
り得られた層間絶縁膜における、表面から深さ方向に対
するフッ素濃度の変化を示す図である。
り得られた層間絶縁膜における、表面から深さ方向に対
するフッ素濃度の変化を示す図である。
【図６】本発明の第２の実施形態に係る半導体装置の断
面図である。
面図である。
【図７】（ａ）〜（ｃ）は本発明の第２の実施形態に係
る半導体装置の製造方法の各工程を示す断面図である。
る半導体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）及び（ｂ）は本発明の第２の実施形態に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図９】従来半導体装置の断面図である。
１０ 半導体基板 １１ 絶縁膜 １２ 下層の金属配線 １２ａ 第１のチタン膜 １２ｂ 第１のアルミニウム合金膜 １２ｃ 第１の窒化チタン膜 １３ 第１のシリコンリッチ酸化膜 １４ フッ素含有シリコン酸化膜 １５ 第２のシリコンリッチ酸化膜 １６ シリコン酸化膜 １７ 上層の金属配線 １７ａ 第２のチタン膜 １７ｂ 第２のアルミニウム合金膜 １７ｃ 第２の窒化チタン膜 ２０ 半導体基板 ２１ 第１のフッ素含有シリコン酸化膜 ２２ 下層の金属配線 ２２ａ 第１のバリア層 ２２ｂ 第１の銅膜 ２３ シリコンリッチ窒化膜 ２４ 第２のフッ素含有シリコン酸化膜 ２５ 上層の金属配線 ２５ａ 第２のバリア層 ２５ｂ 第２の銅膜 １００ 半導体基板 １０１ 素子分離絶縁膜 １０２ トランジスタ素子 １０３ 絶縁膜 １０４ 第１のコンタクト １０５ 下層の金属配線 １０５ａ 第１のチタン膜 １０５ｂ 第１のアルミニウム合金膜 １０５ｃ 第１の窒化チタン膜 １０６ 第１のシリコンリッチ酸化膜 １０７ フッ素含有シリコン酸化膜 １０８ 第２のシリコンリッチ酸化膜 １０９ シリコン酸化膜 １１０ 第２のコンタクト １１１ 上層の金属配線 １１１ａ 第２のチタン膜 １１１ｂ 第２のアルミニウム合金膜 １１１ｃ 第２の窒化チタン膜 ２００ 半導体基板 ２０１ 第１のフッ素含有シリコン酸化膜 ２０１ａ 第１の配線溝 ２０２ 第１のバリア層 ２０３ 第１の銅膜 ２０４ 下層の金属配線 ２０５ シリコンリッチ窒化膜 ２０６ 第２のフッ素含有シリコン酸化膜 ２０６ａ 第２の配線溝 ２０８ 第２のバリア層 ２０９ 第２の銅膜
フロントページの続き (56)参考文献 特開 平９−246242（ＪＰ，Ａ) 特開 平10−41385（ＪＰ，Ａ) 特開2000−183059（ＪＰ，Ａ) 特開 平９−275138（ＪＰ，Ａ) 特開 平６−302704（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (11)
- 【請求項１】 半導体基板上に設けられた複数の下層金
属配線と、 前記複数の下層金属配線の上に、前記複数の下層金属配
線同士の間に凹部が形成されるように設けられ、シリコ
ンの含有量が化学量論理組成よりも大きい第１のシリコ
ンリッチ絶縁膜と、 前記第１のシリコンリッチ絶縁膜の上に前記凹部が埋ま
るように設けられ、フッ素がドープされたシリコン酸化
膜からなるフッ素含有シリコン酸化膜と、 前記フッ素含有シリコン酸化膜の上に設けられ、シリコ
ンの含有量が化学量論理組成よりも大きい第２のシリコ
ンリッチ絶縁膜と、 前記第２のシリコンリッチ絶縁膜の上に設けられた上層
金属配線とを備えていることを特徴とする半導体装置。 - 【請求項２】 前記第１及び第２のシリコンリッチ絶縁
膜は、いずれも、シリコンの含有量が化学量論理組成よ
りも大きいシリコンリッチ酸化膜であることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項３】 前記シリコンリッチ酸化膜中のシリコン
の濃度は３５ａｔ％以上であることを特徴とする請求項
２に記載の半導体装置。 - 【請求項４】 前記第１及び第２のシリコンリッチ絶縁
膜は、いずれも、シリコンの含有量が化学量論理組成よ
りも大きいシリコンリッチ窒化膜であることを特徴とす
る請求項１に記載の半導体装置。 - 【請求項５】 前記シリコンリッチ窒化膜中のシリコン
の濃度は４５ａｔ％以上であることを特徴とする請求項
４に記載の半導体装置。 - 【請求項６】 半導体基板上に設けられ、フッ素がドー
プされたシリコン酸化膜からなる第１のフッ素含有シリ
コン酸化膜と、 前記第１のフッ素含有シリコン酸化膜に埋め込まれるよ
うに設けられ、側面及び底面が第１のバリア層で覆われ
た下層金属配線と、 前記下層金属配線及び第１のフッ素含有シリコン酸化膜
の上に設けられ、シリコンの含有量が化学量論理組成よ
りも大きい単一層のシリコンリッチ窒化膜と、 前記シリコンリッチ窒化膜の上に直接設けられ、フッ素
がドープされたシリコン酸化膜からなる第２のフッ素含
有シリコン酸化膜と、 前記第２のフッ素含有シリコン酸化膜に埋め込まれるよ
うに設けられ、側面及び底面が第２のバリア層で覆われ
た上層金属配線とを備えていることを特徴とする半導体
装置。 - 【請求項７】 半導体基板上に複数の下層金属配線を形
成する工程と、 前記複数の下層金属配線の上に、シリコンの含有量が化
学量論理組成よりも大きい第１のシリコンリッチ絶縁膜
を前記複数の下層金属配線同士の間に凹部が形成される
ように堆積する工程と、 前記第１のシリコンリッチ絶縁膜の上に、フッ素がドー
プされたシリコン酸化膜からなるフッ素含有シリコン酸
化膜を前記凹部が埋まるように堆積する工程と、 前記フッ素含有シリコン酸化膜の上に、シリコンの含有
量が化学量論理組成よりも大きい第２のシリコンリッチ
絶縁膜を堆積する工程と、 前記第２のシリコンリッチ絶縁膜の上に上層金属配線を
形成する工程とを備えていることを特徴とする半導体装
置の製造方法。 - 【請求項８】 前記第１及び第２のシリコンリッチ絶縁
膜は、いずれも、シリコンの含有量が化学量論理組成よ
りも大きいシリコンリッチ酸化膜であることを特徴とす
る請求項７に記載の半導体装置の製造方法。 - 【請求項９】 前記第１及び第２のシリコンリッチ絶縁
膜は、いずれも、シリコンの含有量が化学量論理組成よ
りも大きいシリコンリッチ窒化膜であることを特徴とす
る請求項７に記載の半導体装置の製造方法。 - 【請求項１０】 前記フッ素含有シリコン酸化膜は、４
１５℃〜４６０℃の温度下でプラズマＣＶＤ法により堆
積することを特徴とする請求項７に記載の半導体装置の
製造方法。 - 【請求項１１】 半導体基板上に、フッ素がドープされ
たシリコン酸化膜からなる第１のフッ素含有シリコン酸
化膜を堆積する工程と、 前記第１のフッ素含有シリコン酸化膜に、側面及び底面
が第１のバリア層で覆われた下層金属配線を埋め込む工
程と、 前記下層金属配線及び第１のフッ素含有シリコン酸化膜
の上に、シリコンの含有量が化学量論理組成よりも大き
い単一層のシリコンリッチ窒化膜を堆積する工程と、 前記シリコンリッチ窒化膜の上に直接、フッ素がドープ
されたシリコン酸化膜からなる第２のフッ素含有シリコ
ン酸化膜を堆積する工程と、 前記第２のフッ素含有シリコン酸化膜に、側面及び底面
が第２のバリア層で覆われた上層金属配線を埋め込む工
程とを備えていることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3369199A JP3215382B2 (ja) | 1998-02-17 | 1999-02-12 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3515298 | 1998-02-17 | ||
| JP10-35152 | 1998-02-17 | ||
| JP3369199A JP3215382B2 (ja) | 1998-02-17 | 1999-02-12 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11317454A JPH11317454A (ja) | 1999-11-16 |
| JP3215382B2 true JP3215382B2 (ja) | 2001-10-02 |
Family
ID=26372436
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3369199A Expired - Fee Related JP3215382B2 (ja) | 1998-02-17 | 1999-02-12 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215382B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW501232B (en) * | 2000-04-04 | 2002-09-01 | Agere Syst Guardian Corp | High density plasma-fluorinated silicon glass process stack and method of manufacture therefor |
| JP4752108B2 (ja) * | 2000-12-08 | 2011-08-17 | ソニー株式会社 | 半導体装置およびその製造方法 |
| JP2002252280A (ja) | 2001-02-26 | 2002-09-06 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2003060031A (ja) | 2001-08-14 | 2003-02-28 | Oki Electric Ind Co Ltd | 半導体装置及びその製造方法。 |
| JP4489345B2 (ja) * | 2002-12-13 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
| JP4197277B2 (ja) * | 2003-07-31 | 2008-12-17 | シャープ株式会社 | 半導体装置及びその製造方法 |
| JP4583892B2 (ja) * | 2004-11-19 | 2010-11-17 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| KR100945500B1 (ko) * | 2006-12-29 | 2010-03-09 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| JP5245258B2 (ja) * | 2007-02-21 | 2013-07-24 | 富士通セミコンダクター株式会社 | 半導体装置及びその製造方法 |
| JP2010056156A (ja) | 2008-08-26 | 2010-03-11 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP4627335B2 (ja) * | 2009-10-28 | 2011-02-09 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP6084946B2 (ja) * | 2014-03-27 | 2017-02-22 | サイプレス セミコンダクター コーポレーション | 半導体装置の製造方法 |
| KR102481037B1 (ko) * | 2014-10-01 | 2022-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 배선층 및 그 제작 방법 |
-
1999
- 1999-02-12 JP JP3369199A patent/JP3215382B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11317454A (ja) | 1999-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6365959B2 (en) | Semiconductor device and method for fabricating the same | |
| JP3927771B2 (ja) | マイクロ電子構造体を形成させる方法 | |
| US5266525A (en) | Microelectronic interlayer dielectric structure and methods of manufacturing same | |
| JP2814972B2 (ja) | 半導体装置の製造方法 | |
| JP3215382B2 (ja) | 半導体装置及びその製造方法 | |
| US6995471B2 (en) | Self-passivated copper interconnect structure | |
| US6054380A (en) | Method and apparatus for integrating low dielectric constant materials into a multilevel metallization and interconnect structure | |
| US5677238A (en) | Semiconductor contact metallization | |
| JP2002500445A (ja) | 新規なパッシベーション構造とその製造方法 | |
| JP2006005190A (ja) | 半導体装置 | |
| US7187080B2 (en) | Semiconductor device with a conductive layer including a copper layer with a dopant | |
| KR19990078431A (ko) | 소자의 상호 접속 | |
| KR100703968B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP3228981B2 (ja) | 半導体装置 | |
| JP3534589B2 (ja) | 多層配線装置及びその製造方法 | |
| JP3109269B2 (ja) | 半導体装置の製造方法 | |
| JP3097839B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10335461A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100460086B1 (ko) | 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 | |
| JP4108189B2 (ja) | 配線構造、及びその形成方法 | |
| JP3249071B2 (ja) | 半導体装置の製造方法 | |
| JPH0817920A (ja) | 半導体装置及びその製造方法 | |
| JPH11317451A (ja) | 半導体装置およびその製造方法 | |
| JP3029507B2 (ja) | 半導体装置の配線層接続構造 | |
| JP3246035B2 (ja) | 金属膜の形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070727 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20080727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090727 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20090727 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100727 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110727 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20120727 |
|
| LAPS | Cancellation because of no payment of annual fees |