CN103295954B - 形成半导体器件的方法 - Google Patents

形成半导体器件的方法 Download PDF

Info

Publication number
CN103295954B
CN103295954B CN201210046596.XA CN201210046596A CN103295954B CN 103295954 B CN103295954 B CN 103295954B CN 201210046596 A CN201210046596 A CN 201210046596A CN 103295954 B CN103295954 B CN 103295954B
Authority
CN
China
Prior art keywords
layer
copper metal
annealing
dielectric layer
metal interconnecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210046596.XA
Other languages
English (en)
Other versions
CN103295954A (zh
Inventor
张海洋
王冬江
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210046596.XA priority Critical patent/CN103295954B/zh
Publication of CN103295954A publication Critical patent/CN103295954A/zh
Application granted granted Critical
Publication of CN103295954B publication Critical patent/CN103295954B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出了一种形成半导体器件的方法，所述方法包括：在半导体衬底上形成铜金属互连线；以及在所述半导体衬底上未被所述铜金属互连线覆盖的区域形成层间介电层，所述层间介电层是由低k材料或超低k材料形成的。根据本发明的方法通过在铜金属互连线之后再形成低k材料和超低k材料形成的层间介电层来避免层间介电层受到损伤而影响其介电常数，进而避免给半导体器件带来串扰问题和RC延迟问题。

Description

形成半导体器件的方法
技术领域
本发明涉及半导体制造工艺，特别涉及形成半导体器件的方法。
背景技术
随着集成电路的制作向超大规模集成电路(ULSI)发展，其内部的电路的特征尺寸越来越小，密度越来越大，所含元件数量不断增加。铜凭借其优异的导电性，以成为集成电路技术领域中互连集成技术的解决方案之一。
在后段工序(BEOL)的铜互连工艺中，由于铜互连线之间间距逐渐缩小，且用于隔离铜互连线之间的层间介电层(IMD)越来越薄，因此导致铜互连线之间可能会发生不利的相互作用或串扰。降低中间介电层的介电常数k，可以解决串扰问题，并且还能够有效地降低互连的电阻电容(RC)延迟。因此，在深亚微米技术中，低k材料和超低k材料已越来越多地用于铜互连工艺。
目前的铜互连工艺通常是先形成低k材料或超低k材料的层间介电层，然后在层间介电层中形成通孔和沟槽，最后在通孔和沟槽内填充金属铜来形成铜互连线。然而，上述工艺通常包括干法刻蚀步骤、湿法刻蚀步骤、化学机械研磨步骤等等，这些步骤均会对层间介电层产生损害，而影响其介电常数，进而带来串扰问题和RC延迟问题。
因此，需要一种形成铜互连线的方法，以解决现有技术中存在的上述问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为解决现有技术中存在的问题，本发明提供了一种形成半导体器件的方法，所述方法包括：在半导体衬底上形成铜金属互连线；以及在所述半导体衬底上未被所述铜金属互连线覆盖的区域形成层间介电层，所述层间介电层是由低k材料或超低k材料形成的。
优选地，在所述半导体衬底上形成所述铜金属互连线的步骤包括：在所述半导体衬底上形成Cu3N材料层；在所述Cu3N材料层上形成掩膜层；以所述掩膜层为掩膜对所述Cu3N材料层进行刻蚀，以形成Cu3N材料的互连线图形；以及在包含还原性气体的退火氛围中对所述Cu3N材料的互连线图形进行退火，以形成所述铜金属互连线。
优选地，所述还原性气体为氢气。
优选地，所述退火氛围中还包括5％-20％的氮气。
优选地，所述退火工艺的退火温度低于400℃。
优选地，所述退火工艺为快速热退火。
优选地，所述快速热退火的退火温度为150℃-300℃。
优选地，所述快速热退火的退火时间为5分钟到2小时。
优选地，所述Cu3N材料层是由化学气相沉积法或原子层沉积法形成的。
优选地，所述层间介电层是采用旋涂法形成的。
优选地，所述铜金属互连线的外表面还形成有阻挡晶种层。
优选地，所述层间介电层的上表面低于所述铜金属互连线的上表面。
根据本发明的方法通过在铜金属互连线之后再形成低k材料和超低k材料形成的层间介电层来避免层间介电层受到损伤而影响其介电常数，进而避免给半导体器件带来串扰问题和RC延迟问题。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，
图1A-1E是根据本发明一个实施例形成半导体器件过程中各步骤所获得的器件的剖视图。
具体实施方式
接下来，将结合附图更加完整地描述本发明，附图中示出了本发明的实施例。但是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。
图1A-1E是根据本发明一个实施例形成半导体器件过程中各步骤所获得的器件的剖视图。下面将结合附图来说明本发明提供的方法的原理。
为了避免现有技术中形成铜金属互连线时对低k材料或超低k材料形成的层间介电层造成损伤而影响其介电常数，进而带来串扰问题和RC延迟问题，本发明首先在半导体衬底上形成铜金属互连线；然后，在半导体衬底上未被铜金属互连线覆盖的区域形成低k材料或超低k材料的层间介电层。
其中，在半导体衬底上形成铜金属互连线的方法有多种，例如，先形成铜金属层，然后对铜金属层进行刻蚀以形成铜金属互连线等等。考虑到铜金属层的硬度较大，可选择的掩膜层的材料和刻蚀气体种类有限，因此，本发明提供一种形成铜金属互连线的优选方案。
具体地，如图1A所示，在半导体衬底100上形成Cu3N材料层101。半导体衬底100可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。此外，半导体衬底100上可以形成有其它器件，例如PMOS和NMOS晶体管。在半导体衬底100中可以形成有隔离结构，所述隔离结构为浅沟槽隔离(STI)结构或者局部氧化硅(LOCOS)隔离结构。为了简化，此处仅以一空白来表示半导体衬底100。优选地，Cu3N材料层101是由化学气相沉积法或原子层沉积法形成的，以便于控制Cu3N材料层101的厚度。
继续参照图1A，在Cu3N材料层101上形成掩膜层102。作为示例，掩膜层102可以为光刻胶层，所述光刻胶层可以是通过旋涂、烘烤、曝光、显影、刻蚀等工艺形成的。
如图1B所示，以掩膜层102为掩膜对Cu3N材料层101进行刻蚀，以形成Cu3N材料的互连线图形103。所述刻蚀工艺可以为干法刻蚀，其中刻蚀气体可以包括氯气等。为了经后续工艺形成铜金属互连线，互连线图形103应当与待形成的铜金属互连线具有相同或相近似的空间图形。
如图1C所示，在包含还原性气体的退火氛围中对Cu3N材料的互连线图形103进行退火，以形成铜金属互连线104。Cu3N材料的热稳定性较差，在中低温且存在还原性气体的退火氛围中很容易分解，转变为金属铜，因此，利用Cu3N材料的上述性质可以很容易地形成铜金属互连线。由于Cu3N材料的分解温度较低，因此对形成有互连线图形103的半导体衬底100进行中低温退火，也不会对半导体衬底100上的器件产生影响。此外，Cu3N材料的硬度远低于金属铜的硬度，并且可以使用半导体制造工艺中常用的氯气作为刻蚀气体就能够对Cu3N材料层101进行刻蚀，因此，本发明提供的方法很容易与现有的工艺设备兼容。
优选地，所述还原性气体可以为氢气，以提高退火后形成的铜金属互连线104的质量。进一步，所述退火氛围中还包括5％-20％的氮气，以稀释还原性气体。为了避免退火工艺对半导体衬底100上的器件产生影响，优选地，退火工艺的退火温度可以低于400℃。作为示例，退火工艺可以为快速热退火，以使铜晶粒长大，减少铜金属互连线104的晶界，提高铜金属互连线104的质量，以使铜金属互连线104具有诸如低阻抗和高稳定性的良好性质。优选地，快速热退火的退火温度可以为150℃-300℃。优选地，快速热退火的退火时间可以为5分钟到2小时。
此外，在铜金属互连线104的外表面还可以成有阻挡晶种层105，如图1D所示，阻挡晶种层105的材料可以为Ti、TiN、CuMn和CuAl中的至少一种，以防止铜金属向层间介电层内扩散。
在半导体衬底上未被铜金属互连线覆盖的区域形成低k材料或超低k材料的层间介电层的方法可以有多种，例如化学气相沉积法等。优选地，层间介电层是采用旋涂法形成的。采用该方法可以仅在未被铜金属互连线104覆盖的区域形成层间介电层106，如图1E所示，以避免采用其它步骤来去除多余的层间介电层(例如，采用化学气相沉积法时形成在铜金属互连线104上的层间介电层)。优选地，层间介电层106的上表面低于铜金属互连线104的上表面，以尽量避免后续的沟槽刻蚀工艺和/或平坦化工艺等对层间介电层106造成损伤。
根据本发明的方法通过在铜金属互连线之后再形成低k材料或超低k材料形成的层间介电层来避免层间介电层受到损伤而影响其介电常数，进而避免给半导体器件带来串扰问题和RC延迟问题。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (12)

1.一种形成半导体器件的方法，其特征在于，所述方法包括：
在所述半导体衬底上形成Cu3N材料层；
在所述Cu3N材料层上形成掩膜层；
以所述掩膜层为掩膜对所述Cu3N材料层进行刻蚀，以形成Cu3N材料的互连线图形；以及
在包含还原性气体的退火氛围中对所述Cu3N材料的互连线图形进行退火，以形成铜金属互连线；以及
在所述半导体衬底上未被所述铜金属互连线覆盖的区域形成层间介电层，所述层间介电层是由低k材料或超低k材料形成的。
2.根据权利要求1所述的方法，其特征在于，所述还原性气体为氢气。
3.根据权利要求2所述的方法，其特征在于，所述退火氛围中还包括5％-20％的氮气。
4.根据权利要求2所述的方法，其特征在于，所述退火工艺的退火温度低于400℃。
5.根据权利要求2所述的方法，其特征在于，所述退火工艺为快速热退火。
6.根据权利要求5所述的方法，其特征在于，所述快速热退火的退火温度为150℃-300℃。
7.根据权利要求5所述的方法，其特征在于，所述快速热退火的退火时间为5分钟到2小时。
8.根据权利要求1所述的方法，其特征在于，所述Cu3N材料层是由化学气相沉积法形成的。
9.根据权利要求1所述的方法，其特征在于，所述层间介电层是采用旋涂法形成的。
10.根据权利要求1所述的方法，其特征在于，所述铜金属互连线的外表面还形成有阻挡晶种层。
11.根据权利要求1所述的方法，其特征在于，所述层间介电层的上表面低于所述铜金属互连线的上表面。
12.根据权利要求1所述的方法，其特征在于，所述Cu3N材料层是由原子层沉积法形成。
CN201210046596.XA 2012-02-27 2012-02-27 形成半导体器件的方法 Active CN103295954B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210046596.XA CN103295954B (zh) 2012-02-27 2012-02-27 形成半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210046596.XA CN103295954B (zh) 2012-02-27 2012-02-27 形成半导体器件的方法

Publications (2)

Publication Number Publication Date
CN103295954A CN103295954A (zh) 2013-09-11
CN103295954B true CN103295954B (zh) 2015-09-09

Family

ID=49096612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210046596.XA Active CN103295954B (zh) 2012-02-27 2012-02-27 形成半导体器件的方法

Country Status (1)

Country Link
CN (1) CN103295954B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448809B (zh) * 2014-06-12 2019-01-22 中芯国际集成电路制造(上海)有限公司 铜互连结构的形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471327A (zh) * 2007-12-26 2009-07-01 乐金显示有限公司 铜线及其制造方法以及具有该铜线的薄膜晶体管基板
CN101764087A (zh) * 2010-01-21 2010-06-30 复旦大学 一种铜与低介电常数材料集成的方法
CN102034794A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 测试结构及测试半导体衬底的方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5497278B2 (ja) * 2008-07-17 2014-05-21 東京エレクトロン株式会社 銅の異方性ドライエッチング方法および装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101471327A (zh) * 2007-12-26 2009-07-01 乐金显示有限公司 铜线及其制造方法以及具有该铜线的薄膜晶体管基板
CN102034794A (zh) * 2009-09-28 2011-04-27 中芯国际集成电路制造(上海)有限公司 测试结构及测试半导体衬底的方法
CN101764087A (zh) * 2010-01-21 2010-06-30 复旦大学 一种铜与低介电常数材料集成的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Toshikazu Nosaka et al..Thermal decomposition of copper nitride thin films and dots formation by electron beam writing.《Applied Surface Science》.2001,第169-170卷第358-361页. *

Also Published As

Publication number Publication date
CN103295954A (zh) 2013-09-11

Similar Documents

Publication Publication Date Title
CN102194792B (zh) 一种集成电路及制造一集成电路的方法
CN102820280B (zh) 用于集成电路的非分层式金属层
US9508640B2 (en) Multiple via structure and method
US9613853B2 (en) Copper wire and dielectric with air gaps
TWI514449B (zh) 半導體裝置及其製造方法
KR102300699B1 (ko) 상부 금속 라우팅 층에 리피터 / 버퍼를 포함하는 반도체 장치 및 그 제조 방법
CN108231670B (zh) 半导体元件及其制作方法
CN105870102A (zh) 镶嵌结构的结构和形成方法
CN102881633B (zh) 铜互连结构的制作方法
CN105374794A (zh) 互连结构及其形成方法
US20150243663A1 (en) Method for manufacturing semiconductor device and device manufactured using the same
US9472512B1 (en) Integrated circuits with contacts through a buried oxide layer and methods of producing the same
US9087906B2 (en) Grounding of silicon-on-insulator structure
US8927407B2 (en) Method of forming self-aligned contacts for a semiconductor device
US10510859B2 (en) Reduced capacitance coupling effects in devices
US20150061141A1 (en) Interconnect structures and methods of forming same
US10686030B2 (en) Resistor structure
JP2007115971A (ja) 半導体装置とその製造方法
US11437272B2 (en) Semiconductor device and method for fabricating the same
CN107230658A (zh) 形成具有扩展空气间隙的半导体器件的方法
US20110266677A1 (en) Semiconductor structure and manufacturing method of the same
CN110832617B (zh) 具有下沉接触件的晶体管器件及其制造方法
US7622348B2 (en) Methods for fabricating an integrated circuit
CN103515297B (zh) 一种半导体器件的制造方法
CN103295954B (zh) 形成半导体器件的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant