JP2013145901A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2013145901A
JP2013145901A JP2013037641A JP2013037641A JP2013145901A JP 2013145901 A JP2013145901 A JP 2013145901A JP 2013037641 A JP2013037641 A JP 2013037641A JP 2013037641 A JP2013037641 A JP 2013037641A JP 2013145901 A JP2013145901 A JP 2013145901A
Authority
JP
Japan
Prior art keywords
film
integrated circuit
circuit device
semiconductor integrated
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013037641A
Other languages
English (en)
Inventor
Dong-Ryul Jang
東烈 張
Tae-Jung Lee
泰政 李
Sung-Hoan Kim
成煥 金
Soo-Cheol Lee
受哲 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2013145901A publication Critical patent/JP2013145901A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823871—Complementary field-effect transistors, e.g. CMOS interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】半導体集積回路装置を提供する。
【解決手段】半導体基板と、半導体基板上に形成された第１の導電膜パターンと、第１の導電膜パターン上に形成された絶縁膜と、絶縁膜上に形成された第２の導電膜パターンと、第２の導電膜パターン及び絶縁膜全面に形成され、半導体基板に輻射される紫外線を遮断する第１の紫外線遮断膜と、第１の紫外線遮断膜上に形成された金属間絶縁膜と、金属間絶縁膜上に形成された第３の導電膜パターンと、第３の導電膜パターン及び金属間絶縁膜全面に形成され、半導体基板に輻射される紫外線を遮断する第２の紫外線遮断膜と、を含む。これにより、半導体基板に紫外線が輻射されることを遮断して外部イオン及び水分が半導体基板に浸透することを遮断でき、半導体集積回路装置の動作特性を向上させうる。
【選択図】図２

Description

本発明は半導体集積回路装置に係り、より詳しくは、動作特性が向上した半導体集積回路装置に関するものである。
ＳＯＣ（Ｓｙｓｔｅｍ Ｏｎ Ｃｈｉｐ）、ＭＣＵ（Ｍｉｃｒｏ Ｃｏｎｔｒｏｌｌｅｒ Ｕｎｉｔ）、ＤＤＩ（Ｄｉｓｐｌａｙ Ｄｒｉｖｅｒ ＩＣ）のような半導体集積回路装置は、プロセッサ、メモリ、そして論理回路、音声及び画像処理回路、多様なインターフェース用回路などを備える多数の周辺装置を備える。従って、半導体集積回路装置には、多様な駆動電圧を有するトランジスタが共存する。例えば、高電圧（１５Ｖ〜３０Ｖ）駆動、中電圧（４Ｖ〜６Ｖ）駆動、低電圧（１Ｖ〜３Ｖ）駆動トランジスタが含まれることができる。
特に、高電圧駆動トランジスタは、高電圧が印加されても正常動作を行うために、高電圧駆動トランジスタのドレーン領域と半導体基板の間のブレークダウン電圧を十分に高くしなければならない。従って、高電圧駆動トランジスタは、ブレークダウン電圧を高めるためドレーン領域の高濃度不純物領域とゲート電極の間が十分に離隔され、ドレーン領域の低濃度不純物領域と半導体基板のドーピング濃度を低くして空乏領域を長くする。また、高電圧駆動トランジスタのゲート絶縁膜の厚さは、低電圧駆動トランジスタのゲート絶縁膜の厚さに比べて厚い。
一方、高電圧駆動トランジスタを製造した後、多層の配線及び多層の絶縁膜を形成するバックエンド工程が進行される。バックエンド工程は、導電膜エッチング、フォトレジスト膜アッシングなどプラズマを用いる工程を用いる場合が多い。プラズマを用いる工程中には紫外線（Ｖａｃｕｕｍ Ｕｌｔｒａ Ｖｉｏｌｅｔ；ＶＵＶ）が発生するが、紫外線は半導体基板に輻射されてゲート絶縁膜及び／又は素子分離膜に正電荷（又は負電荷）を蓄積させる。高電圧駆動トランジスタは、ドレーン領域の低濃度不純物領域と半導体基板のドーピング濃度が低いので、このような紫外線による小さい電荷の変化にも特性変化が酷い。
ＮＭＯＳ高電圧駆動トランジスタを例に挙げて説明すれば、ゲート絶縁膜に蓄積された正電荷は、ゲート絶縁膜下部にチャネルを形成させてドレーンオフ電流（Ｉｄｏｆｆ）を増加させる。また、素子分離膜に蓄積された正電荷は、素子分離膜とＰウェル界面反転層を形成させて、ドレーン領域と隣接したＰＭＯＳ高電圧駆動トランジスタのＮウェルの間にアイソレーション電流（Ｉｓｏｌ）を発生させて分離効果を落とす。
韓国登録特許第１０−３０８４９７号 特開昭６３−０２５９３１号公報 特開平０２−２９２８６５号公報 特開昭６２−０９２４７７号公報 特開平０９−２４６５４０号公報 特開２００１−２４４４２６号公報
本発明の技術的課題は、動作特性が向上した半導体集積回路装置を提供するところにある。
本発明の他の技術的課題は、動作特性が向上した半導体集積回路装置の製造方法を提供するところにある。
本発明の技術的課題は、以上で言及した技術的課題に制限されなく、言及されないさらに他の技術的課題は、以下の記載から当業者に明確に理解できるものである。
前述した技術的課題を達成するための本発明の一実施形態による半導体集積回路装置は、第１の不純物を含む半導体基板と、半導体基板上に形成された第１の導電膜パターンと、第１の導電膜パターン上に形成された層間絶縁膜と、層間絶縁膜上に形成された第２の導電膜パターンと、第２の導電膜パターン及び層間絶縁膜全面に形成され、半導体基板に輻射される紫外線を遮断する第１の紫外線遮断膜と、を含む。
前述した他の技術的課題を達成するための本発明の一実施形態による半導体集積回路装置の製造方法は、第１の不純物を含む半導体基板上に第１の導電膜パターンを形成する段階と、第１の導電膜パターン上に層間絶縁膜を形成する段階と、層間絶縁膜上に第２の導電膜パターンを形成する段階と、第２の導電膜パターン及び層間絶縁膜全面に、半導体基板に輻射される紫外線を遮断する第１の紫外線遮断膜を形成する段階と、を含む。
その他、実施形態の具体的な事項は、詳細な説明及び図面に含まれている。
前述したような半導体集積回路装置及びそれの製造方法によれば、次の通りの効果が一つ或いはそれ以上がある。
一番目として、紫外線遮断膜は半導体基板に紫外線が輻射されることを遮断し、外部イオン及び水分が半導体基板に浸透することを遮断できる。
二番目として、ドレーンオフ電流（Ｉｄｏｆｆ）、アイソレーション電流（Ｉｓｏｌ）のような漏洩電流を減らすことによって、半導体集積回路装置の動作特性が向上する。
本発明の一実施形態による半導体集積回路装置のレイアウト図である。 ＩＩ−ＩＩ’に沿って切断した断面図である。 本発明の一実施形態による半導体集積回路装置の効果を説明するための図面である。 本発明の一実施形態による半導体集積回路装置の効果を説明するための図面である。 本発明の一実施形態による半導体集積回路装置の効果を説明するための図面である。 本発明の一実施形態による半導体集積回路装置の効果を説明するための図面である。 本発明の他の実施形態による半導体集積回路装置の断面図である。 本発明のさらに他の実施形態による半導体集積回路装置の断面図である。 本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。 本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。 ＮＭＯＳ高電圧駆動トランジスタとＰＭＯＳトランジスタを製造した後、それぞれ第１の配線上にＳｉＯＮ膜を形成してドレーンオフ電流を測定した結果を示した図面である。
本発明の利点及び特徴、そしてそれらを達成する方法は添付する図面と共に詳細に後述している実施形態を参照すれば明確になる。しかしながら、本発明は、以下で開示される実施形態に限定されるものではなく、相異なる多様な形態で具現されるものであり、本実施形態は、本発明の開示が完全となり、当業者に発明の範疇を完全に知らせるために提供されるものであり、本発明は、特許請求の範囲の記載に基づいて決められなければならない。なお、明細書全体にかけて同一参照符号は同一構成要素を示すものとする。
以下、添付した図面を参照して本発明の好適な実施形態を詳細に説明する。
本明細書で高電圧駆動トランジスタは、１５Ｖ〜３０Ｖの駆動電圧が印加されるトランジスタを、低電圧駆動トランジスタは３Ｖ以下の駆動電圧が印加されるトランジスタを指称する。しかしながら、駆動電圧の具体的な数値は当業者によって容易に変更できることは勿論である。
図１は、本発明の一実施形態による半導体集積回路装置の簡略レイアウトであり、図２は図１のＩＩ−ＩＩ’に沿って切断した断面図である。ここで、半導体集積回路装置は、ＤＤＩのインバータを例に挙げて説明するが、これに制限されることではない。
図１及び図２を参照すれば、本発明の一実施形態による半導体集積回路装置１は、半導体基板１００と、ＮＭＯＳ高電圧駆動トランジスタ２００と、ＰＭＯＳ高電圧駆動トランジスタ３００と、絶縁膜構造物４００と、を含む。
半導体基板１００は、シリコン基板、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板、ガリウム砒素基板、シリコンゲルマニウム基板、セラミック基板、石英基板、又はディスプレイ用ガラス基板などになることができる。また、半導体基板１００は、主にＰ型基板を使用し、図面には表示しないが、半導体基板１００上部にＰ型エピタキシャル層を成長させて使用できる。
半導体基板１００上に形成された素子分離膜１１０は、活性領域を限定する。素子分離膜は、ＬＯＣＯＳ（ＬＯＣａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）方法を用いたＦＯＸ（Ｆｉｅｌｄ ＯＸｉｄｅ）又はＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）になることができる。
半導体基板１００内に高電圧駆動トランジスタが形成されるようにＰウェル１２０、Ｎウェル１３０を形成できる。特に、高電圧駆動トランジスタで使用されるウェルの濃度は、通常の低電圧駆動トランジスタで使用されるウェルの濃度より低い。例えば、Ｐウェル１２０及び／又はＮウェル１３０の濃度は１×１０１５〜１×１０１７原子／ｃｍ３でありうる。
ＮＭＯＳ高電圧駆動トランジスタ２００は、ゲート電極２２０と、ゲート絶縁膜２１０と、ソース／ドレーン領域２３０、２４０と、を含む。
ゲート電極２２０は、半導体基板１００上に一方向に延長されて形成された導電膜パターンで、ゲート絶縁膜２１０で半導体基板１００と絶縁される。ゲート絶縁膜２１０は、主にシリコン酸化物（ＳｉＯｘ）からなる。特に、高電圧駆動トランジスタのゲート絶縁膜２１０の厚さは、通常の低電圧駆動トランジスタのゲート絶縁膜の厚さより厚い。例えば、高電圧駆動トランジスタのゲート絶縁膜２１０は、２００Å〜４００Åであり、低電圧駆動トランジスタのゲート絶縁膜は、３０Å〜１５０Åでありうる。すなわち、低電圧駆動トランジスタのゲート絶縁膜は薄くて半導体装置の駆動速度を増加させることができ、高電圧駆動トランジスタのゲート絶縁膜２１０は厚いので、１５Ｖ以上の高電圧にも十分な耐圧特性を有するようになる。
ソース／ドレーン領域２３０、２４０は、ゲート電極２２０の両側壁に整列されて形成される。特に、ＮＭＯＳ高電圧駆動トランジスタ２００は、高電圧駆動に適するようにソース／ドレーン領域２３０、２４０をＭＩＤＤＤ（Ｍａｓｋ Ｉｓｌａｎｄｅｄ Ｄｏｕｂｌｅ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ）構造を有する。すなわち、低濃度不純物領域２３２、２４２は、ゲート電極２２０に整列されて半導体基板１００内に形成され、高濃度不純物領域２３４、２４４はゲート電極２２０から所定距離離隔され、低濃度不純物領域２３２、２４２の深さより低い深さに限定されて形成される。このように、高電圧が印加される高濃度不純物領域２３４、２４４がゲート電極２２０と十分な離隔距離を置いていてこそ、ブレークダウン電圧を高めることができる。
特に、低濃度不純物領域２３２、２４２は、通常の低電圧駆動トランジスタに使用される低濃度不純物領域の濃度より低い。例えば、低濃度不純物領域２３２、２４２の濃度は、１×１０１４〜１×１０１６原子／ｃｍ３でありうる。このように、Ｐウェル１２０と低濃度不純物領域２３２、２４２が低い濃度にドーピングされれば、Ｐウェル１２０と低濃度不純物領域２３２、２４２の境界部分に空乏領域の幅が広くなる。従って、ブレークダウン電圧が十分に高くなるため、ドレーン領域２４０に高電圧が印加されても安定的に動作できる。
本発明の一実施形態でソース／ドレーン領域２３０、２４０をＭＩＤＤＤ構造を例に挙げるが、高電圧駆動に適した構造であれば、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｉｆｆｕｓｅｄ Ｄｒａｉｎ）、ＭＬＤＤ（Ｍａｓｋ ＬＤＤ）、ＬＤＭＯＳ（Ｌａｔｅｒａｌ Ｄｏｕｂｌｅ−ｄｉｆｆｕｓｅｄ ＭＯＳ）構造などいずれかも可能である。
ＰＭＯＳ高電圧駆動トランジスタ３００は、ゲート電極３２０と、ゲート絶縁膜３１０と、ソース／ドレーン領域３３０、３４０と、を含む。ＮＭＯＳ高電圧駆動トランジスタ２００と相補的な特性を持つため、説明を省略する。
絶縁膜構造物４００は、層間絶縁膜４１０と、コンタクト４２３と、第１の配線４３０と、第１の紫外線遮断膜４４０と、第１の金属間絶縁膜４５０と、第１のビア４６３と、第２の配線４７０と、第２の金属間絶縁膜４８０と、第２のビア４９３と、第３の配線４９５と、保護膜４９６と、を含む。
層間絶縁膜４１０は、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００及び半導体基板１００上に形成される。層間絶縁膜４１０は、低誘電率絶縁物質が使用され、例えばＦＯＸ（Ｆｌｏｗａｂｌｅ ＯＸｉｄｅ）、ＴＯＳＺ（Ｔｏｎｎｅｎ ＳｉｌａＺａｎｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）、ＰＥＯＸ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｏｘｉｄｅ）又はこれらの積層膜からなることができる。層間絶縁膜４１０で低誘電率物質を使用することによって、半導体集積回路装置の配線の全体的な誘電率を低めるようになり、ＲＣ時間遅延を改善できる。
本発明の一実施形態で層間絶縁膜４１０は、ＰＥＯＸ膜４１１、ＢＰＳＧ膜４１２、ＰＥＴＥＯＳ膜４１３の積層膜を使用する。ここで、ＰＥＯＸ膜４１１は、バッファ層として使用され、ＢＰＳＧ膜４１２は、ギャップフィル特性に優れてゲート電極２２０、３２０などによって発生した段差を縮める役割を果たす。ＰＥＴＥＯＳ膜４１３はスループットがよい物質であるため、早い時間内に層間絶縁膜４１０を一定厚さに形成できる。
コンタクト４２３は、層間絶縁膜４１０の所定領域に形成されて、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００のソース／ドレーン領域２３０、２４０、３３０、３４０、ゲート電極２２０、３２０と第１の配線４３０とを電気的に連結する。コンタクト４２３は、銅、チタン又はタングステンのような金属物質で形成できる。
また、第１のバリヤ膜パターン４２２は、コンタクト４２３周囲に形成して、コンタクト４２３を構成する物質が層間絶縁膜４１０に拡散されることを防止できる。第１のバリヤ膜パターン４２２は、Ｔｉ、ＴｉＮ、Ｔｉ／ＴｉＮ、Ｔａ、ＴａＮ、Ｔａ／ＴａＮ、Ｔａ／ＴｉＮなどになることができる。
第１の配線４３０は、層間絶縁膜４１０上に形成され、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００のソース／ドレーン領域２３０、２４０、３３０、３４０、ゲート電極２２０、３２０とそれぞれ連結された導電膜パターンである。第１の配線４３０は、主にアルミニウムで、約５０００Åの厚さに形成できる。図面には表示しないが、第１の配線４３０がアルミニウム配線で形成された場合、第１の配線４３０とコンタクト４２３との接触特性をよくするため第１の配線４３０とコンタクト４２３との間にＴｉ／ＴｉＮなどになった粘着膜がさらに形成でき、第１の配線４３０上にフォトリソグラフィ工程時アルミニウムの乱反射を防止するためのＴｉ、ＴｉＮ又はＴｉ／ＴｉＮなどになった反射防止膜をさらに形成できる。
本発明の一実施形態で、第１の配線４３０を通じてＮＭＯＳ高電圧駆動トランジスタ２００のソース領域２３０には、接地電圧が印加され、ＰＭＯＳ高電圧駆動トランジスタ３００のソース領域３３０には、電源電圧が印加され、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００のドレーン領域２４０、３４０には、所定の信号電圧が共通的に印加される。
第１の紫外線遮断膜４４０は、第１の配線４３０及び層間絶縁膜４１０全面に形成され、半導体基板１００に輻射される紫外線（ＶＵＶ）を遮断する。第１の紫外線遮断膜４４０は、シリコン酸化物（ＳｉＯｘ）よりバンドギャップが小さい物質から構成される。ゲート絶縁膜２１０、３１０及び／又は素子分離膜１１０は、主にシリコン酸化物（ＳｉＯｘ）からなる。従って、シリコン酸化物（ＳｉＯｘ）のバンドギャップより大きいエネルギーを有した紫外線を受ければ電子正孔対（Ｅｌｅｃｔｒｏｎ−Ｈｏｌｅ Ｐａｉｒ；ＥＨＰ）が形成され、正電荷及び／又は負電荷がゲート絶縁膜２１０、３１０及び／又は素子分離膜１１０に蓄積される。このように蓄積された正電荷及び／又は負電荷はドレーンオフ電流（Ｉｄｏｆｆ）、アイソレーション電流（Ｉｓｏｌ）を増加させるようになる。従って、ゲート絶縁膜２１０、３１０及び素子分離膜１１０の上部に形成された第１の紫外線遮断膜４４０は、シリコン酸化物（ＳｉＯｘ）よりバンドギャップが小さい物質からなったため、紫外線がゲート絶縁膜２１０、３１０及び素子分離膜１１０に到達する前に吸収できる。
シリコン酸化物（ＳｉＯｘ）よりバンドギャップが小さい物質としては、窒化膜を例に挙げることができ、特にＳｉＮ膜又はＳｉＯＮ膜を使用できるが、これに制限されることではない。ここで、ＳｉＮ膜はＳｉＯＮ膜に比べて紫外線吸収効果がよいので５０Å以上の厚さに形成でき、ＳｉＯＮ膜は５００Å以上の厚さに形成できる。また、ＳｉＮ膜及びＳｉＯＮ膜は厚いほど紫外線吸収効果が向上するが、半導体集積回路装置の特性によって厚さは調節できる。
また、第１の紫外線遮断膜４４０は、窒化膜で形成する場合、外部イオンや水分が半導体基板１００に浸透されることを遮断できる。第１の紫外線遮断膜４４０上に形成される第１及び第２の金属間絶縁膜４５０、４８０などには製造工程中外部イオンや水分が含まれることができる。このような外部イオンや水分は拡散されてゲート絶縁膜２１０、３１０及び／又は素子分離膜１１０に蓄積できる。このように蓄積された外部イオンや水分はドレーンオフ電流（Ｉｄｏｆｆ）、アイソレーション電流（Ｉｓｏｌ）を増加させるようになる。ゲート絶縁膜２１０、３１０及び素子分離膜１１０の上部に形成された第１の紫外線遮断膜４４０は、外部イオンや水分がゲート絶縁膜２１０、３１０及び素子分離膜１１０に到達する前に遮断できるため、ドレーンオフ電流（Ｉｄｏｆｆ）、アイソレーション電流（Ｉｓｏｌ）を減らすことができる。
第１の金属間絶縁膜４５０は、第１の紫外線遮断膜４４０上に形成される。第１の金属間絶縁膜４５０は、低誘電率絶縁物質が使用され、例えばＦＯＸ（Ｆｌｏｗａｂｌｅ ＯＸｉｄｅ）、ＴＯＳＺ（Ｔｏｎｎｅｎ ＳｉｌａＺａｎｅ）、ＵＳＧ（Ｕｎｄｏｐｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａ Ｇｌａｓｓ）、ＰＳＧ（ＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＢＰＳＧ（ＢｏｒｏＰｈｏｓｐｈｏＳｉｌｉｃａ Ｇｌａｓｓ）、ＰＥＴＥＯＳ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）、ＦＳＧ（Ｆｌｕｏｒｉｄｅ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＤＰ（ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ）、ＰＥＯＸ（Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｏｘｉｄｅ）又はこれらの積層膜からなることができる。第１の金属間絶縁膜４５０として低誘電率物質を使用することによって、半導体集積回路装置の配線の全体的な誘電率を低めるようになり、ＲＣ時間遅延を改善できる。
本発明の一実施形態で、ＨＤＰ膜４５１、ＰＥＴＥＯＳ膜４５２の積層膜を順次に蒸着する。ここで、ＨＤＰ膜４５１、ＰＥＴＥＯＳ膜４５２は、プラズマ蒸着工程によって形成される。プラズマを用いた蒸着工程は、低温で蒸着工程を進行できる長所がある。但し、プラズマを使用する場合紫外線（ＶＵＶ）が輻射できるが、前述したように第１の紫外線遮断膜４４０が紫外線を吸収して紫外線による半導体集積回路装置１の損傷を防止できる。
また、第１の金属間絶縁膜４５０には、外部イオンや水分が含まれることができるが、第１の紫外線遮断膜４４０が外部イオンや水分を吸収する役割も果たすため半導体集積回路装置１の損傷を防止できる。
ＨＤＰ膜は、ギャップフィル特性に優れて第１の配線４３０などによって発生した段差を縮める役割を果たし、ＰＥＴＥＯＳ膜はスループットがよい物質であるため、早い時間内に第１の金属間絶縁膜４５０を一定厚さに形成できる。
第１のビア４６３は、第１の金属間絶縁膜４５０の所定領域に形成されて、第１の配線４３０と第２の配線４７０とを電気的に連結する。第１のビア４６３は、銅、チタン又はタングステンのような金属物質で形成できる。また、第２のバリヤ膜パターン４６２は、第１のビア４６３周囲に形成して、第１のビア４６３を構成する物質が第１の金属間絶縁膜４５０に拡散されることを防止できる。
第２の配線４７０は、第１の金属間絶縁膜４５０上に形成され、第１の配線４３０と電気的に連結される。第２の配線４７０は、主にアルミニウムで形成できる。第２の金属間絶縁膜４８０は、第２の配線４７０上に形成され、低誘電率絶縁物質が使用される。第２のビア４９３は、第２の金属間絶縁膜４８０の所定領域に形成されて、第２の配線４７０と第３の配線４９５とを電気的に連結する。第３の配線４９５上には保護膜４９６が形成されて、半導体集積回路装置１を保護する。
図３〜図４は、本発明の一実施形態による半導体集積回路装置の効果を説明するための図面である。ここで、（ａ）は、半導体集積回路装置は、第１の紫外線遮断膜がない場合であり、（ｂ）は、半導体集積回路装置は、第１の紫外線遮断膜がある場合を示す。
図３を参照すれば、（ａ）の半導体集積回路装置に紫外線が輻射されれば、ＮＭＯＳ高電圧駆動トランジスタ２００のゲート絶縁膜２１０に正電荷が蓄積される。ゲート絶縁膜２１０に正電荷が蓄積されれば、これと対応してＰウェル１２０の表面に負電荷が蓄積されて反転層１２２が形成される。特に、反転層１２２は、高電圧駆動トランジスタのＰウェル１２０の濃度が低いのでさらに容易に形成できる。従って、ゲート電極２２０にスレッショルド電圧以上の電圧が印加されなくても、ドレーンオフ電流（Ｉｄｏｆｆ）が発生できる。
反面、（ｂ）の半導体集積回路装置では、紫外線が輻射されても第１の紫外線遮断膜４４０によって吸収されるので、ＮＭＯＳ高電圧駆動トランジスタ２００のゲート絶縁膜２１０に正電荷が蓄積されない。従って、ドレーンオフ電流（Ｉｄｏｆｆ）が発生しない。
図４を参照すれば、（ａ）の半導体集積回路装置に紫外線が輻射されれば、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ（図２の２００、３００参照）を電気的に分離する素子分離膜１１０に正電荷が蓄積される。詳細に説明すれば、素子分離膜１１０をシリコン酸化膜（ＳｉＯｘ）として使用する場合、シリコン酸化膜（ＳｉＯｘ）のバンドギャップ以上のエネルギーを有した紫外線が輻射されれば、電子正孔対が形成され、正電荷がＰウェル１２０、Ｎウェル１３０に隣接した素子分離膜１１０に蓄積される。素子分離膜１１０に正電荷が蓄積されれば、これと対応して素子分離膜１１０と隣接したＰウェル１２０、Ｎウェル１３０の表面に負電荷が蓄積される。従って、Ｐウェル１２０では、反転層１２２が形成され、Ｎウェル１３０では、単純に負電荷が蓄積された蓄積層１３２が形成される。このような反転層１２２及び蓄積層１３２は、高電圧駆動トランジスタは、Ｐウェル１２０、Ｎウェル１３０の濃度が低いのでさらに容易に形成できる。従って、ＮＭＯＳ高電圧駆動トランジスタ２００のドレーン領域２３０とＰＭＯＳ高電圧駆動トランジスタ３００のＮウェルの間の反転層１２２を通じてアイソレーション電流（Ｉｓｏｌ）が形成できる。従って、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００の間分離特性が落ちるようになる。
反面、（ｂ）の半導体集積回路装置では、紫外線が輻射されても第１の紫外線遮断膜４４０によって吸収されるので、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００を電気的に分離する素子分離膜１１０に正電荷が蓄積されない。従って、アイソレーション電流（Ｉｓｏｌ）が発生しない。
図３及び図４では、紫外線が輻射されることによってゲート絶縁膜２１０及び素子分離膜１１０に正電荷が蓄積される場合のみを説明したが、半導体基板に印加される基板バイアスなどによって負電荷が蓄積されることもできることは本発明の属する技術分野の当業者には自明である。従って、負電荷が蓄積される場合にも類似した方式にドレーンオフ電流（Ｉｄｏｆｆ）、アイソレーション電流（Ｉｓｏｌ）が生ずることができることはやはり自明である。
図５及び図６は、本発明の一実施形態による半導体集積回路装置の効果を説明するための図面である。ここで、（ａ）の半導体集積回路装置は、第１の紫外線遮断膜がない場合であり、（ｂ）の半導体集積回路装置は、第１の紫外線遮断膜がある場合を示す。
図５を参照すれば、（ａ）の半導体集積回路装置は、多数の金属間絶縁膜（図２の４５０、４８０参照）などに含まれた外部イオンや水分が拡散されてＰＭＯＳ高電圧駆動トランジスタ３００のゲート絶縁膜３１０に負イオンが蓄積できる。ゲート絶縁膜３１０に負イオンが蓄積されれば、これに対応して正電荷が蓄積されて反転層１３４が形成される。特に、反転層１３４は、高電圧駆動トランジスタのＮウェル１３０の濃度が低いのでさらに容易に形成できる。従って、ゲート電極３２０にスレッショルド電圧以上の電圧が印加されなくても、ドレーンオフ電流（Ｉｄｏｆｆ）が発生できる。
反面、（ｂ）の半導体集積回路装置では、外部イオンや水分が窒化膜からなった第１の紫外線遮断膜４４０に吸収されるので、ＰＭＯＳ高電圧駆動トランジスタ３００のゲート絶縁膜３１０に負イオンが蓄積されない。
図６を参照すれば、（ａ）の半導体集積回路装置に多数の金属間絶縁膜（図２の４５０、４８０参照）などに含まれた外部イオンや水分が拡散されて、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ（図２の２００、３００参照）を電気的に分離する素子分離膜１１０に負イオンが蓄積される。素子分離膜１１０に負イオンが蓄積されれば、これと対応して素子分離膜１１０と隣接したＰウェル１２０、Ｎウェル１３０の表面に正電荷が蓄積される。従って、Ｎウェル１３０では、反転層１３４が形成され、Ｐウェル１２０では、単純に正電荷が蓄積された蓄積層１２４が形成される。このような反転層１３４及び蓄積層１２４は高電圧駆動トランジスタのＰウェル１２０、Ｎウェル１３０の濃度が低いのでさらに容易に形成できる。従って、ＰＭＯＳ高電圧駆動トランジスタ３００のドレーン領域３４０とＮＭＯＳ高電圧駆動トランジスタ２００のＰウェルの間の反転層１３４を通じてアイソレーション電流（Ｉｓｏｌ）が形成できる。従って、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００の間の分離特性が落ちるようになる。
反面、（ｂ）の半導体集積回路装置では、外部イオンや水分が窒化膜からなった第１の紫外線遮断膜４４０によって吸収されるので、ＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００を電気的に分離する素子分離膜１１０に負イオンが蓄積されない。従って、アイソレーション電流（Ｉｓｏｌ）が発生しない。
図５及び図６では、ゲート絶縁膜３１０及び素子分離膜１１０に負イオンが蓄積される場合のみを説明したが、半導体基板に印加される基板バイアスなどによって正イオンが蓄積されてもよいことは本発明の属する技術分野の当業者には自明である。従って、正イオンが蓄積される場合にも類似した方式にドレーンオフ電流（Ｉｄｏｆｆ）、アイソレーション電流（Ｉｓｏｌ）が生ずることができることはやはり自明である。
図７は、本発明の他の実施形態による半導体集積回路装置の断面図である。図２と実質的に同一な構成要素については同一な図面符号を示し、当該構成要素についての詳細な説明は省略する。
図７を参照すれば、本発明の他の実施形態による半導体集積回路装置２が一実施形態と異なる点は、第２の配線４７０及び第２の金属間絶縁膜４８０全面に形成され、半導体基板に輻射される紫外線を遮断する第２の紫外線遮断膜４７５をさらに含むということである。第２の紫外線遮断膜４７５は、半導体基板１００に輻射される紫外線（ＶＵＶ）及び外部イオン、水分などを遮断する。第１の紫外線遮断膜４４０は、シリコン酸化物（ＳｉＯｘ）よりバンドギャップが小さい物質から構成される。例えば、ＳｉＮ膜又はＳｉＯＮ膜を使用できるが、これに制限されることではない。
本発明の他の実施形態による半導体集積回路装置２は、第１及び第２の紫外線遮断膜４４０、４７５が形成されているため、紫外線遮断効果、外部イオン、水分などの吸収効果が一実施形態に比べてさらに大きいことができる。
一方、図面を用いて説明しないが、紫外線遮断膜を第２の配線４７０及び第２の金属間絶縁膜４８０全面にのみ形成できる。但し、第１の金属間絶縁膜４５０の製造過程中に輻射される紫外線による損傷は受けることができ、第１の金属間絶縁膜４５０に含まれた外部イオン及び水分による損傷も受けることができる。
図８は、本発明のさらに他の実施形態による半導体集積回路装置の断面図である。図２と実質的に同一な構成要素については同一な図面符号を示し、当該構成要素についての詳細な説明は省略する。
図８を参照すれば、本発明のさらに他の実施形態による半導体集積回路装置３が一実施形態と異なる点は、第１の配線４３０及び層間絶縁膜４１０全面と第１の紫外線遮断膜４４０との間に第１の酸化膜４３５をさらに含むということである。第１の酸化膜４３５は、第１の配線４３０及び層間絶縁膜４２０全面と第１の紫外線遮断膜４４０間のバッファ役割を果たす。
一方、図面を用いて説明しないが、第１の金属間絶縁膜と第２の配線全面に第２の酸化膜と第２の紫外線遮断膜とを順次に形成できることは、本発明の属する技術分野の当業者には自明である。
図９Ａ〜図９Ｆは、本発明の一実施形態による半導体集積回路装置の製造方法を説明するための断面図である。
図９Ａを参照すれば、先ず半導体基板１００を提供する。半導体基板１００上に素子分離膜１１０を形成して活性領域を限定する。活性領域上にＮＭＯＳ高電圧駆動トランジスタ２００及びＰＭＯＳ高電圧駆動トランジスタ３００をそれぞれ形成する。
次いで、層間絶縁膜４１０をＮＭＯＳ及びＰＭＯＳ高電圧駆動トランジスタ２００、３００及び半導体基板１００上に形成する。層間絶縁膜４１０は、低誘電率絶縁物質を使用でき、本発明の一実施形態ではＰＥＯＸ膜４１１、ＢＰＳＧ膜４１２、ＰＥＴＥＯＳ膜４１３を順次に形成する。
次に、層間絶縁膜４１０を通常的なエッチング工程を用いてＮＭＯＳ高電圧駆動トランジスタ２００のソース／ドレーン領域２３０、２４０、ＰＭＯＳ高電圧駆動トランジスタ３００のソース／ドレーン領域３３０、３４０を露出させるコンタクトホール４２１を形成する。
図９Ｂを参照すれば、コンタクトホール４２１の側面と底面及び層間絶縁膜４１０の上面のプロファイルに沿ってコンフォーマルに第１のバリヤ膜を形成する。第１のバリヤ膜は、Ｔｉ、ＴｉＮ、Ｔｉ／ＴｉＮ、Ｔａ、ＴａＮ、Ｔａ／ＴａＮ、Ｔａ／ＴｉＮなどに形成でき、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）方法又はスパッタリング方法によって形成できる。
次いで、コンタクトホール４２１を十分に埋め込むように、第１のバリヤ膜４４０上にＣｕ、Ｔｉ又はＷのような導電物質を蒸着して金属膜を形成する。ここで、Ｃｕは層間絶縁膜４１０に拡散されやすいため、Ｔｉ、Ｗを使用することが好ましく、Ｔｉ又はＷはＣＶＤ方法やスパッタリング方法を用いて蒸着できる。
次に、層間絶縁膜４１０の表面が露出されるときまで、金属膜及び第１のバリヤ膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）方法で研磨してコンタクトホール４２１を埋め込むコンタクト４２３を形成する。この際、第１のバリヤ膜は、コンタクト４２３の側壁及び低面上に第１のバリヤ膜パターン４２２に残留するようになる。
図９Ｃを参照すれば、第１の配線用導電膜を層間絶縁膜上に蒸着し、パターニングして第１の配線４３０を形成する。ここで、第１の配線用導電膜としてはアルミニウムを主に使用し、ＣＶＤ方法、スパッタリング方法などを蒸着できる。
図面に表示しないが、第１の配線４３０とコンタクト４２３の接触特性をよくするため第１の配線用導電膜を蒸着する前に、Ｔｉ／ＴｉＮなどに形成された粘着膜がさらに形成できる。また、第１の配線用導電膜を蒸着した後、フォトリソグラフィ工程時アルミニウムの乱反射を防止するためのＴｉ、ＴｉＮ又はＴｉ／ＴｉＮなどに形成された反射防止膜をさらに形成できる。その後、反射防止膜、第１の配線用導電膜、粘着膜を共にパターニングして第１の配線を完成してもよい。
図９Ｄを参照すれば、第１の配線４３０及び層間絶縁膜４１０全面に半導体基板１００に輻射される紫外線を遮断する第１の紫外線遮断膜４４０を形成する。第１の紫外線遮断膜は、シリコン酸化物（ＳｉＯｘ）よりバンドギャップが小さい物質、例えば窒化膜から構成される。特に、窒化膜中でＳｉＮ膜又はＳｉＯＮ膜をＣＶＤ方法によって形成できる。
図９Ｅを参照すれば、第１の紫外線遮断膜４４０上に第１の金属間絶縁膜４５０を形成する。第１の金属間絶縁膜４５０は、低誘電率絶縁物質を使用でき、本発明の一実施形態ではＨＤＰ膜４５１、ＰＥＴＥＯＳ膜４５２を順次に形成する。ここで、ＨＤＰ膜４５１、ＰＥＴＥＯＳ膜４５２はプラズマ蒸着工程によって形成される。プラズマを使用する場合、紫外線（ＶＵＶ）が輻射できるが、第１の紫外線遮断膜４４０が紫外線を吸収して半導体集積回路装置１の損傷を防止できる。
図９Ｆを参照すれば、第１の金属間絶縁膜４５０上にフォトレジストパターン４６５を形成して、第１の配線４３０を露出させる第１のビアホール４６１を形成する。その後、フォトレジストパターン４６５を高温の酸素プラズマを用いたアッシング工程を通じて除去する。プラズマを使用する場合、紫外線（ＶＵＶ）が輻射できるが、第１の紫外線遮断膜４４０が紫外線を吸収して半導体集積回路装置の損傷を防止できる。
再び、図２を参照すれば、第１のビアホール４６１の側面と底面及び層間絶縁膜４１０の上面のプロファイルに沿ってコンフォーマルに第２のバリヤ膜を形成する。次いで、第１のビアホール４６１を十分に埋め込むように、第１のバリヤ膜上にＣｕ、Ｔｉ又はＷのような導電物質を蒸着して金属膜を形成する。次に、第１の金属間絶縁膜４５０の表面が露出されるときまで金属膜及び第２のバリヤ膜をＣＭＰ方法で研磨して第１のビアホール４６１を埋め込む第１のビア４６３を形成する。
第１の金属間絶縁膜４５０上に第２の配線４７０を形成する。次いで、第２の金属間絶縁膜４８０、第２のビアホール４９１、第３のバリヤ膜パターン４９２、第２のビア４９３を形成する。
第２の金属間絶縁膜４８０上に第３の配線４９５を形成し、第３の配線４９５上に半導体集積回路装置１を保護する保護膜４９６を形成する。
本発明の一実施形態による半導体集積回路装置の製造方法から、当業者であれば、他の実施形態、さらに他の実施形態の製造方法は、十分に技術的に類推できるためその説明を省略する。
本発明についてのより詳細な内容は、次の具体的な実験例によって説明し、ここに記載されない内容は、当業者であれば充分に技術的に類推できることであるため説明を省略する。
＜実験例＞
幅／長さが２５μｍ／４μｍであるＮＭＯＳ高電圧駆動トランジスタとＰＭＯＳ高電圧駆動トランジスタをそれぞれ４２個ずつ製造した後、それぞれ１１個ずつ（Ｎ１〜Ｎ１１、Ｐ１〜Ｐ１１）は、第１の配線上に２６０ÅのＳｉＯＮ膜を形成し、それぞれ２５個ずつ（Ｎ１２〜Ｎ３６、Ｐ１２〜Ｐ３６）は、第１の配線上に６００ÅのＳｉＯＮ膜を形成し、それぞれ６個ずつ（Ｎ３７〜Ｎ４２、Ｐ３７〜Ｐ４２）は第１の配線上にＳｉＯＮ膜を形成しなかった。
次いで、ＮＭＯＳ高電圧駆動トランジスタとＰＭＯＳ高電圧駆動トランジスタのドレーンオフ電流（Ｉｄｏｆｆ）を測定して、その結果を図１０に示した。
図１０を参照すれば、ｘ軸は、トランジスタの番号を示し、ｙ軸はドレーンオフ電流（Ｉｄｏｆｆ）を示す。本実験例では、負イオンがゲート絶縁膜に蓄積された場合である。従って、全てのＮＭＯＳ高電圧駆動トランジスタ（Ｎ１〜Ｎ４２）のドレーンオフ電流（Ｉｄｏｆｆ）を約０．５ｐＡ／μｍに殆ど一定する。反面、ＰＭＯＳ高電圧駆動トランジスタ（Ｐ１〜Ｐ４２）は、ＳｉＯＮ膜が厚いほどドレーンオフ電流（Ｉｄｏｆｆ）が小さくなることが分かる。すなわち、ＳｉＯＮ膜がないＰＭＯＳ高電圧駆動トランジスタ（Ｐ３７〜Ｐ４２）は約５ｐＡ／μｍ程度であり、ＳｉＯＮ膜が２６０ÅであるＰＭＯＳ高電圧駆動トランジスタ（Ｐ１〜Ｐ１１）は、約５０ｐＡ／μｍ程度であり、ＳｉＯＮ膜が６００ÅであるＰＭＯＳ高電圧駆動トランジスタ（Ｐ１２〜Ｐ３６）は、ＮＭＯＳ高電圧駆動トランジスタ（Ｎ１〜Ｎ４２）のドレーンオフ電流（Ｉｄｏｆｆ）と殆ど同一であることが分かる。
以上、添付した図面を参照して本発明の好適な実施形態を説明したが、当業者であれば、本発明の技術的思想や必須的な特徴を変更せずに他の具体的な形態で実施されうることを理解することができる。したがって、上述した好適な実施形態は、例示的なものであり、限定的なものではないと理解されるべきである。
本発明は、高集積回路半導体装置、プロセッサ、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）、光電子装置、ディスプレイドライバーチップなどの微細電子装置に適用されうる。
１００ 半導体基板
１２０ Ｐウェル
１３０ Ｎウェル
２００ ＮＭＯＳ高電圧駆動トランジスタ
２１０ ゲート絶縁膜
２２０ ゲート電極
２３０ ソース領域
２３２ 低濃度不純物領域
２３４ 高濃度不純物領域
２４０ ドレーン領域
３００ ＰＭＯＳ高電圧駆動トランジスタ
４１０ 層間絶縁膜
４２３ コンタクト
４３０ 第１の配線
４４０ 第１の紫外線遮断膜
４５０ 第１の金属間絶縁膜
４６３ 第１のビア
４７０ 第２の配線
４８０ 第２の金属間絶縁膜
４９３ 第２のビア
４９５ 第３の配線
４９６ 保護膜

Claims (12)

  1. 第１の不純物を含む半導体基板と、
    前記半導体基板上に形成された第１の導電膜パターンと、
    前記第１の導電膜パターン上に形成された層間絶縁膜と、
    前記層間絶縁膜上に形成された第２の導電膜パターンと、
    前記第２の導電膜パターン及び前記層間絶縁膜全面に形成され、前記半導体基板に輻射される紫外線を遮断する第１の紫外線遮断膜と、
    前記第１の紫外線遮断膜上にプラズマ蒸着工程によって形成された金属間絶縁膜と、
    前記金属間絶縁膜上に形成された第３の導電膜パターンと、
    前記第３の導電膜パターン及び前記金属間絶縁膜全面に形成され、前記半導体基板に輻射される紫外線を遮断する第２の紫外線遮断膜と、
    を含むことを特徴とする半導体集積回路装置。
  2. 前記第１の紫外線遮断膜下部に形成された第１の酸化膜をさらに含むことを特徴とする請求項１に記載の半導体集積回路装置。
  3. 前記第１の紫外線遮断膜は、シリコン酸化物よりバンドギャップが小さい物質から構成されることを特徴とする請求項１又は請求項２に記載の半導体集積回路装置。
  4. 前記第１の紫外線遮断膜は、窒化膜を含むことを特徴とする請求項３に記載の半導体集積回路装置。
  5. 前記第１の紫外線遮断膜は、ＳｉＮ膜又はＳｉＯＮ膜であることを特徴とする請求項４に記載の半導体集積回路装置。
  6. 前記第１の導電膜パターンは、高電圧駆動トランジスタのゲート電極であることを特徴とする請求項１又は請求項２に記載の半導体集積回路装置。
  7. 前記高電圧駆動トランジスタは、第２の不純物を含む低濃度不純物領域と高濃度不純物領域とを含むことソース／ドレーン領域を含み、前記低濃度不純物領域は、前記ゲート電極に整列されて前記半導体基板内に形成され、前記半導体基板と異なる導電型を有し、前記高濃度不純物領域は、前記ゲート電極から所定距離離隔され、前記低濃度不純物領域の深さより低い深さに形成され、前記半導体基板と異なる導電型を有することを特徴とする請求項６に記載の半導体集積回路装置。
  8. 前記第１の不純物の不純物濃度は、１×１０１５〜１×１０１７原子／ｃｍ３であることを特徴とする請求項７に記載の半導体集積回路装置。
  9. 前記第２の不純物の不純物濃度は、１×１０１４〜１×１０１６原子／ｃｍ３であることを特徴とする請求項７に記載の半導体集積回路装置。
  10. 前記金属間絶縁膜は、順次に形成された第１及び第２の絶縁膜を含み、前記第１の絶縁膜は前記第２の絶縁膜よりギャップフィル特性に優れたことを特徴とする請求項１に記載の半導体集積回路装置。
  11. 前記第２の紫外線遮断膜下部に形成された第２の酸化膜をさらに含むことを特徴とする請求項１に記載の半導体集積回路装置。
  12. 前記第２の紫外線遮断膜は、シリコン酸化物よりバンドギャップが小さい物質から構成されることを特徴とする請求項１に記載の半導体集積回路装置。
JP2013037641A 2005-06-08 2013-02-27 半導体集積回路装置 Pending JP2013145901A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2005-0049016 2005-06-08
KR1020050049016A KR100703971B1 (ko) 2005-06-08 2005-06-08 반도체 집적 회로 장치 및 그 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006156332A Division JP2006344956A (ja) 2005-06-08 2006-06-05 半導体集積回路装置及びそれの製造方法

Publications (1)

Publication Number Publication Date
JP2013145901A true JP2013145901A (ja) 2013-07-25

Family

ID=37510211

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2006156332A Withdrawn JP2006344956A (ja) 2005-06-08 2006-06-05 半導体集積回路装置及びそれの製造方法
JP2013037641A Pending JP2013145901A (ja) 2005-06-08 2013-02-27 半導体集積回路装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2006156332A Withdrawn JP2006344956A (ja) 2005-06-08 2006-06-05 半導体集積回路装置及びそれの製造方法

Country Status (6)

Country Link
US (3) US7304387B2 (ja)
JP (2) JP2006344956A (ja)
KR (1) KR100703971B1 (ja)
CN (1) CN1877834B (ja)
DE (1) DE102006024654A1 (ja)
TW (1) TWI302377B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688023B1 (ko) * 2005-12-28 2007-02-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US20080173985A1 (en) * 2007-01-24 2008-07-24 International Business Machines Corporation Dielectric cap having material with optical band gap to substantially block uv radiation during curing treatment, and related methods
KR100878402B1 (ko) * 2007-07-25 2009-01-13 삼성전기주식회사 다층 배선을 구비한 반도체 장치 및 그 형성 방법
KR100922560B1 (ko) * 2007-09-28 2009-10-21 주식회사 동부하이텍 플래시 메모리 소자 및 그의 제조 방법
US9184097B2 (en) * 2009-03-12 2015-11-10 System General Corporation Semiconductor devices and formation methods thereof
CN101989574B (zh) * 2009-08-06 2012-10-31 中芯国际集成电路制造(上海)有限公司 应变记忆作用的半导体器件制造方法
CN102376754A (zh) * 2010-08-19 2012-03-14 中芯国际集成电路制造(上海)有限公司 半导体器件结构及制作该半导体器件结构的方法
US20120261767A1 (en) * 2011-04-14 2012-10-18 Intersil Americas Inc. Method and structure for reducing gate leakage current and positive bias temperature instability drift
CN103021999B (zh) * 2011-09-27 2015-06-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其制作方法
US8785997B2 (en) * 2012-05-16 2014-07-22 Infineon Technologies Ag Semiconductor device including a silicate glass structure and method of manufacturing a semiconductor device
JP2014165191A (ja) * 2013-02-21 2014-09-08 Seiko Instruments Inc 紫外線消去型の不揮発性半導体装置
CN104425542B (zh) * 2013-08-26 2017-08-04 昆山工研院新型平板显示技术中心有限公司 一种有机发光显示装置及其制备方法
WO2015130277A1 (en) * 2014-02-26 2015-09-03 Halliburton Energy Services, Inc. Protein-based fibrous bridging material and process and system for treating a wellbore
CN105374740B (zh) * 2014-08-29 2018-10-23 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
JP2016162848A (ja) * 2015-02-27 2016-09-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
KR102258112B1 (ko) * 2015-04-01 2021-05-31 삼성전자주식회사 반도체 소자 및 이의 제조 방법
WO2017111847A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for forming electrically conductive features with improved alignment and capacitance reduction
CN110021559B (zh) * 2018-01-09 2021-08-24 联华电子股份有限公司 半导体元件及其制作方法
US10916498B2 (en) 2018-03-28 2021-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure for logic circuit

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292477A (ja) * 1985-10-18 1987-04-27 Nec Corp 半導体記憶装置の製造方法
JPH09246540A (ja) * 1996-03-07 1997-09-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH10173046A (ja) * 1996-12-10 1998-06-26 Sony Corp 半導体装置の製造方法
JPH10200065A (ja) * 1996-12-29 1998-07-31 Sony Corp 半導体装置及びその製造方法
JPH1187342A (ja) * 1996-11-28 1999-03-30 Sony Corp 層間絶縁膜の形成方法
JP2001102454A (ja) * 1999-08-30 2001-04-13 Lucent Technol Inc 集積回路
JP2001217422A (ja) * 2000-01-31 2001-08-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003297942A (ja) * 2002-03-26 2003-10-17 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを有する半導体装置及びその方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6325931A (ja) * 1986-07-18 1988-02-03 Hitachi Ltd 半導体集積回路装置
JPH02292865A (ja) * 1989-05-02 1990-12-04 Hitachi Ltd 半導体集積回路装置
JPH04273168A (ja) * 1991-02-27 1992-09-29 Ricoh Co Ltd 不揮発性半導体メモリ装置
US5559044A (en) * 1992-09-21 1996-09-24 Siliconix Incorporated BiCDMOS process technology
KR100308497B1 (ko) 1994-12-30 2001-12-15 박종섭 다층배선형성방법
JPH1098162A (ja) * 1996-09-20 1998-04-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP3001454B2 (ja) * 1997-04-23 2000-01-24 日本電気アイシーマイコンシステム株式会社 半導体装置
JPH10335458A (ja) * 1997-05-30 1998-12-18 Nec Corp 半導体装置及びその製造方法
KR100686681B1 (ko) * 1999-02-01 2007-02-27 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 및 불휘발성 기억 소자
JP4031158B2 (ja) 1999-09-27 2008-01-09 株式会社東芝 半導体装置
US6548343B1 (en) * 1999-12-22 2003-04-15 Agilent Technologies Texas Instruments Incorporated Method of fabricating a ferroelectric memory cell
JP2001230186A (ja) * 2000-02-17 2001-08-24 Hitachi Ltd 半導体集積回路装置の製造方法
KR100342359B1 (ko) 2000-04-03 2002-07-04 문학용 화물적재용 리프터
KR20020002570A (ko) * 2000-06-30 2002-01-10 박종섭 반응성 이온식각에 의한 강유전체 캐패시터 특성 저하를방지할 수 있는 강유전체 메모리 소자 제조 방법
JP2002353307A (ja) * 2001-05-25 2002-12-06 Toshiba Corp 半導体装置
JP2003017564A (ja) * 2001-07-04 2003-01-17 Fujitsu Ltd 半導体装置およびその製造方法
JP3726760B2 (ja) * 2002-02-20 2005-12-14 セイコーエプソン株式会社 半導体装置の製造方法
JP3640186B2 (ja) * 2002-03-06 2005-04-20 セイコーエプソン株式会社 半導体装置の製造方法
US6774432B1 (en) * 2003-02-05 2004-08-10 Advanced Micro Devices, Inc. UV-blocking layer for reducing UV-induced charging of SONOS dual-bit flash memory devices in BEOL
US6924241B2 (en) * 2003-02-24 2005-08-02 Promos Technologies, Inc. Method of making a silicon nitride film that is transmissive to ultraviolet light
JP3833189B2 (ja) * 2003-05-27 2006-10-11 株式会社リコー 半導体装置及びその製造方法
US7045414B2 (en) * 2003-11-26 2006-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating high voltage transistor
TWI225287B (en) * 2003-12-23 2004-12-11 Macronix Int Co Ltd Method for fabricating a non-volatile memory and metal interconnects process
JP4813778B2 (ja) * 2004-06-30 2011-11-09 富士通セミコンダクター株式会社 半導体装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6292477A (ja) * 1985-10-18 1987-04-27 Nec Corp 半導体記憶装置の製造方法
JPH09246540A (ja) * 1996-03-07 1997-09-19 Mitsubishi Electric Corp 半導体装置及びその製造方法
JPH1187342A (ja) * 1996-11-28 1999-03-30 Sony Corp 層間絶縁膜の形成方法
JPH10173046A (ja) * 1996-12-10 1998-06-26 Sony Corp 半導体装置の製造方法
JPH10200065A (ja) * 1996-12-29 1998-07-31 Sony Corp 半導体装置及びその製造方法
JP2001102454A (ja) * 1999-08-30 2001-04-13 Lucent Technol Inc 集積回路
JP2001217422A (ja) * 2000-01-31 2001-08-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003297942A (ja) * 2002-03-26 2003-10-17 Samsung Electronics Co Ltd 金属−絶縁体−金属キャパシタを有する半導体装置及びその方法
JP2005045012A (ja) * 2003-07-22 2005-02-17 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
US8058185B2 (en) 2011-11-15
KR20060127687A (ko) 2006-12-13
CN1877834A (zh) 2006-12-13
US20120032269A1 (en) 2012-02-09
US20080057689A1 (en) 2008-03-06
TWI302377B (en) 2008-10-21
CN1877834B (zh) 2010-09-29
DE102006024654A1 (de) 2007-02-01
US7304387B2 (en) 2007-12-04
KR100703971B1 (ko) 2007-04-06
US20060278949A1 (en) 2006-12-14
TW200721451A (en) 2007-06-01
JP2006344956A (ja) 2006-12-21

Similar Documents

Publication Publication Date Title
JP2013145901A (ja) 半導体集積回路装置
US6303414B1 (en) Method of forming PID protection diode for SOI wafer
US8253217B2 (en) Seal ring structure in semiconductor devices
US7898037B2 (en) Contact scheme for MOSFETs
JP2007227920A (ja) 方法、半導体構造（ラッチアップが起こりにくい半導体デバイス構造を製造するための方法および該方法によって形成された半導体デバイス構造）
US8395239B2 (en) Grounded seal ring structure in semiconductor devices
JP2009158711A (ja) 半導体装置
JP2007173767A (ja) 半導体装置および半導体装置の製造方法
JP2005175306A (ja) 半導体集積回路装置及びその製造方法
JP2005116744A (ja) 半導体装置およびその製造方法
JP2010212589A (ja) 半導体装置の製造方法
JP2006344959A (ja) 半導体集積回路装置およびその製造方法
JP2004039775A (ja) 半導体装置およびその製造方法
JP2004055791A (ja) 半導体装置の製造方法、及び、半導体装置
JP4601919B2 (ja) 半導体装置の製造方法
JP2004047844A (ja) 半導体装置およびその製造方法
KR100855862B1 (ko) 에스렘(ｓｒａｍ) 셀 및 그의 제조방법
JP2006156664A (ja) 半導体装置およびその製造方法
KR20140126449A (ko) 반도체 장치 및 그 제조방법
JPH08335627A (ja) 半導体装置およびその製造方法
JP2006237376A (ja) 半導体装置およびその製造方法
JP2007194547A (ja) 半導体装置および半導体装置の製造方法
JP2005183622A (ja) 半導体集積回路装置の製造方法及び半導体集積回路装置
JP2004363254A (ja) 半導体装置及びその製造方法
JP2001102527A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140213

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140501

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20141226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150320

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160421

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160506

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160805