KR100308497B1 - 다층배선형성방법 - Google Patents
다층배선형성방법 Download PDFInfo
- Publication number
- KR100308497B1 KR100308497B1 KR1019940039245A KR19940039245A KR100308497B1 KR 100308497 B1 KR100308497 B1 KR 100308497B1 KR 1019940039245 A KR1019940039245 A KR 1019940039245A KR 19940039245 A KR19940039245 A KR 19940039245A KR 100308497 B1 KR100308497 B1 KR 100308497B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- interlayer insulating
- forming
- insulating film
- line
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76832—Multiple layers
Abstract
본 발명은 두 배선 사이를 절연시키는 층간절연막을 PE-Nitride층으로 형성함으로써 외부이온이나 수분이 상기 층간절연막을 타고 하부의 반도체 기판으로 침투함으로 인해 발생되는 필드 인버젼(Field inversion)현상을 방지하고, 불량발생으로 인해 이뤄지는 공정단계를 축소하여 공정을 단순화시키는 다층 배선 형성 방법에 관한 것이다.
Description
제 1 도는 본 발명의 실시예에 따른 다층 배선 형성 방법을 나타낸 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 기판 2,6 : 제 1 및 제 2 배선
3,5 : 제 1 및 2 층간절연막 4 : S0G(Spin on glass)층
7,8 : 1 차 및 2 차 패시베이션(Passivation)층 9 : PK
본 발명은 다층 배선 형성 방법에 있어서, 특히 두 배선 사이를 절연시키는 층간절연막의 물질을 PE(Plasma Enhanced)-Nitride층으로 형성하여 필드 인버전(Field inversion)현상을 방지하고 불량발생으로 인해 이뤄지는 공정단계를 축소하므로 공정을 단순화시키는 다층 배선 형성 방법에 관한 것이다.
종래의 다층 배선 형성 방법은 반도체 기판상에 제 1 배선을 형성한 후에, 그 상부에 제 1 층간절연막, SOG(Spin on glass) 층, 제 2 층간절연막 및 제 2 배선을 차례로 형성한다.
이때, 상기 SOG 층을 타고 들어오는 이온이나 수분이 상기 제 1 층간절연막을 통하여 반도체 기판까지 내려옴으로써 반도체 소자의 동작에 나쁜 영향을 미치게 된다.
즉, 상기 제 1 및 2 배선 사이에 형성되는 층간절연막을 피이-티이오에스(PE-TEOS: Plasma Enhanced-Tetra Ethyl Ortho silicate)층으로 형성하기 때문에 발생하는 것으로, 1차 패시베이션(Passivation) 과 2차 패시베이션을 동시에 진행할 경우에 PIX 공정이나 피시티(PCT: Pressure Cook Test)에서 불량이 발생할 수 있다.
상기 현상을 피하기 위하여, 1차 패시베이션(Passivation)후, 공정을 완료시켜 테스트(Test)를 실시하고 수정한 후, 다시 라인(Line)에 투입하여 2차 패시베이션과 PIX 공정을 진행시키게 되는데 이 경우 공정 단계수가 많아지고 라인의 오염을 초래하게 되는 문제점이 있다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 두 배선 사이에 증착되는 층간절연막을 외부이온이나 수분의 침투를 차단시키는 질화막 계열의 물질을 사용하여 형성함으로써 공정을 단순화시키는 다층 배선 형성 방법을 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 다층 배선 형성 방법은 기판상에 제 1 배선을 형성하는 단계, 상기 제 1 배선을 포함한 기판상에 외부이온이나 수분의 침투를 차단시키는 물질인 질화막 계열로 구성된 제 1 층간절연막을 형성하는 단계 및 상기 제 1 층간절연막상에 SOG 층, 제 2 층간절연막 및 제 2 배선을 순차적으로 형성하는 공정을 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 다층 배선 형성 방법의 바람직한 실시 예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
본 발명의 실시 예에 따른 다층 배선 형성 방법은 도 1에서와 같이, 반도체기판(1)상에 제 1 배선(2)을 형성한 후에, 그 상부에 제 1 층간절연막으로서 500Å - 3000Å의 두께로 PE-Nitride층(3)을 형성한다.
그리고, 상기 PE-Nitride층(3)상에 SOG층(4), 제 2 층간절연막(5) 및 제 2 배선(6)을 순차적으로 형성한다.
여기서, 상기 PE-Nitride층(3) 대신에 Oxi-Nitride층을 제 1 층간절연막으로서 형성할 수 있다.
상기와 같이, 제 1 층간절연막을 PE-Nitride층(3)으로 형성할 경우에는, 제 2 배선(6) 상부에 형성되는 제 1 차 및 제 2 차 패시베이션(7,8)을 동시에 진행시킬 수 있고, PIX(9) 공정 후에 테스트와 수정을 실시함으로써 공정 단계를 종래의 공정단계보다 4 내지 5 단계를 줄일 수 있으며, 라인 오염문제를 피할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 다층 배선 형성 방법은 반도체 소자가 고집적화 하여 다층 배선을 형성함에 따라 배선 사이에 형성되는 층간절연막을 종래의 PE-TEOS층 대신에 PE-Nitride층을 형성함으로써 층간절연막을 타고 들어 오는 이온이나 수분으로 인해 발생되는 필드 인버전 현상을 방지하고, 공정을 단순화시키는 효과가 있다.
Claims (3)
- 기판장에 제 1 배선을 형성하는 단계; 상기 제 1 배선을 포함한 기판상에 외부이온이나 수분의 침투를 차단시키는 물질의 질화막 계열로 구성된 제 1 층간절연막을 형성하는 단계; 상기 제 1 층간절연막상에 SOG층, 제 2 층간절연막 및 제 2 배선을 순차적으로 형성하는 공정을 포함하여 이루어짐을 특징으로 하는 다층 배선 형성 방법.
- 제 1 항에 있어서 상기 제 1 층간절연막을 PE-Nitride, Oxi-Nitride중 어느 하나를 사용하여 형성함을 특징으로 하는 다층 배선 형성 방법.
- 제 1 항에 있어서 상기 제 1 층간절연막을 500Å - 3000Å의 두께로 형성함을 특징으로 하는 다층 배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039245A KR100308497B1 (ko) | 1994-12-30 | 1994-12-30 | 다층배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940039245A KR100308497B1 (ko) | 1994-12-30 | 1994-12-30 | 다층배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR960026866A KR960026866A (ko) | 1996-07-22 |
| KR100308497B1 true KR100308497B1 (ko) | 2001-12-15 |
Family
ID=37530577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019940039245A KR100308497B1 (ko) | 1994-12-30 | 1994-12-30 | 다층배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100308497B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304387B2 (en) | 2005-06-08 | 2007-12-04 | Samsung Elecronics Co., Ltd. | Semiconductor integrated circuit device |
-
1994
- 1994-12-30 KR KR1019940039245A patent/KR100308497B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7304387B2 (en) | 2005-06-08 | 2007-12-04 | Samsung Elecronics Co., Ltd. | Semiconductor integrated circuit device |
| US8058185B2 (en) | 2005-06-08 | 2011-11-15 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor integrated circuit device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR960026866A (ko) | 1996-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100308497B1 (ko) | 다층배선형성방법 | |
| JP2007201481A (ja) | 半導体装置及びその製造方法 | |
| JPH0677315A (ja) | 半導体装置 | |
| KR20040061133A (ko) | 반도체 소자 및 그 제조방법 | |
| KR100268934B1 (ko) | 반도체소자의 배선형성방법 | |
| KR20040061970A (ko) | 반도체소자의 패드 형성방법 | |
| KR100312377B1 (ko) | 반도체소자의보호막제조방법 | |
| US5177592A (en) | Semiconductor device | |
| KR100315455B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| WO2000077840A1 (en) | Semiconductor device and method of manufacture thereof | |
| KR100307969B1 (ko) | 에어갭을 갖는 반도체 소자의 다층 보호막 형성 방법 | |
| KR20010057256A (ko) | 반도체장치의 퓨즈부의 구조 | |
| KR100254774B1 (ko) | 반도체 소자 제조 방법 | |
| KR100515373B1 (ko) | 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법 | |
| KR100613382B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| KR970003633A (ko) | 반도체 소자의 금속 층간 절연막 형성방법 | |
| KR100341883B1 (ko) | 반도체소자의도전배선제조방법 | |
| JPH03185750A (ja) | 半導体装置 | |
| JPS5952861A (ja) | 半導体集積回路装置 | |
| KR950021354A (ko) | 반도체 소자의 층간 절연막 형성방법 | |
| JPH098137A (ja) | 半導体装置及びその製造方法 | |
| KR20070087841A (ko) | 반도체 소자의 컨택홀 형성 방법 | |
| KR20010057198A (ko) | 반도체장치의 퓨즈부 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |