JPS5952861A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS5952861A JPS5952861A JP16222682A JP16222682A JPS5952861A JP S5952861 A JPS5952861 A JP S5952861A JP 16222682 A JP16222682 A JP 16222682A JP 16222682 A JP16222682 A JP 16222682A JP S5952861 A JPS5952861 A JP S5952861A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- inter
- film
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 12
- 239000011229 interlayer Substances 0.000 claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 239000012535 impurity Substances 0.000 claims abstract description 8
- 238000009792 diffusion process Methods 0.000 claims abstract description 7
- 239000000463 material Substances 0.000 claims abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 9
- 239000010703 silicon Substances 0.000 abstract description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 238000005224 laser annealing Methods 0.000 abstract description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 3
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 3
- 239000011574 phosphorus Substances 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 238000009413 insulation Methods 0.000 description 5
- 238000002955 isolation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 241001092070 Eriobotrya Species 0.000 description 1
- 235000009008 Eriobotrya japonica Nutrition 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Local Oxidation Of Silicon (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、ＩＣを２層以上績層じて構成される半導体
集積回路装置に関するものである。
集積回路装置に関するものである。
この種の従来の半導体集積回路装置を第１図に示す。こ
の図において、１はシリコン基板である。
の図において、１はシリコン基板である。
この７リコン基板１には、絶縁膜２の形成、能動領域３
の形成、ゲート４の形成、配線層５の形成などを行って
下層ＩＣが形成されている。このようにして下層ＩＣを
形成したシリコン基１ｄｙ、１上には眉間絶縁ＩＮ６が
形成される。そして、この層間絶縁膜６子には、その眉
間絶縁膜６内に埋め込む形で、上層ＩＣを構成するだめ
の能動領域７が形成される。
の形成、ゲート４の形成、配線層５の形成などを行って
下層ＩＣが形成されている。このようにして下層ＩＣを
形成したシリコン基１ｄｙ、１上には眉間絶縁ＩＮ６が
形成される。そして、この層間絶縁膜６子には、その眉
間絶縁膜６内に埋め込む形で、上層ＩＣを構成するだめ
の能動領域７が形成される。
このような従来の装置において、層間絶縁膜６としては
、ｓｔｏｗ膜が使用される。しかるに、Ｓｉｎ。
、ｓｔｏｗ膜が使用される。しかるに、Ｓｉｎ。
膜は１μｍ以上厚く生成するとクラックが生じるので、
これ以上浮くすることができない。そのため、下層ＩＣ
のトランジスタを動作させる時の電界の影響が上層ＩＣ
のトランジスタに及はされる欠点があった。
これ以上浮くすることができない。そのため、下層ＩＣ
のトランジスタを動作させる時の電界の影響が上層ＩＣ
のトランジスタに及はされる欠点があった。
層間絶縁膜上
る７、シかし、ＰＳＧ膜の場合は、上層ＩＣの能動領域
７をレーザアニールで活性化させる際、その時の加熱に
よりＰＳＧ膜からリンが前記ｎ￥動領域７に拡散する欠
点がある。
７をレーザアニールで活性化させる際、その時の加熱に
よりＰＳＧ膜からリンが前記ｎ￥動領域７に拡散する欠
点がある。
この発明は上Ｍｅの点に鑑みなされたもので、従来の欠
点をすべて解決てきる半導体集積回路装置を提供するこ
とを目的とする。
点をすべて解決てきる半導体集積回路装置を提供するこ
とを目的とする。
以下この発明の実施例を図面を参照して説明する。第２
図はこの発明の実施例を示す断面図である。この図にお
いて、１１はシリコン基板（半導体基板）である。この
シリコン基板１１には、絶縁膜１２の形成、能動領域１
３の形成、ケ゛−ト１４の形成、配線層１５の形成など
を行って下層ＩＣが形成されている。このようにして下
層ＩＣを形成したシリコン基板１１上には、第１の層間
絶縁膜１６が形成される。ここで、この第１の層間絶縁
Ｊ１ｇｉ ６はＰＳＧ膜からなシ、１．０〜１．５／ｍ
ｌＡ度に厚く形成される。このような第１の層間絶縁膜
１６上には第２の層間絶縁膜１７が形成される。この第
２の層間絶縁膜１７は、不純物の拡散を防止することの
できる材料、たとえばＳｉＮまたはノンドープ５ｉｎ２
などからなる。そして、第２の層間絶線膜１７上には、
分離領域１８およびこの分離領域１８で互いに分離され
た、上層ＩＣを構成するだめの複数の能動領域１９が形
成される。
図はこの発明の実施例を示す断面図である。この図にお
いて、１１はシリコン基板（半導体基板）である。この
シリコン基板１１には、絶縁膜１２の形成、能動領域１
３の形成、ケ゛−ト１４の形成、配線層１５の形成など
を行って下層ＩＣが形成されている。このようにして下
層ＩＣを形成したシリコン基板１１上には、第１の層間
絶縁膜１６が形成される。ここで、この第１の層間絶縁
Ｊ１ｇｉ ６はＰＳＧ膜からなシ、１．０〜１．５／ｍ
ｌＡ度に厚く形成される。このような第１の層間絶縁膜
１６上には第２の層間絶縁膜１７が形成される。この第
２の層間絶縁膜１７は、不純物の拡散を防止することの
できる材料、たとえばＳｉＮまたはノンドープ５ｉｎ２
などからなる。そして、第２の層間絶線膜１７上には、
分離領域１８およびこの分離領域１８で互いに分離され
た、上層ＩＣを構成するだめの複数の能動領域１９が形
成される。
以上の説明から明らかなように、実施例では、不純物の
拡散を防止することのできる材料からなる第２の層間絶
縁ＩＩ処１７が第１の層間絶縁膜１６上に形成される。
拡散を防止することのできる材料からなる第２の層間絶
縁ＩＩ処１７が第１の層間絶縁膜１６上に形成される。
したがって、第１の層間絶縁膜１６にＰＳＧ膜を用いた
としても、上層ＩＣの能動領域■９をレーザアニールで
活１ｑミ化させる際、その時の加熱によりＰＳＧ膜から
リンが前記６シ動領域１９に拡散することは々く、この
能＠領域１９に製作するトランジスタの特性を向上させ
ることができる。また、これにより、実施例では、第１
の層間絶縁膜１６にＰＳＧ膜を用いて、層間絶縁膜の膜
厚を従来のＳｉｎ、膜（膜厚６ｏｏｏＡ）を用いた場合
に比較して約２倍以上に厚くすることができる。
としても、上層ＩＣの能動領域■９をレーザアニールで
活１ｑミ化させる際、その時の加熱によりＰＳＧ膜から
リンが前記６シ動領域１９に拡散することは々く、この
能＠領域１９に製作するトランジスタの特性を向上させ
ることができる。また、これにより、実施例では、第１
の層間絶縁膜１６にＰＳＧ膜を用いて、層間絶縁膜の膜
厚を従来のＳｉｎ、膜（膜厚６ｏｏｏＡ）を用いた場合
に比較して約２倍以上に厚くすることができる。
よって、上下ＩＣのトランジスタの電気的相互干渉を少
なくすることができる。
なくすることができる。
以上のような実施例の装置は次のようにして製造される
。まず、シリコン基板１１に通常の方法により下層ＩＣ
を形成した後、基板１１上にＣＶＤまたはスパッタリン
グなどにより第１の層１１１絶縁膜１６を形成する。次
に、第１の層ｌｌ−１］杷縁換１６上に同一の方法によ
り第２のノ冑１ｄ」・肥祿井処１７を形成する。しかる
後、第２の層１ｉｉＪ絶祢膜１７上にポリシリコンを形
成し又、それをｉＪ：ｓ分Ｈつに１ｊｄ化することによ
シ分離頭域１８とする一力、残イｊ、ポリシリコンをレ
ーザアニールによシ単結晶化させることによシ能動領域
１９を形成する。以上で実施例の装置が完成する。
。まず、シリコン基板１１に通常の方法により下層ＩＣ
を形成した後、基板１１上にＣＶＤまたはスパッタリン
グなどにより第１の層１１１絶縁膜１６を形成する。次
に、第１の層ｌｌ−１］杷縁換１６上に同一の方法によ
り第２のノ冑１ｄ」・肥祿井処１７を形成する。しかる
後、第２の層１ｉｉＪ絶祢膜１７上にポリシリコンを形
成し又、それをｉＪ：ｓ分Ｈつに１ｊｄ化することによ
シ分離頭域１８とする一力、残イｊ、ポリシリコンをレ
ーザアニールによシ単結晶化させることによシ能動領域
１９を形成する。以上で実施例の装置が完成する。
なお、実施例では、第１の層間絶縁膜１６をＰＳＧ膜で
形成しだが、これをＡＩ、０３膜、ＢＮ膜、５ｉｎ２膜
などの多層膜で形成してもよい。これらの多層膜で絹１
の層間絶縁膜１６を形成した場合は、ＰＳＧ膜の厚膜化
の限度（１，５μｍ）を越えてより厚く第１の眉間絶縁
膜１６を形成することができると同時に、少しのクラッ
クなどもないよシ良質の第１の層間絶縁膜１６を形成す
ることができる。
形成しだが、これをＡＩ、０３膜、ＢＮ膜、５ｉｎ２膜
などの多層膜で形成してもよい。これらの多層膜で絹１
の層間絶縁膜１６を形成した場合は、ＰＳＧ膜の厚膜化
の限度（１，５μｍ）を越えてより厚く第１の眉間絶縁
膜１６を形成することができると同時に、少しのクラッ
クなどもないよシ良質の第１の層間絶縁膜１６を形成す
ることができる。
また、実施例ではＩＣを２層績層する場合を説明したが
、第１および第２の層間絶縁膜１６，１７の形成ならび
にＩＣの形成をくシ返えすことにょシ、ＩＣを３層以上
の多層にすることもできる。
、第１および第２の層間絶縁膜１６，１７の形成ならび
にＩＣの形成をくシ返えすことにょシ、ＩＣを３層以上
の多層にすることもできる。
以上詳述したようにこの発明の半導体１％ Ｊ？を回路
装置においては、下層ＩＣを形成した半導体基板上に第
１の層間絶縁膜を厚く形成し、この第１の層間絶縁膜上
に、不純物の拡散を防止することのできる材料で第２の
層間絶縁膜を形成し、この第２の層間絶縁膜上に上層Ｉ
Ｃを形成するようにしたので、ＩＣ間のトランジスタの
電気的相互干渉を少なくすることができるとともに、上
層ＩＣの能動領域に有害不純物が拡散することを防止で
きる。
装置においては、下層ＩＣを形成した半導体基板上に第
１の層間絶縁膜を厚く形成し、この第１の層間絶縁膜上
に、不純物の拡散を防止することのできる材料で第２の
層間絶縁膜を形成し、この第２の層間絶縁膜上に上層Ｉ
Ｃを形成するようにしたので、ＩＣ間のトランジスタの
電気的相互干渉を少なくすることができるとともに、上
層ＩＣの能動領域に有害不純物が拡散することを防止で
きる。
第１図は従来の半導体集積回路装置を示す断面図、第２
図はこの発明の半導体集積回路装置の実施例を示す断面
図である。 １１・・・シリコン基板、１２・・・絶縁膜、１３・・
・能動領域、１４・・・ｒ−）、１５・・・配線層、１
６・・・第１の層間絶縁膜、１７・・・第２の層間絶縁
膜、１８・・・分離領域、１９・・・能動領域。 特許出願人 沖電気工業株式会社
図はこの発明の半導体集積回路装置の実施例を示す断面
図である。 １１・・・シリコン基板、１２・・・絶縁膜、１３・・
・能動領域、１４・・・ｒ−）、１５・・・配線層、１
６・・・第１の層間絶縁膜、１７・・・第２の層間絶縁
膜、１８・・・分離領域、１９・・・能動領域。 特許出願人 沖電気工業株式会社
Claims (1)
- 下層ＩＣを形成した半導体基板上に第１の層間絶縁膜を
厚く形成し、この第１の層間絶縁膜上には、不純物の拡
散を防止することのできる材料で第２の層間絶縁膜を形
成し、この第２の層間絶縁膜上に上層ＩＣを形成するこ
とを特徴とする半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16222682A JPS5952861A (ja) | 1982-09-20 | 1982-09-20 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16222682A JPS5952861A (ja) | 1982-09-20 | 1982-09-20 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952861A true JPS5952861A (ja) | 1984-03-27 |
Family
ID=15750362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16222682A Pending JPS5952861A (ja) | 1982-09-20 | 1982-09-20 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952861A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162768A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399881A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Manufacture of dielectric separation substrate |
| JPS54133088A (en) * | 1978-04-07 | 1979-10-16 | Seiko Epson Corp | Semiconductor device |
| JPS587861A (ja) * | 1981-07-07 | 1983-01-17 | Nec Corp | 集積回路装置 |
| JPS5890762A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1982
- 1982-09-20 JP JP16222682A patent/JPS5952861A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5399881A (en) * | 1977-02-14 | 1978-08-31 | Hitachi Ltd | Manufacture of dielectric separation substrate |
| JPS54133088A (en) * | 1978-04-07 | 1979-10-16 | Seiko Epson Corp | Semiconductor device |
| JPS587861A (ja) * | 1981-07-07 | 1983-01-17 | Nec Corp | 集積回路装置 |
| JPS5890762A (ja) * | 1981-11-25 | 1983-05-30 | Mitsubishi Electric Corp | 半導体装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04162768A (ja) * | 1990-10-26 | 1992-06-08 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02271657A (ja) | 能動層２層積層ｃｍｏｓインバータ | |
| JPS5952861A (ja) | 半導体集積回路装置 | |
| JP3013628B2 (ja) | 半導体装置 | |
| JPS58204569A (ja) | 縦型トランジスタ装置 | |
| JPH0587178B2 (ja) | ||
| US6380018B1 (en) | Semiconductor device and method for the production thereof | |
| JPS6074658A (ja) | 半導体集積回路装置 | |
| JPH05243397A (ja) | 半導体装置の製造方法 | |
| JP2910369B2 (ja) | 浮遊ゲート型半導体記憶装置の製造方法 | |
| JPS639148A (ja) | 半導体装置のコンタクト部構造 | |
| JPH10154808A (ja) | 半導体装置およびその製造方法 | |
| JPS63215076A (ja) | 半導体集積回路装置 | |
| JPS58194356A (ja) | 半導体集積回路装置 | |
| JPH0474457A (ja) | 半導体装置及びその製造方法 | |
| JPH05145023A (ja) | 半導体装置 | |
| JPS6092623A (ja) | 半導体装置の製造方法 | |
| JPH0750739B2 (ja) | 半導体集積回路の多層配線構造 | |
| JPS62154644A (ja) | 半導体装置の製造方法 | |
| JPH02185061A (ja) | 半導体集積回路の製造方法 | |
| JPS5927566A (ja) | 半導体集積回路装置 | |
| JPH04348054A (ja) | 半導体装置の製造方法 | |
| JPH08321551A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0513725A (ja) | 半導体メモリ装置 | |
| JPS63244757A (ja) | 半導体装置の製造方法 | |
| JPS5965453A (ja) | 多層配線を有する半導体装置 |