JPH0587178B2 - - Google Patents
Info
- Publication number
- JPH0587178B2 JPH0587178B2 JP63156225A JP15622588A JPH0587178B2 JP H0587178 B2 JPH0587178 B2 JP H0587178B2 JP 63156225 A JP63156225 A JP 63156225A JP 15622588 A JP15622588 A JP 15622588A JP H0587178 B2 JPH0587178 B2 JP H0587178B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- layer
- tisi
- word line
- dissolve
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004020 conductor Substances 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 64
- 229910008484 TiSi Inorganic materials 0.000 description 18
- 238000009792 diffusion process Methods 0.000 description 10
- 229910004298 SiO 2 Inorganic materials 0.000 description 8
- 239000000463 material Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910008479 TiSi2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53271—Conductive materials containing semiconductor material, e.g. polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/5329—Insulating materials
- H01L23/53295—Stacked insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
- Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
〔概要〕
半導体装置に係り、特に配線層間の電気的接触
を良好にし得る改良された配線構造に関し、 TiSi2等のHFに溶解する導電材料をも使用可
能な多層配線構造を提供することを目的とし、 HFに溶解する導電材料からなる配線と、該配
線の上側に配設された上層配線とを有し、且つ、
前記配線と上層配線との間が、前記配線層及び上
記配線の下側に配設されたHFに溶解しない導電
材料からなる配線を介して橋絡することにより接
続されてなる構成とする。
を良好にし得る改良された配線構造に関し、 TiSi2等のHFに溶解する導電材料をも使用可
能な多層配線構造を提供することを目的とし、 HFに溶解する導電材料からなる配線と、該配
線の上側に配設された上層配線とを有し、且つ、
前記配線と上層配線との間が、前記配線層及び上
記配線の下側に配設されたHFに溶解しない導電
材料からなる配線を介して橋絡することにより接
続されてなる構成とする。
本発明は、半導体装置に係り、特に配線層間の
電気的接触を良好にし得る改良された配線構造に
関する。
電気的接触を良好にし得る改良された配線構造に
関する。
近年のLSIの高集積化に伴つて、多層配線構造
における配線層がますます細くなり、そのため配
線の抵抗が低く、且つ、配線層間の接触が良好な
材料が要求されている。この目的を達成するた
め、配線材料としてTiSi2(チタンシリサイド)の
ような材料が提供されているが、耐HF(弗酸)
性がないため、半導体装置の製造工程上で種々の
問題を生じる。
における配線層がますます細くなり、そのため配
線の抵抗が低く、且つ、配線層間の接触が良好な
材料が要求されている。この目的を達成するた
め、配線材料としてTiSi2(チタンシリサイド)の
ような材料が提供されているが、耐HF(弗酸)
性がないため、半導体装置の製造工程上で種々の
問題を生じる。
第5図は上述の問題点を説明するための従来の
多層配線構造を示す図で、上層配線としてのAl
配線7が一方でSi基板1表面に形成された拡散層
に2接触し、他方でTiSi2層6からなる中層配線
層に接触するよう構成されている。
多層配線構造を示す図で、上層配線としてのAl
配線7が一方でSi基板1表面に形成された拡散層
に2接触し、他方でTiSi2層6からなる中層配線
層に接触するよう構成されている。
このような構成の多層配線を形成するには、層
間絶縁膜のSiO2膜3,4を開孔してコンタクト
ホール8,9を形成し、各コンタクトホール8,
9内の自然酸化膜を前処理を施して除去した後、
上層配線層例えばAl配線7を形成する。
間絶縁膜のSiO2膜3,4を開孔してコンタクト
ホール8,9を形成し、各コンタクトホール8,
9内の自然酸化膜を前処理を施して除去した後、
上層配線層例えばAl配線7を形成する。
上記工程のうち、自然酸化膜を除去するための
前処理工程でHFを用いると、耐HF性を有しな
いTiSi2層6が溶解してしまう。そこでHFによ
るエツチングに変えてAr+スパツタエツチング法
を用いれば、TiSi2層6は溶解しないが拡散層2
表面にダメージが生じて、Al配線7と拡散層2
との接触抵抗が増大するという問題を生じる。
前処理工程でHFを用いると、耐HF性を有しな
いTiSi2層6が溶解してしまう。そこでHFによ
るエツチングに変えてAr+スパツタエツチング法
を用いれば、TiSi2層6は溶解しないが拡散層2
表面にダメージが生じて、Al配線7と拡散層2
との接触抵抗が増大するという問題を生じる。
なお、図中5は素子間分離用の選択酸化法によ
つて形成したSiO2膜である。
つて形成したSiO2膜である。
このように複数のコンタクトホールを開孔し、
それぞれのコンタクトホール内で露出する導電層
に接触する多くの上層配線を、同一工程で同時に
形成しようとする場合、各コンタクトホール内に
表面を露呈する導電層の材質が複数種類にわた
り、これらの耐薬品性が異なるため、上層のAl
配線7形成に先立つ前処理を何の悪影響もなく効
果的に行うことが困難となる。
それぞれのコンタクトホール内で露出する導電層
に接触する多くの上層配線を、同一工程で同時に
形成しようとする場合、各コンタクトホール内に
表面を露呈する導電層の材質が複数種類にわた
り、これらの耐薬品性が異なるため、上層のAl
配線7形成に先立つ前処理を何の悪影響もなく効
果的に行うことが困難となる。
そのため従来は、TiSi2等種々の利点を有しな
がらHFに溶解するため、多層配線構造を形成す
るのに使用できない導電材料があつた。
がらHFに溶解するため、多層配線構造を形成す
るのに使用できない導電材料があつた。
本発明は、上述のようなTiSi2等のHFに溶解
する導電材料をも使用可能な多層配線構造を提供
することを目的とする。
する導電材料をも使用可能な多層配線構造を提供
することを目的とする。
第1図は本発明の構成を示す。
図中、1はSi基板のような半導体基板、2,2
aは拡散層、3,4,14はSiO2膜のような層
間絶縁膜、5は素子分離用のSiO2膜のようなフ
イールド絶縁膜、6はTiSi2配線のようなHFに
溶解する導電材料からなる配線、7はAl配線の
ような上層配線、8,9,10,11,12はコ
ンタクトホール、13はWSix配線のようなHFに
溶解しない導電材料からなる配線である。
aは拡散層、3,4,14はSiO2膜のような層
間絶縁膜、5は素子分離用のSiO2膜のようなフ
イールド絶縁膜、6はTiSi2配線のようなHFに
溶解する導電材料からなる配線、7はAl配線の
ような上層配線、8,9,10,11,12はコ
ンタクトホール、13はWSix配線のようなHFに
溶解しない導電材料からなる配線である。
本発明では、TiSi2配線6のようなHFに溶解
する導電材料からなる配線層と、Al配線7のよ
うな上層配線との接続を、これらTiSi2配線6及
びAl配線7の下層に配設されたHFに溶解しない
材料層、例えばWSix配線13あるいは拡散層2
aにより橋絡した構成により実現する。
する導電材料からなる配線層と、Al配線7のよ
うな上層配線との接続を、これらTiSi2配線6及
びAl配線7の下層に配設されたHFに溶解しない
材料層、例えばWSix配線13あるいは拡散層2
aにより橋絡した構成により実現する。
上記構成としたことにより、上層配線7を形成
するためのコンタクトホール8,9,12内に表
面を露呈する各層を、WSix配線13や拡散層2
aのようなHFに溶解しない層とすることがで
き、従つて上記コンタクトホール8,9,12内
の前処理をHFを用いて行うことによつて、何の
悪影響を及ぼすことなく自然酸化膜を除去するこ
とが可能となり、上層配線7とHFに溶解する配
線6との電気的接触が良好なものとなる。
するためのコンタクトホール8,9,12内に表
面を露呈する各層を、WSix配線13や拡散層2
aのようなHFに溶解しない層とすることがで
き、従つて上記コンタクトホール8,9,12内
の前処理をHFを用いて行うことによつて、何の
悪影響を及ぼすことなく自然酸化膜を除去するこ
とが可能となり、上層配線7とHFに溶解する配
線6との電気的接触が良好なものとなる。
〔実施例〕
以下本発明の一実施例として、DRAMのセル
部とその周辺回路との接続構造を、図面を参照し
ながら説明する。
部とその周辺回路との接続構造を、図面を参照し
ながら説明する。
第2図は上記一実施例のDRAMセルの回路構
成を示す等価回路図、第3図は上記DRAMセル
のビツト線に平行な断面を示す要部断面図、第4
図は上記DRAMセル部と周辺回路との接続構造
を示す要部断面図で、ワード線WLに並行な断面
を示す。
成を示す等価回路図、第3図は上記DRAMセル
のビツト線に平行な断面を示す要部断面図、第4
図は上記DRAMセル部と周辺回路との接続構造
を示す要部断面図で、ワード線WLに並行な断面
を示す。
第2図に示す如くDRAMは、1個のトランジ
スタT及び1個のキヤパシタCにより構成され、
トランジスタTのゲートGはワード線WLに、ソ
ースSはビツト線BLに接続され、更にドレイン
Dは上記キヤパシタCに接続されている。
スタT及び1個のキヤパシタCにより構成され、
トランジスタTのゲートGはワード線WLに、ソ
ースSはビツト線BLに接続され、更にドレイン
Dは上記キヤパシタCに接続されている。
本実施例では上記ワード線WLを第1のワード
線WL1と第2のワード線WL2とを積層した構
成とし、この両者を所定間隔で接続する。図の符
号Aは両者の接続点を示す。
線WL1と第2のワード線WL2とを積層した構
成とし、この両者を所定間隔で接続する。図の符
号Aは両者の接続点を示す。
これの構造は第3図および第4図に示す如く、
上記第1のワード線WL1はHFに溶解しない導
電材料、例えばWSix層と多結晶Si層とを積層し
たWポリサイド層22でもつて形成し、第2のワ
ード線WL2はHFに溶解する導電材料、例えば
TiSi2層21により形成している。このWポリサ
イド層22,TiSi2層21は、SiO2膜23を介し
て積層されているが、所定間隔ごとに両者間を貫
通するコンタクトホール31が設けられているの
で、上側の配線層を形成する際にその材料の
TiSi2がコンタクトホール31内に充填されるこ
とにより、両者間は複数箇所で接続される。
上記第1のワード線WL1はHFに溶解しない導
電材料、例えばWSix層と多結晶Si層とを積層し
たWポリサイド層22でもつて形成し、第2のワ
ード線WL2はHFに溶解する導電材料、例えば
TiSi2層21により形成している。このWポリサ
イド層22,TiSi2層21は、SiO2膜23を介し
て積層されているが、所定間隔ごとに両者間を貫
通するコンタクトホール31が設けられているの
で、上側の配線層を形成する際にその材料の
TiSi2がコンタクトホール31内に充填されるこ
とにより、両者間は複数箇所で接続される。
第1のワード線であるWポリサイド層22は、
トランジスタ部ではゲート電極として働き、その
直下のSi基板1の表面層はチヤネル部となり、こ
のチヤネル部を挟んで一方にソース領域S、他方
にドレイン領域Dが形成される。ソース領域S及
びドレイン領域Dはいずれも拡散層2で構成さ
れ、ソース領域Sにはビツト線としてのSiを約1
%含有するAl配線28が接続し、ドレイン領域
D表面には多結晶SiからなるキヤパシタCの一方
の電極35が接続する。この電極35に対して同
じく多結晶SiからなるキヤパシタCの他方の電極
33がSiO2膜34を介して対向配置され、キヤ
パシタCが構成される。
トランジスタ部ではゲート電極として働き、その
直下のSi基板1の表面層はチヤネル部となり、こ
のチヤネル部を挟んで一方にソース領域S、他方
にドレイン領域Dが形成される。ソース領域S及
びドレイン領域Dはいずれも拡散層2で構成さ
れ、ソース領域Sにはビツト線としてのSiを約1
%含有するAl配線28が接続し、ドレイン領域
D表面には多結晶SiからなるキヤパシタCの一方
の電極35が接続する。この電極35に対して同
じく多結晶SiからなるキヤパシタCの他方の電極
33がSiO2膜34を介して対向配置され、キヤ
パシタCが構成される。
上述のようにWポリサイド層22とTiSi2層2
1との2層構成とされたDRAMのワード線WL
は、何らかの配線を介して周辺回路に導出される
必要がある。通常は上記2層構造のワード線WL
の上側の配線(図示の構造ではTiSi2配線21)
にAl配線等を接続するが、最上層のAl配線2
8′は一方で拡散層であるソース電極Sに接続す
るため、前処理でHFを用いるとTiSi2層21が
溶解してしまう。そこで本実施例ではワード線
WLの下側の配線即ちWポリサイド層22を上層
のAl配線28′と接続している。
1との2層構成とされたDRAMのワード線WL
は、何らかの配線を介して周辺回路に導出される
必要がある。通常は上記2層構造のワード線WL
の上側の配線(図示の構造ではTiSi2配線21)
にAl配線等を接続するが、最上層のAl配線2
8′は一方で拡散層であるソース電極Sに接続す
るため、前処理でHFを用いるとTiSi2層21が
溶解してしまう。そこで本実施例ではワード線
WLの下側の配線即ちWポリサイド層22を上層
のAl配線28′と接続している。
かかる構造として上層配線のAl配線28,2
8′を形成するには、前述のワード線WLをSiO2
膜24のような絶縁膜で被覆し、これにコンタク
トホール32,32′を開孔し、HFを用いて前
処理を行つた後、Siを約1%含有するAl層を形
成し、これを所定のパターンに従つてエツチング
することにより行うことができる。
8′を形成するには、前述のワード線WLをSiO2
膜24のような絶縁膜で被覆し、これにコンタク
トホール32,32′を開孔し、HFを用いて前
処理を行つた後、Siを約1%含有するAl層を形
成し、これを所定のパターンに従つてエツチング
することにより行うことができる。
上記コンタクトホール32,32′内で表面を
露出する層は、拡散層2およびWポリサイド層2
2であつて、いずれもHFに溶解しない材料より
なるので、前処理をHFを用いて行なつても何ら
支障を生じない。
露出する層は、拡散層2およびWポリサイド層2
2であつて、いずれもHFに溶解しない材料より
なるので、前処理をHFを用いて行なつても何ら
支障を生じない。
しかも、Wポリサイド層22はTiSi2配線21
に接続しているので、Al配線28′をWポリサイ
ド層22に接続することによつて、A配線2
8′とTiSi2配線21はWポリサイド層22により
橋絡される。
に接続しているので、Al配線28′をWポリサイ
ド層22に接続することによつて、A配線2
8′とTiSi2配線21はWポリサイド層22により
橋絡される。
以上説明した如く本発明によれば、耐HF性に
溶解する導電材料からなる配線を、製造工程上何
の支障もなく、他の配線と接続することができ、
半導体装置の製造工程が容易となり、またその性
能向上に寄与するところが大きい。
溶解する導電材料からなる配線を、製造工程上何
の支障もなく、他の配線と接続することができ、
半導体装置の製造工程が容易となり、またその性
能向上に寄与するところが大きい。
第1図は本発明の構成説明図、第2図は本発明
一実施例のDRAMセルの回路構成を示す等価回
路図、第3図おlび第4図は上記一実施例の要部
断面図、第5図は従来の問題点説明図である。 図において、1は半導体基板(Si基板)、2,
2aは拡散層、3,4、5,14,23,24は
絶縁膜(SiO2膜)、6,21はHFに溶解する配
線層(TiSi2層)、7,28,28′は上層配線
(Al配線)、8,9,10,11,12,31,
32,32′はコンタクトホール、13はHFに
溶解しない配線(WSix層、21は第2のワード
線としてのTiSi2配線、22は第1のワード線と
してのHFに溶解しないWSix配線、WLはワード
線、WL1は第1のワード線、WL2は第2のワ
ード線、BTはビツト線を示す。
一実施例のDRAMセルの回路構成を示す等価回
路図、第3図おlび第4図は上記一実施例の要部
断面図、第5図は従来の問題点説明図である。 図において、1は半導体基板(Si基板)、2,
2aは拡散層、3,4、5,14,23,24は
絶縁膜(SiO2膜)、6,21はHFに溶解する配
線層(TiSi2層)、7,28,28′は上層配線
(Al配線)、8,9,10,11,12,31,
32,32′はコンタクトホール、13はHFに
溶解しない配線(WSix層、21は第2のワード
線としてのTiSi2配線、22は第1のワード線と
してのHFに溶解しないWSix配線、WLはワード
線、WL1は第1のワード線、WL2は第2のワ
ード線、BTはビツト線を示す。
Claims (1)
- 1 HFに溶解する導電材料からなる配線6と、
該配線6の上側に配設された上層配線7とを有
し、且つ、前記配線6と上層配線7との間が、前
記配線層6及び上層配線7の下側に配設された
HFに溶解しない導電材料からなる配線13を介
して橋絡することにより接続されてなることを特
徴とする半導体装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63156225A JPH01321656A (ja) | 1988-06-23 | 1988-06-23 | 半導体装置 |
EP19890111073 EP0347792A3 (en) | 1988-06-23 | 1989-06-19 | Multi-layer wirings on a semiconductor device and fabrication method |
KR8908624A KR930001543B1 (en) | 1988-06-23 | 1989-06-22 | Multilayer wiring and manufacturing method of semiconductor device |
US07/565,866 US5072282A (en) | 1988-06-23 | 1990-08-10 | Multi-layer wirings on a semiconductor device and fabrication method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63156225A JPH01321656A (ja) | 1988-06-23 | 1988-06-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH01321656A JPH01321656A (ja) | 1989-12-27 |
JPH0587178B2 true JPH0587178B2 (ja) | 1993-12-15 |
Family
ID=15623095
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63156225A Granted JPH01321656A (ja) | 1988-06-23 | 1988-06-23 | 半導体装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5072282A (ja) |
EP (1) | EP0347792A3 (ja) |
JP (1) | JPH01321656A (ja) |
KR (1) | KR930001543B1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH073835B2 (ja) * | 1990-03-19 | 1995-01-18 | 日本プレシジョン・サーキッツ株式会社 | 半導体装置 |
EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
KR940006689B1 (ko) * | 1991-10-21 | 1994-07-25 | 삼성전자 주식회사 | 반도체장치의 접촉창 형성방법 |
GB2276491A (en) * | 1993-03-26 | 1994-09-28 | Lucas Ind Plc | Multilayered connections for intergrated circuits |
CN1474452A (zh) * | 1996-04-19 | 2004-02-11 | 松下电器产业株式会社 | 半导体器件 |
KR100346843B1 (ko) * | 2000-12-07 | 2002-08-03 | 삼성전자 주식회사 | 층간절연막 형성 방법 및 이를 이용한 반도체 소자의 제조방법 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3123348A1 (de) * | 1980-06-19 | 1982-03-18 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Halbleiterbaustein und verfahren zu dessen herstellung |
JPS5745967A (en) * | 1980-09-04 | 1982-03-16 | Toshiba Corp | Semiconductor device |
US4436582A (en) * | 1980-10-28 | 1984-03-13 | Saxena Arjun N | Multilevel metallization process for integrated circuits |
JPS61166075A (ja) * | 1985-01-17 | 1986-07-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JPS61206243A (ja) * | 1985-03-08 | 1986-09-12 | Mitsubishi Electric Corp | 高融点金属電極・配線膜を用いた半導体装置 |
US4723197A (en) * | 1985-12-16 | 1988-02-02 | National Semiconductor Corporation | Bonding pad interconnection structure |
JPS6358943A (ja) * | 1986-08-29 | 1988-03-14 | Mitsubishi Electric Corp | 電極・配線膜の構造 |
-
1988
- 1988-06-23 JP JP63156225A patent/JPH01321656A/ja active Granted
-
1989
- 1989-06-19 EP EP19890111073 patent/EP0347792A3/en not_active Ceased
- 1989-06-22 KR KR8908624A patent/KR930001543B1/ko not_active IP Right Cessation
-
1990
- 1990-08-10 US US07/565,866 patent/US5072282A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0347792A2 (en) | 1989-12-27 |
JPH01321656A (ja) | 1989-12-27 |
US5072282A (en) | 1991-12-10 |
KR930001543B1 (en) | 1993-03-04 |
EP0347792A3 (en) | 1990-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970013366A (ko) | 반도체 집적 회로장치의 제조방법 | |
KR960005248B1 (ko) | 반도체기억장치 및 그 제조방법 | |
US20030052350A1 (en) | Semiconductor device and method of manufacturing | |
JPH10178157A (ja) | 半導体装置の金属配線構造及びその製造方法 | |
JP2000031088A (ja) | 半導体装置のコンタクトホ―ルを形成する方法 | |
JPH0587178B2 (ja) | ||
JPH10150164A (ja) | 半導体集積回路装置およびその製造方法 | |
JP3277103B2 (ja) | 半導体装置及びその製造方法 | |
JPH07109863B2 (ja) | 能動層2層積層記憶素子 | |
KR100305095B1 (ko) | 반도체장치및그제조방법 | |
JP2000114481A (ja) | 半導体記憶装置の製造方法 | |
JPH04287365A (ja) | 半導体装置の製造方法 | |
JPH08203872A (ja) | コンタクトホールの形成方法及び半導体装置 | |
KR100475715B1 (ko) | Mml반도체소자 제조방법 | |
JP2671466B2 (ja) | 半導体装置及びその製造方法 | |
JPH05243397A (ja) | 半導体装置の製造方法 | |
JPH08172168A (ja) | 強誘電体不揮発性記憶装置 | |
JPH08236721A (ja) | 半導体装置及びその製造方法 | |
JPH1187647A (ja) | 半導体集積回路装置およびその製造方法 | |
JPH08236622A (ja) | 半導体装置及びその製造方法 | |
JPH07153756A (ja) | 半導体集積回路装置 | |
JPH05275543A (ja) | 半導体装置の製造方法 | |
JPH0653328A (ja) | 半導体装置 | |
JP2001177077A (ja) | 半導体記憶装置の製造方法 | |
JP2000021815A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |