KR940006689B1 - 반도체장치의 접촉창 형성방법 - Google Patents

반도체장치의 접촉창 형성방법 Download PDF

Info

Publication number
KR940006689B1
KR940006689B1 KR1019910018520A KR910018520A KR940006689B1 KR 940006689 B1 KR940006689 B1 KR 940006689B1 KR 1019910018520 A KR1019910018520 A KR 1019910018520A KR 910018520 A KR910018520 A KR 910018520A KR 940006689 B1 KR940006689 B1 KR 940006689B1
Authority
KR
South Korea
Prior art keywords
impurity diffusion
diffusion region
region
contact window
semiconductor device
Prior art date
Application number
KR1019910018520A
Other languages
English (en)
Inventor
이규필
박용직
Original Assignee
삼성전자 주식회사
김광호
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사, 김광호 filed Critical 삼성전자 주식회사
Priority to KR1019910018520A priority Critical patent/KR940006689B1/ko
Priority to JP4010883A priority patent/JP3064082B2/ja
Application granted granted Critical
Publication of KR940006689B1 publication Critical patent/KR940006689B1/ko
Priority to US08/307,040 priority patent/US5508564A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

내용 없음.

Description

반도체장치의 접촉창 형성방법
제1a도 및 제1b도는 종래방법에 의한 반도체장치의 접촉창 형성방법을 설명하기 위한 간략한 레이아웃도와 이 레이아웃도의 AA선을 잘라본 반도체장치의 단면도.
제2a 내지 제2c도는 본 발명에 의한 반도체장치의 접촉창 형성방법의 일실시예를 설명하기 위한 간략한 레이아웃도와 이 레이아웃도의 AA선 및 BB선을 잘라본 반도체장치의 단면도들.
제3a도 내지 제3d도는 상기 제2a도의 AA선을 잘라본 본 발명에 의한 반도체장치의 접촉창 형성방법을 설명하기 위한 단면도들.
제4도는 본 발명에 의한 반도체장치의 접촉창 형성방법의 다른 실시예를 설명하기 위한 간략한 레이아웃도.
제5a도 및 제5b도는 종래방법 및 본 발명의 방법으로 레이아웃된 센스증폭기의 레이아웃도들.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 고집적화 및 소자의 신뢰성 향상을 도모한 반도체장치의 접촉창 형성방법에 관한 것이다.
반도체장치의 초고접적화를 위해 0.5μm급에서 0.3μm급으로 패턴이 미세화됨에 따라, 0.5μm급에서는 예상못했던 기본적 물성자체의 문제에서부터 공정의 한계, 장비의 한계등 여러 문제들이 나타나고 있어, 반도체소자의 신뢰성과 생산성에 치명적인 영향을 준다. 특히, MOS트랜지스터에 있어서는 채널길이의 감소 및 소자분리막의 크기감소에 따라 쇼트채널효과(Short channel effect), 펀치스루우(Punch-through)현상등이 야기되고 있어 고접적화에 커다란 저해요소가 되고 있다.
제1a도 및 제1b도는 종래방법에 의한 반도체장치의 접촉창 형성방법을 설명하기 위한 간략한 레이아웃도와, 이 레이아웃도의 AA선을 잘라본 반도체장치의 단면도이다.
상기 제1a도에 있어서, 좌우로 대칭되게 그려지고 각각이 직사각형 모앙으로 한정된 영역은 반도체기판을 소자형성영역 및 소자분리영역으로 한정하기 위한 소자분리막 형성을 위한 마스크패턴(P1)이고, 상기 마스크패턴(P1)내에 있고 그 내부에 엇갈린 두개의 사선이 그려진 정사각형 영역은 도전층을 반도체기판의 불순물 확산영역에 접촉시키기 위한 접촉창 형성을 위한 마스크패턴(P2)이며, 상기 마스크패턴(P2)을 포함하며, 임의의 방향으로 길게 늘여진 영역은 상기 도전층 형성을 위한 마스크패턴(P3)이고, L5는 소자분리막의 최단폭, L11은 접촉창 사이의 최단거리, D는 제2불순물 확산영역, LS는 제2불순물 확산영역 사이의 최단거리, 그리고 LOL은 상기 제2불순물 확산영역을 횡방향으로 연장했을때 서로 겹치는 영역의 폭을 의미한다.
상기 제1b도는 상기 제1a도의 AA선을 잘라본 단면도로서, 제1도전형의 반도체기판(10)을 소자분리영역 및 소자형성영역으로 한정하는 소자분리막(12), 상기 소자형성영역내에 형성된 제2도전형의 제1불순물확산영역(100), 상기 제1불순불 확산영역내에 형성된 제2도전형의 제2불순물 확산영역(200), 반도체기판과 도전층(50)을 격리하기 위한 층간절연층(18), 도전층(50)과 상기 제2불순물 확산영역(200)을 전기적으로 연결하기 위한 목적으로 상기 층간절연층에 형성되는 접촉창(300), 및 상기 도전층(50)으로 구성되는 반도체장치를 도시한다.
상기 제1b도에 있어서, 제2도전형의 상기 제2불순물 확산영역(200)은, 상기 도전층(50)과 반도체기판사이의 접촉저항을 저하시키는 목적, 및 접촉창 형성을 위한 건식식각시, 과다식각에 의해 상기 제1불순물확산영역(100)의 깊이보다 더 깊게 반도체기판이 식각되어 소자동작을 불가능하게 하는 것을 방지하기 위한 목적으로 형성되는데, 통상 상기 제2불순물 확산영역(200)의 불순물농도는 제1불순물 확산영역(100)의 불순물농도보다 더 높으며, 그 접합깊이(반도체기판 표면을 기준으로 했을때의 불순물 확산영역의 깊이)는 상기 제1불순물 확산영역보다 더 깊게 형성된다.
접촉창을 통해 도우프된 불순물 이온들로 형성된 상기 제2불순물 확산영역은, 상기 불순물 이온들을 도우프하는 공정시 또는 이후의 다른 공정시 반도체기판에 공급되는 열에너지에 의해 측면확산을 하게 되는데, 이는 소자분리영역의 유효소자분리간격을 줄여, 쇼트채널효과 및 펀치스루우를 발생시킨다. 상기 제1b도는 참조했을때, 제2불순물 확산영역(200)이 형성되기전의 유효소자분리간격(L1)은 제2불순물 확산영역이 형성된 후의 유효소자분리간격(L2)보다 △L(한쪽에 있는 제2불순물 확산영역에 의해 상기 소자분리영역이 측면침식 당한 거리를 △L/2로 하고, 양쪽의 제2불순물 확산영역에 있는 불순물 이온들의 측면확산조건이 동일하다고 가정했을때)만큼 줄어들었다는 것을 알 수 있다. 유효소자분리간격의 감소문제는 소자분리영역이 비교적 클때, 즉 집적도가 작을때는 큰 문제점으로 대두되지 않았으나, 고집적화의 추세에 의해 그 영역이 감소(예컨대, 16Mb급 DRAM에 있어서 상기 소자분리영역의 크기는 약 0.8μm정도이며 64Mb급 DRAM에 있어서 상기 소자분리영역의 크기는 약 0.5μm정도이다)될때는 소자의 신뢰성 저하에 커다란 요인으로 작용한다.
본 발명의 목적은 신뢰도 높은 반도체장치를 제조하기 위한 반도체장치의 접촉창 형성방법을 제공하는데있다.
본 발명의 다른 목적은 고집적화를 실현하기 위한 반도체장치의 접촉창 형성방법을 제공하는데 있다.
본 발명의 상기 목적 및 다른 목적은, 반도체창치의 제조방법에 있어서, 소정의 이격체를 사이에 두고 반도체기판의 불순물 확산영역상의 층간절연층에 형성되는 접촉창들이, 상기 이격체를 최단거리로 가로지르는 열직선상에 일렬로 배열되지 않도록 형성되는 것을 특징으로 하는 반도체장치의 접촉창 형성방법에 의해 달성된다.
본 발명의 상기 목적 및 다른 목적은 좌측활성영역 및 우측활성영역이 각각 그 양면에 형성되는 소자분리막, 상기 좌측활성영역의 적어도 일부분에 형성되는 좌측의 제1불순물 확산영역, 상기 우측활성영역의 적어도 일부분에 형성되는 우측의 제1불순물 확산영역, 상기 좌측의 제1불순물 확산영역의 적어도 일부분에 형성되며 상기 소자분리막 근처에 형성되는 제1접촉창과 상기 제1접촉창을 통해 형성되는 좌측의 제2불순물 확산영역, 상기 우측의 제1불순물 확산영역의 적어도 일부분에 형성되며 상기 소자분리막 근처에 형성되는 제2접촉창과 상기 제2접촉창을 통해 형성되는 우측의 제2불순물 확산영역, 및 상기 제1 및 제2접촉창에 형성된 도전층으로 구성되는 반도체장치를 제조하는데 있어서, 상기 제1및 제2접촉창은 상기 소자분리막을 최단거리로 가로지르는 일직선상에 일렬로 배치되지 않도록 형성되는 것에 의해 달성된다.
이하, 첨부한 도면을 참조하여, 본 발명을 더욱 더 자세하게 설명하고자 한다. 계속해서 소개되는 도면들에 있어서 상기 제1a도 및 제1b도와 동일한 부호는 동일한 부분을 의미한다.
제2a도 내지 제2c도는 본 발명에 의한 반도체의 접촉창 형성방법의 일실시예를 설명하기 위한 간략한 레이아웃도와 이 레이아웃도의 AA선 및 BB선을 잘라본 반도체장치의 단면도들이다.
상기 제2a도는 접촉창 형성을 위한 마스크패턴(P2)을 소자분리막을 최단거리로 가로지르는 일직선상에 일렬로 배치시키지 않은 레이아웃도이며, L12는 접촉창 사이의 최단거리, L10은 소자분리막쪽의 접촉창의 가장자리와 상기 소자분리막사이의 최단거리, 및 θ는 접촉창사이를 최단거리로 연결한 선과 소자분리막을 최단거리로 가로지르는 선 사이의 각을 의미한다. 상기 제2a도에 의하면, 접촉창 사이의 최단거리(L12)가 상기 제1a도의 최단거리(L11)보다만큼 길어졌기 때문에 상기 LR도 이에 비례하여 증가하였다는 것과, 각각의 소자형성영역에 형성된 제2불순물 확산영역을 횡방향으로 연장했을때 서로 겹치는 영역의 폭(제1a도의 참조부호 LOL)이 없어졌다는 것을 알 수 있다. 이때, 제2불순물 확산영역은 상기 LS가상기 L5보다 크거나 같게 되도록 형성되는 것이 바람직하다.
이때, 소자분리막의 최단폭은 2μm이하이고, 소자분리막쪽의 상기 접촉창의 가장자리와 소자분리막사이의 거리는 1μm이하이며, 상기 접촉창들의 중심간의 거리는 5μm이하인 것이 바람직하다.
제2b도 및 제2c도는 상기 제2a도의 AA선 및 BB선을 잘라본 단면도로서, 제2불순물 확산영역(200) 형성후의 유효소자분리간격(L2)이 상기 제1b도의 유효소자분리간격(L2)보다 형성후의 유효소자분리간격(L2)이 상기 제1b도의 유효소자분리간격(L2)보다 △L/2만큼 늘어났다는 것을 알 수 있다. 통상 상기 △L은 제2불순물 확산영역의 깊이를 약 2,000Å∼5,000Å정도로 했을때 약 0.15μm정도가 되기 때문에, 소자분리영역의 크기가 약 0.5μm정도인 64Mb급 DRAM에 있어서는, 종래방법에 의해 접촉창을 형성하면 유효소자분리간격을 0.35μm정도로 할 수 있던 것을 본 발명의 방법에 의하면 약 0.43μm정도까지 늘일 수 있어, 쇼트채널현상 및 펀치스루우발생 확률을 훨씬 줄일 수 있다. 이는 상기 소자분리막을 최단거리로 가로지르는 일직선상에 나란히 형성하던 접촉창들을, 상기 소자분리막을 최단거리로 가로지로는 일직선상에 나란히 배열되지 않도록 함으로써, 상기 제2불순물 확산영역영역을 횡방향으로 연장했을때 겹치는 영역의 폭(제1a도 참조부호 LOL)을 없앴기 때문이다.
제3a도 내지 제3d도는 상기 제2a도의 AA선을 잘라본 본 발명에 의한 반도체장치의 접촉창 형성방법을 설명하기 위한 단면도들이다.
먼저, 제3a도는 참조하면, 소자분리막(12)을 형성하는 공정을 도시한 것으로서, 제2a도의 상기 마스크패턴(P1)을 이용하여 제1도전형의 반도체기판(10)을 소자분리영역 및 소자형성영역으로 한정하는 소자분리막(12)을 상기 반도체기판의 소자분리영역에 형성한다. 이때, 상기 소자분리막은 선택산화법(LOCOS)둥의 여러가지 방법에 의해 형성된다.
제3b도를 참조하면, 제1불순물 확산영역(100)을 형성하는 공정을 도시한 것으로서, 상기 소자분리막(12)이 형성되어 있는 결과물전면에 제2도전형의 불순물 이온(70)을 도우프함으로써 상기 제1불순물 확산영역(100)을 형성한다.
이때, 상기 제1불순물 확산영역은 약 1,000Å∼4,000Å정도의 깊이로 형성되는 것이 바람직하다 또한, 불순물 이온을 도우프하는 공정은 M0S트랜지스터를 형성할 때는 게이트전극이 형성된 후에 행해지는 것처럼, 제조하고자 하는 소자에 따라 공정순서를 약간씩 달리할 수 있다는 것은 당분야에서 통상의 지식을 가진자에 의해 명백하게 알 수 있다.
제3c도를 참조하면, 접촉창(9) 및 제2불순물 확산영역(200)을 형성하는 공정을 도시한 것으로서, 소자분리막을 사이에 두고 상기 제1불순물 확산영역(100)이 형성되어 있는 반도체기판(10)전면에, 소정의 두께로 절연물질을 도포함으로써 층간절연층(18)을 형성한 후, 제2a도의 마스크패턴((2)을 적용하여 상기 층간절연층을 부분적으로 식각해 냄으로써 상기 접촉창(9)을 형성하고, 상기 접촉창을 통해 제2도전형의 불순물 이온(70)을 제도우프하여 상기 제2불순물 확산영역(200)을 형성하는데, 상기 제2불순물 확산영역은 도전층과 반도체기판 사이의 접촉저항을 저하시키고, 접촉창 형성을 위한 식각공정시, 과다식각에 의해 상기 반도체기판이 손상되어 소자동작이 마비되는 것을 방지하기 위한 목적으로 형성된다. 이때, 상기 접촉창(9)은 상기 제2a도 내지 제2c도에서 설명한 바와 같이 소자분리막을 최단거리로 가로지르는 일직선상에 일렬로 형성되지 않도록 형성되고, 상기 제2불순물 확산영역(200)은 상기 제1불순물 확산영역(100)보다 불순물농도 면에서는 더높게, 깊이면에서는 더 깊게, 예컨대 2,000Å∼5,000Å정도의 깊이로 형성되어야 한다. 제2불순물 확산영역(200)형성을 위한 불순물 이온 도우프공정시 기판에 공급되는 열에너지에 의해 상기 제2불순물 확산영역이 측면방향으로 확장되는 것을 관찰할 수 있다.
제3d도를 참조하면, 도전층(50)을 형성하는 공정을 도시한 것으로서, 상기 접촉창을, 예컨대 다결정실리콘, 실리사이드(Silicide) 및 폴리사이드(polycide)등과 같은 도전물질중 어느 한 물질 또는 조합된 물질로 형성시킨 후, 제2a도의 상기 마스크패턴(P3)을 적용하여 상기 도전물질로 패터닝함으로써 상기 도전층(50)을 완성한다. 상기 제2불순물 확산영역(200)은 상기 도전층 형성전에 형성될 수도 있지만(제3c도 참조), 상기 도전층 형성과정 또는 형성후에 제2도전형의 불순물 이온을 도우프하여 형성할 수도 있다.
[표 1]
상기 [표 1]은 세가지 경우, 즉 소자분리막을 사이에 두고 양쪽 모두에 접촉창이 형성되어 있는 경우, 어느 한쪽에만 접촉창이 형성되어 있는 경우, 및 양쪽 모두에 접촉창이 형성되어 있지 않은 경우에 소자분리막의 크기에 따른 브레이크다운전압의 변화를 나타내는 실험결과를 나타낸 것으로, 양쪽 모두에 접촉창이 형성되어 있는 경우보다 어느 한쪽에만 접촉창이 형상되어 있는 경우의 브레이크다운전압이 훨씬 크다는 것을 알 수 있다.
제4도는 본 발명에 의한 반도체장치의 접촉창 형성방법의 다른 실시예를 설명하기 위한 레이아웃도로서, 제2불순물 확산영역을 횡방향으로 연장했을때 상기 제2a도에서는 겹치는 부분이 전혀 없었으나, 상기 제4도에서는 LOL만큼 겹치게 되는 경우를 나타낸다.
상기 다른 실시예에 의하면, 상기 제2불순물 확산영역을 횡방향으로 연장했을때 상기 일실시예와는 다르게 그 겹치는 길이(LOL)가 발생하기는 하나 그 크기가 종래보다 작아지기 때문에(제1a도에서 상기 LOL을 10으로 가정했을때, 상기 제4도에서 상기 LOL은 5이다). 종래방법보다 쇼트채널효과, 펀치스루우현상등의 문제점이 일어날 확률이 줄어든 경우이며, 공정상 마아진을 확보할 수 있다.
제5a도 및 제5b도는 종래방법 및 본 발명의 방법으로 레이아웃된 센스증폭기의 일부분의 레이아웃도들을 도시한 것으로서, 상기 제5a도에서 소자분리막을 최단거리로 가로지르는 일직선의 길이(A)를 10으로하고, 상기 소자분리막을 사이에 두고 그 양측에 형성된 접촉창 사이의 최단거리(A')를 16으로 했을때, 상기 제5b도에서는 소자분리막을 최단거리로 가로지르는 일직선의 길이(a)를 8로 축소할지라도 접촉창 사이의 최단거리는 그대로 유지할 수 있으므로 신뢰성 있게 고집적화를 달성할 수 있음을 보여준다.
상술한 본 발명에 의한 반도체장치의 접촉창 형성방법에 의하면, 접촉창을 소정의 이격체를 최단거리로 가로지르는 일직선상에 일렬로 배치되지 않도록 형성함으로써 유효소자분리거리를 확장할 수 있어, 반도체장치의 고집적화를 신뢰성 있게 달성할 수 있도록 하였다. 상기 일실시예 및 다른 실시예에서는 상기 이격체로서 소자분리막을 예로들어 본 발명을 설명하였으나, 그 양측에 불순물 확산영역이 형성되는 임의의 물질층이면 무엇이든지 상기 이격체로 적용할 수 있다는 것을 당분야에서 통상의 지식을 가진자는 명백하게 알 수 있다.
본 발명의 상기 실시예에 한정되지 않으며 많은 변형이 본 발명의 기술적 사상내에서 당분야에서 통상의 지식을 가진자에 의하여 가능함은 명백하다.

Claims (13)

  1. 반도체장치의 제조방법에 있어서, 소정의 이격체를 사이에 두고, 반도체기판의 불순물 확산영역상의 층간절연층에 형성되는 접촉창들이, 상기 이격체를 최단거리로 가로지르는 일직선상에 일렬로 배열되지 않도록 형성되는 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  2. 제1항에 있어서, 상기 소정의 이격체는, 그 양측에 불순물 확산영역이 형성되어 있는 소정의 물질층인 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  3. 제2항에 있어서, 상기 소정의 이격체는, 반도체기판을 소자형성영역 및 소자분리영역으로 한정하는 소자분리막인 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  4. 제2항에 있어서, 상기 소정의 이격체는, MOS트랜지스터에 있어서는 게이트전극인 것을 특징으로하는 반도체장치의 접촉창 형성방법.
  5. 제1항에 있어서, 상기 접촉창은 제1도전형의 반도체기판에 형성된 제2도전형의 제1불순물 확산영역의 층간절연층에 형성되는 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  6. 제5항에 있어서, 상기 제1불순물 확산영역에 상기 접촉창을 통해 제2도전형의 불순물 이온을 도우프함으로써 제2도전형의 제2불순물 확산영역을 형성하는 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  7. 제6항에 있어서, 상기 제2불순물 확산영역은 상기 제1불순물 확산영역의 깊이보다 깊게 형성되는것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  8. 제6항에 있어서, 상기 제2불순물 확산영역 사이의 최단거리는 상기 이격체의 최소폭보다 크거나 같음을 특징으로 하는 반도체장치의 접촉창 형성방법
  9. 제1항에 있어서, 상기 최단거리는 2μm이하이고, 이격제쪽의 상기 접촉창의 가장자리와 이격체사이의 거리는 1μm이하이며, 상기 접촉창들의 중심간의 거리는 5μm이하인 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  10. 좌측활성영역 및 우측활성영역이 각각 그 양면에 형성되는 소자분리막, 상기 좌측활성영역의 적어도 일부분에 형성되는 좌측의 제1불순물 확산영역, 상기 우측활성영역의 적어도 일부분에 형성되는 좌측의 제1불순물 확산영역영역, 상기 좌측의 제1불순불 확산영역영역의 적어도 일부분에 형성되며 상기 소자분리막 근처에 형성되는 제1접촉창과 상기 제1접촉창을 통해 형성되는 좌측의 제2불순물 확산영역, 상기 우측의 제1불순물 확산영역의 적어도 일부분에 형성되며 상기 소자분리막 근처에 형성되는 제2접촉창과 상기 제2접촉창을 통해 형성되는 우측의 제2불순물 확산영역, 및 상기 제1 및 제2접촉창에 형성된 도전층으로 구성되는 반도체장치를 제조하는데 있어서, 상기 제1 및 제2접촉창은 상기 소자분리막을 최단거리로 가로지로는 일직선상에 일렬로 배치되지 않도록 형성되는 것을 특징으로 하는 반도체장치의 접촉창 형성방법
  11. 제10항에 있어서, 상기 제2불순물 확산영역들은 상기 제1불순물 확산영역들보다 더 깊게 형성되는것을 특징으로 하는 반도체장치의 접촉창 형성방법.
  12. 제11항에 있어서, 상기 제1불순물 확산영역들의 깊이는 약 1,000Å∼4,000Å정도이고, 상기 제2불순물 확산영역들은 약 2,000Å∼5,000ÅA정도의 깊이로 형성되는 것을 특징으로 하는 반도체장치의 접촉창형성방법.
  13. 제10항에 있어서, 상기 도전층은 다결정실리콘, 실리사이드 및 폴리사이드등 중 어느 한 물질, 또는 조합된 물질을 사용하여 형성되는 것을 특징으로 하는 반도체장치의 접촉창 형성방법.
KR1019910018520A 1991-10-21 1991-10-21 반도체장치의 접촉창 형성방법 KR940006689B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019910018520A KR940006689B1 (ko) 1991-10-21 1991-10-21 반도체장치의 접촉창 형성방법
JP4010883A JP3064082B2 (ja) 1991-10-21 1992-01-24 半導体装置の接触窓形成方
US08/307,040 US5508564A (en) 1991-10-21 1994-09-16 Semiconductor device having an improved packing density and high reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910018520A KR940006689B1 (ko) 1991-10-21 1991-10-21 반도체장치의 접촉창 형성방법

Publications (1)

Publication Number Publication Date
KR940006689B1 true KR940006689B1 (ko) 1994-07-25

Family

ID=19321570

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910018520A KR940006689B1 (ko) 1991-10-21 1991-10-21 반도체장치의 접촉창 형성방법

Country Status (3)

Country Link
US (1) US5508564A (ko)
JP (1) JP3064082B2 (ko)
KR (1) KR940006689B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4041873B2 (ja) * 1995-11-13 2008-02-06 マイクロン テクノロジー，インコーポレイテッド 静電気放電保護回路及び静電気放電保護回路を形成する方法
TW306054B (en) * 1996-07-16 1997-05-21 Winbond Electronics Corp Bit line pull up circuit of static random access memory
US6166441A (en) * 1998-11-12 2000-12-26 Intel Corporation Method of forming a via overlap
US6976181B2 (en) * 2001-12-20 2005-12-13 Intel Corporation Method and apparatus for enabling a low power mode for a processor
JP4487266B2 (ja) * 2006-08-30 2010-06-23 エルピーダメモリ株式会社 半導体装置
JP3212920U (ja) * 2016-12-22 2017-10-12 千惠子 藤澤 米ドル硬貨仕訳け財布

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603341A (en) * 1983-09-08 1986-07-29 International Business Machines Corporation Stacked double dense read only memory
JPH0831458B2 (ja) * 1987-09-08 1996-03-27 三菱電機株式会社 超電導配線集積回路
JPH01117045A (ja) * 1987-10-29 1989-05-09 Seiko Epson Corp 半導体集積回路装置
US4839705A (en) * 1987-12-16 1989-06-13 Texas Instruments Incorporated X-cell EEPROM array
JP2546696B2 (ja) * 1987-12-17 1996-10-23 富士通株式会社 シリコン炭化層構造
US5061985A (en) * 1988-06-13 1991-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
JPH01321656A (ja) * 1988-06-23 1989-12-27 Fujitsu Ltd 半導体装置
JPH0828473B2 (ja) * 1988-09-29 1996-03-21 三菱電機株式会社 半導体装置およびその製造方法
JP2978504B2 (ja) * 1989-04-14 1999-11-15 日本電気株式会社 Ｍｏｓトランジスタ
EP0400877A3 (en) * 1989-05-31 1991-10-23 AT&T Corp. Contact metallization of semiconductor integrated circuit devices
JPH0671073B2 (ja) * 1989-08-29 1994-09-07 株式会社東芝 半導体装置及びその製造方法
JPH03203270A (ja) * 1989-12-29 1991-09-04 Sharp Corp 半導体装置

Also Published As

Publication number Publication date
JP3064082B2 (ja) 2000-07-12
JPH05136400A (ja) 1993-06-01
US5508564A (en) 1996-04-16

Similar Documents

Publication Publication Date Title
KR100245909B1 (ko) 5개의 스퀘어를 갖는 폴드된 비트라인 디램 셀
US4356623A (en) Fabrication of submicron semiconductor devices
KR100672223B1 (ko) 자기 정렬된 비휘발성 랜덤 액세스 메모리 셀 및 제조 공정
KR100351899B1 (ko) 저저항 게이트 트랜지스터 및 그의 제조 방법
KR970060500A (ko) 반도체 장치 및 그 제조방법
KR100278273B1 (ko) 반도체장치의콘택홀형성방법
US5376571A (en) Method of making contact alignment for nonvolatile memory devices
US5891783A (en) Method of reducing fringe capacitance
US6060346A (en) Semiconductor device and method for manufacturing the same
KR960006691B1 (ko) 반도체 장치
KR940006689B1 (ko) 반도체장치의 접촉창 형성방법
EP0193934B1 (en) Semiconductor integreated circuit device and method of manufacturing the same
CN1239325A (zh) 半导体器件的制造方法
KR20050045715A (ko) 리세스 채널 모오스 트렌지스터를 갖는 반도체 장치의제조 방법
EP0225426B1 (en) A method of fabricating a mos transistor on a substrate
US5661327A (en) Transistor structure and method for fabricating the same
JPH05291518A (ja) 半導体装置及びその製造方法
US5665990A (en) Metal oxide semiconductor device with self-aligned groove channel and method for manufacturing the same
JP3657337B2 (ja) Ｎａｎｄ型不揮発性メモリーとその作製方法
US5852327A (en) Semiconductor device
KR0161733B1 (ko) 모스 전계 효과 트랜지스터 및 그 제조방법
KR20040026500A (ko) 플래시 메모리 소자의 제조방법
KR19980067670A (ko) 더블 게이트 트랜지스터 제조방법
KR20010020757A (ko) 기가급 비경계 접촉부에 대한 접촉부 형상 및 그의 제조방법
KR960012916B1 (ko) 반도체장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110705

Year of fee payment: 18

EXPY Expiration of term