JPH05136400A - 半導体装置の接触窓形成方法 - Google Patents
半導体装置の接触窓形成方法Info
- Publication number
- JPH05136400A JPH05136400A JP4010883A JP1088392A JPH05136400A JP H05136400 A JPH05136400 A JP H05136400A JP 4010883 A JP4010883 A JP 4010883A JP 1088392 A JP1088392 A JP 1088392A JP H05136400 A JPH05136400 A JP H05136400A
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- contact window
- diffusion region
- semiconductor device
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
- H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01075—Rhenium [Re]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】
【目的】 高集積化及び素子の信頼性向上を図る半導体
装置の接触窓形成方法を提供する。 【構成】 所定の離隔体を間に置き、半導体基板の不純
物拡散領域上の層間絶縁層に形成される接触窓が、前記
離隔体を最短距離で横断する一直線上に並んで配列され
ないよう形成されることを特徴とする。 【効果】 これにより、有効素子分離距離が拡張でき
て、半導体装置の高集積化を信頼性のあるよう達成でき
る。
装置の接触窓形成方法を提供する。 【構成】 所定の離隔体を間に置き、半導体基板の不純
物拡散領域上の層間絶縁層に形成される接触窓が、前記
離隔体を最短距離で横断する一直線上に並んで配列され
ないよう形成されることを特徴とする。 【効果】 これにより、有効素子分離距離が拡張でき
て、半導体装置の高集積化を信頼性のあるよう達成でき
る。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に高集積化及び素子の信頼性向上を図った半
導体装置の接触窓形成方法に関する。
に係り、特に高集積化及び素子の信頼性向上を図った半
導体装置の接触窓形成方法に関する。
【０００２】
【従来の技術】半導体装置の超高集積化のために０．５
μｍ級から０．３μｍ級にパターンが微細化されるにつ
れ、０．５μｍ級では予想できなかった基本的物性自体
の問題から工程の限界、装備の限界等色々の問題が生じ
て、半導体素子の信頼性と生産性に致命的な影響を与え
る。特に、ＭＯＳトランジスタにおいては、チャンネル
長さの減少及びフィールド酸化膜の大きさ減少によっ
て、ショートチャンネル（Short channel effect）、パ
ンチスルー（punch-through ）現象等が生じて高集積化
に大きい阻害要素になっている。
μｍ級から０．３μｍ級にパターンが微細化されるにつ
れ、０．５μｍ級では予想できなかった基本的物性自体
の問題から工程の限界、装備の限界等色々の問題が生じ
て、半導体素子の信頼性と生産性に致命的な影響を与え
る。特に、ＭＯＳトランジスタにおいては、チャンネル
長さの減少及びフィールド酸化膜の大きさ減少によっ
て、ショートチャンネル（Short channel effect）、パ
ンチスルー（punch-through ）現象等が生じて高集積化
に大きい阻害要素になっている。
【０００３】図１Ａは従来の方法による半導体装置の接
触窓形成方法を説明するための簡略なレイアウト図であ
り、図１Ｂは図１Ａのレイアウト図のＡＡ線を切って見
た半導体装置の断面図である。
触窓形成方法を説明するための簡略なレイアウト図であ
り、図１Ｂは図１Ａのレイアウト図のＡＡ線を切って見
た半導体装置の断面図である。
【０００４】前記図１Ａにおいて、左右に対称に引かれ
それぞれが長方形に限定された領域は、半導体基板を素
子形成領域及び素子分離領域に限定するためのフィール
ド酸化膜形成のためのマスクパターンＰ１であり、前記
マスクパターンＰ１内にありその内部に行き違う二つの
斜線が引かれた正方形領域は、導電層を半導体基板の不
純物拡散領域に接触させる接触窓形成のためのマスクパ
ターンＰ２であり、前記マスクパターンＰ２を含み両方
向に長く伸びた領域は、前記導電層形成のためのマスク
パターンＰ３であり、Ｌ5 はフィールド酸化膜最短幅、
Ｌ1 は接触窓間の最短距離、Ｄは第２不純物拡散領域、
ＬS は第２不純物拡散領域間の最短距離、そしてＬOLは
前記第２不純物拡散領域を横方向に延長した時互いに重
なる領域を意味する。
それぞれが長方形に限定された領域は、半導体基板を素
子形成領域及び素子分離領域に限定するためのフィール
ド酸化膜形成のためのマスクパターンＰ１であり、前記
マスクパターンＰ１内にありその内部に行き違う二つの
斜線が引かれた正方形領域は、導電層を半導体基板の不
純物拡散領域に接触させる接触窓形成のためのマスクパ
ターンＰ２であり、前記マスクパターンＰ２を含み両方
向に長く伸びた領域は、前記導電層形成のためのマスク
パターンＰ３であり、Ｌ5 はフィールド酸化膜最短幅、
Ｌ1 は接触窓間の最短距離、Ｄは第２不純物拡散領域、
ＬS は第２不純物拡散領域間の最短距離、そしてＬOLは
前記第２不純物拡散領域を横方向に延長した時互いに重
なる領域を意味する。
【０００５】前記図１Ｂは、第１導電形の半導体基板１
０を素子分離領域及び素子形成領域に限定するフィール
ド酸化膜１２、前記素子形成領域内に形成された第２導
電形の第１不純物拡散領域１００、前記第１不純物拡散
領域内に形成された第２導電形の第２不純物拡散領域２
００、半導体基板１０と導電層５０を隔離するための層
間絶縁層１８、導電層５０と前記第２不純物拡散領域２
００を電気的に連結するための目的で前記層間絶縁層１
８に形成される接触窓３００及び前記導電層５０より構
成される半導体基板を示す。
０を素子分離領域及び素子形成領域に限定するフィール
ド酸化膜１２、前記素子形成領域内に形成された第２導
電形の第１不純物拡散領域１００、前記第１不純物拡散
領域内に形成された第２導電形の第２不純物拡散領域２
００、半導体基板１０と導電層５０を隔離するための層
間絶縁層１８、導電層５０と前記第２不純物拡散領域２
００を電気的に連結するための目的で前記層間絶縁層１
８に形成される接触窓３００及び前記導電層５０より構
成される半導体基板を示す。
【０００６】前記図１Ｂにおいて、第２導電形の前記第
２不純物拡散領域２００は前記導電層５０と半導体基板
１０との間の接触抵抗を低下させる目的及び接触窓形成
のための乾式蝕刻時、過多蝕刻によって前記第１不純物
拡散領域１００の深さより深く半導体基板が蝕刻され、
素子動作を不可能にすることを防止するための目的で形
成されるが、通常前記第２不純物拡散領域２００の不純
物濃度は第１不純物拡散領域１００の不純物濃度より高
く、その接合深さ（半導体基板表面を基準とした時の不
純物拡散領域の深さ）は前記第１不純物拡散領域より深
く形成される。
２不純物拡散領域２００は前記導電層５０と半導体基板
１０との間の接触抵抗を低下させる目的及び接触窓形成
のための乾式蝕刻時、過多蝕刻によって前記第１不純物
拡散領域１００の深さより深く半導体基板が蝕刻され、
素子動作を不可能にすることを防止するための目的で形
成されるが、通常前記第２不純物拡散領域２００の不純
物濃度は第１不純物拡散領域１００の不純物濃度より高
く、その接合深さ（半導体基板表面を基準とした時の不
純物拡散領域の深さ）は前記第１不純物拡散領域より深
く形成される。
【０００７】接触窓を通じてドープされた不純物イオン
で形成された前記第２不純物拡散領域は、前記不純物イ
オンをドープする工程時または以後の他の工程の時、半
導体基板に供給される熱エネルギーにより側面拡散をす
ることになるが、これは素子分離領域の有効素子分離間
隔を縮めてショートチャンネル効果及びパンチスルーを
生ずる。前記図１Ｂを参照した時、第２不純物拡散領域
２００が形成される前の有効素子分離間隔Ｌ1 は、第２
不純物拡散領域が形成された後の有効素子分離間隔Ｌ2
よりΔＬ（一側にある第２不純物拡散領域により前記素
子分離領域が側面蝕刻された距離をΔＬ／２とし、両側
の第２不純物拡散領域にある不純物イオンの側面拡散条
件が同一であると仮定した時）ほど縮められたことが分
かる。有効素子分離間隔の減少問題は、素子分離領域が
割合に大きい時（例えば、１６Ｍｂ級ＤＲＡＭにおける
前記素子分離領域の大きさは約０．８μｍ程度であ
る）、即ち、集積度が小さい時は大きい問題点とならな
かったが、高集積化の傾向によりその領域が減少（例え
ば、６４Ｍｂ級ＤＲＡＭにおける前記素子分離領域の大
きさは約０．５μｍ程度である）される時は素子の信頼
性低下に大きい要因として作用する。
で形成された前記第２不純物拡散領域は、前記不純物イ
オンをドープする工程時または以後の他の工程の時、半
導体基板に供給される熱エネルギーにより側面拡散をす
ることになるが、これは素子分離領域の有効素子分離間
隔を縮めてショートチャンネル効果及びパンチスルーを
生ずる。前記図１Ｂを参照した時、第２不純物拡散領域
２００が形成される前の有効素子分離間隔Ｌ1 は、第２
不純物拡散領域が形成された後の有効素子分離間隔Ｌ2
よりΔＬ（一側にある第２不純物拡散領域により前記素
子分離領域が側面蝕刻された距離をΔＬ／２とし、両側
の第２不純物拡散領域にある不純物イオンの側面拡散条
件が同一であると仮定した時）ほど縮められたことが分
かる。有効素子分離間隔の減少問題は、素子分離領域が
割合に大きい時（例えば、１６Ｍｂ級ＤＲＡＭにおける
前記素子分離領域の大きさは約０．８μｍ程度であ
る）、即ち、集積度が小さい時は大きい問題点とならな
かったが、高集積化の傾向によりその領域が減少（例え
ば、６４Ｍｂ級ＤＲＡＭにおける前記素子分離領域の大
きさは約０．５μｍ程度である）される時は素子の信頼
性低下に大きい要因として作用する。
【０００８】
【発明が解決しようとする課題】従って、本発明の目的
は、信頼度の高い半導体装置を製造するための半導体装
置の接触窓形成方法を提供することである。
は、信頼度の高い半導体装置を製造するための半導体装
置の接触窓形成方法を提供することである。
【０００９】本発明の他の目的は、高集積化を実現する
ための半導体装置の接触窓形成方法を提供することであ
る。
ための半導体装置の接触窓形成方法を提供することであ
る。
【００１０】
【課題を解決するための手段】本発明の前述した目的
は、半導体装置の製造方法において、所定の離隔体を隔
てて形成された半導体基板の不純物拡散領域上の層間絶
縁層に形成される接触窓が、前記離隔体を最短距離に横
断する一直線上に一列に配列されないよう形成されるこ
とを特徴とする半導体装置の接触窓形成方法によって達
成される。
は、半導体装置の製造方法において、所定の離隔体を隔
てて形成された半導体基板の不純物拡散領域上の層間絶
縁層に形成される接触窓が、前記離隔体を最短距離に横
断する一直線上に一列に配列されないよう形成されるこ
とを特徴とする半導体装置の接触窓形成方法によって達
成される。
【００１１】本発明の前記目的は、左側活性領域と右側
活性領域との間に形成されるフィールド酸化膜、前記左
側活性領域の少なくとも一部分に形成される左側第１不
純物拡散領域、前記右側活性領域の少なくとも一部分に
形成される右側第１不純物拡散領域、前記左側第１不純
物拡散領域の少なくとも一部分に形成され前記フィール
ド酸化膜の付近に形成される第１接触窓、前記第１接触
窓を通じて形成される左側の第２不純物拡散領域、前記
右側の第１不純物拡散領域の少なくとも一部分に形成さ
れ前記フィールド酸化膜の付近に形成される第２接触
窓、前記第２接触窓を通じて形成される右側の第２不純
物拡散領域、及び前記第１及び第２接触窓に形成された
導電層より構成される半導体装置を製造するにおいて、
前記第１及び第２接触窓は前記フィールド酸化膜を最短
距離に横断する一直線上に一列に配置されないよう形成
されることを特徴とする半導体装置の接触窓形成方法に
よっても達成されうる。
活性領域との間に形成されるフィールド酸化膜、前記左
側活性領域の少なくとも一部分に形成される左側第１不
純物拡散領域、前記右側活性領域の少なくとも一部分に
形成される右側第１不純物拡散領域、前記左側第１不純
物拡散領域の少なくとも一部分に形成され前記フィール
ド酸化膜の付近に形成される第１接触窓、前記第１接触
窓を通じて形成される左側の第２不純物拡散領域、前記
右側の第１不純物拡散領域の少なくとも一部分に形成さ
れ前記フィールド酸化膜の付近に形成される第２接触
窓、前記第２接触窓を通じて形成される右側の第２不純
物拡散領域、及び前記第１及び第２接触窓に形成された
導電層より構成される半導体装置を製造するにおいて、
前記第１及び第２接触窓は前記フィールド酸化膜を最短
距離に横断する一直線上に一列に配置されないよう形成
されることを特徴とする半導体装置の接触窓形成方法に
よっても達成されうる。
【００１２】
【作用】本発明は、接触窓を、所定の離隔体を最短距離
で横断する一直線上に一列に配置されないように形成す
ることにより、有効素子分離間隔を拡張することができ
る。
で横断する一直線上に一列に配置されないように形成す
ることにより、有効素子分離間隔を拡張することができ
る。
【００１３】
【実施例】以下、添付した図面に基づいて、本発明をさ
らに詳しく説明する。
らに詳しく説明する。
【００１４】引続き紹介される図面における図１Ａ及び
図１Ｂにおける同一な符号は同一な部分を示す。
図１Ｂにおける同一な符号は同一な部分を示す。
【００１５】図２Ａは、接触窓形成のためのマスクパタ
ーンＰ２をフィールド酸化膜を最短距離で横断する一直
線上に一列に配置させないレイアウト図であり、Ｌ12は
接触窓間の最短距離、Ｌ10は接触窓のフィールド酸化膜
側の縁と前記フィールド酸化膜との最短距離及びθは接
触窓間を最短距離で連結した線とフィールド酸化膜を最
短距離で横断する線間の角を指す。前記図２Ａによれ
ば、接触窓間の最短距離Ｌ12が前記図１Ａの最短距離Ｌ
11より（Ｌ11／ｃｏｓθ）（１−ｃｏｓθ）ほど長くな
ったので、前記ＬS もこれに比例して増加したことと、
それぞれの素子形成領域に形成された第２不純物拡散領
域を横方向に延長した時、互いに重なる領域の幅（図１
Ａの参照符号ＬOL）がなくなったことが分かる。この
際、第２不純物拡散領域は、前記ＬS が前記Ｌ5 より大
きいか等しくなるよう形成されるのが望ましい。
ーンＰ２をフィールド酸化膜を最短距離で横断する一直
線上に一列に配置させないレイアウト図であり、Ｌ12は
接触窓間の最短距離、Ｌ10は接触窓のフィールド酸化膜
側の縁と前記フィールド酸化膜との最短距離及びθは接
触窓間を最短距離で連結した線とフィールド酸化膜を最
短距離で横断する線間の角を指す。前記図２Ａによれ
ば、接触窓間の最短距離Ｌ12が前記図１Ａの最短距離Ｌ
11より（Ｌ11／ｃｏｓθ）（１−ｃｏｓθ）ほど長くな
ったので、前記ＬS もこれに比例して増加したことと、
それぞれの素子形成領域に形成された第２不純物拡散領
域を横方向に延長した時、互いに重なる領域の幅（図１
Ａの参照符号ＬOL）がなくなったことが分かる。この
際、第２不純物拡散領域は、前記ＬS が前記Ｌ5 より大
きいか等しくなるよう形成されるのが望ましい。
【００１６】この時、フィールド酸化膜の最短幅は２μ
ｍ以下であり、フィールド酸化膜側の前記接触窓の縁と
フィールド酸化膜との間の距離は１μｍ以下であり、前
記接触窓の中心間の距離は５μｍ以下の方が好適であ
る。
ｍ以下であり、フィールド酸化膜側の前記接触窓の縁と
フィールド酸化膜との間の距離は１μｍ以下であり、前
記接触窓の中心間の距離は５μｍ以下の方が好適であ
る。
【００１７】図２Ｂ及び図２Ｃは、前記図２ＡのＡＡ線
及びＢＢ線を切って見た断面図であって、第２不純物拡
散領域２００形成後の有効素子分離間隔Ｌ2が前記図１
Ｂの有効素子分離間隔Ｌ2 よりΔＬ／２ほど延長された
ことが分かる。通常前記ΔＬは、第２不純物拡散領域の
深さを約２０００Å〜５０００Å程度にした時約０．１
５μｍ程度になるので、素子分離領域の大きさが約０．
５μｍ程度である６４Ｍｂ級ＤＲＡＭにおいては、従来
の方法により接触窓を形成すれば、有効素子分離間隔を
０．３５μｍ程度にすることができたが、本発明の方法
によれば約０．４３μｍ程度まで延長することができ
て、ショットチャンネル現象及びパンチスルー発生率を
はるかに減らすことができる。これは、前記フィールド
酸化膜を最短距離で横断する一直線上に並んで形成した
接触窓を、前記フィールド酸化膜を最短距離で横断する
一直線上に並んで配列されないようにすることによっ
て、前記第２不純物拡散領域を横方向に延長した時重な
る領域の幅（図１Ａの参照部分ＬOL）をなくしたからで
ある。
及びＢＢ線を切って見た断面図であって、第２不純物拡
散領域２００形成後の有効素子分離間隔Ｌ2が前記図１
Ｂの有効素子分離間隔Ｌ2 よりΔＬ／２ほど延長された
ことが分かる。通常前記ΔＬは、第２不純物拡散領域の
深さを約２０００Å〜５０００Å程度にした時約０．１
５μｍ程度になるので、素子分離領域の大きさが約０．
５μｍ程度である６４Ｍｂ級ＤＲＡＭにおいては、従来
の方法により接触窓を形成すれば、有効素子分離間隔を
０．３５μｍ程度にすることができたが、本発明の方法
によれば約０．４３μｍ程度まで延長することができ
て、ショットチャンネル現象及びパンチスルー発生率を
はるかに減らすことができる。これは、前記フィールド
酸化膜を最短距離で横断する一直線上に並んで形成した
接触窓を、前記フィールド酸化膜を最短距離で横断する
一直線上に並んで配列されないようにすることによっ
て、前記第２不純物拡散領域を横方向に延長した時重な
る領域の幅（図１Ａの参照部分ＬOL）をなくしたからで
ある。
【００１８】図３Ａないし図３Ｄは、前記図２ＡのＡＡ
線を切って見た本発明による半導体装置の接触窓形成方
法を説明するための断面図である。
線を切って見た本発明による半導体装置の接触窓形成方
法を説明するための断面図である。
【００１９】まず、図３Ａを参照すれば、フィールド酸
化膜１２を形成する工程を示したもので、図２Ａの前記
マスクパターンＰ１を用いて第１導電形の半導体基板１
０を素子分離領域及び素子形成領域に限定するフィール
ド酸化膜１２を前記半導体基板の素子分離領域に形成す
る。この際、前記フィールド酸化膜は選択酸化法ＬＯＣ
ＯＳ等の色々の方法によって形成される。
化膜１２を形成する工程を示したもので、図２Ａの前記
マスクパターンＰ１を用いて第１導電形の半導体基板１
０を素子分離領域及び素子形成領域に限定するフィール
ド酸化膜１２を前記半導体基板の素子分離領域に形成す
る。この際、前記フィールド酸化膜は選択酸化法ＬＯＣ
ＯＳ等の色々の方法によって形成される。
【００２０】図３Ｂを参照すれば、第１不純物拡散領域
１００の形成工程を示したもので、前記フィールド酸化
膜１２が形成されている結果物全面に第２導電形の不純
物イオン７０をドープすることによって、前記第１不純
物拡散領域１００を形成する。
１００の形成工程を示したもので、前記フィールド酸化
膜１２が形成されている結果物全面に第２導電形の不純
物イオン７０をドープすることによって、前記第１不純
物拡散領域１００を形成する。
【００２１】この際、前記第１不純物拡散領域は約１０
００Å〜４０００Å程度の深さで形成されるのが望まし
い。また、不純物イオンをドープする工程は、ＭＯＳト
ランジスタを形成する時は、ゲート電極が形成された後
に行われるように、製造しようとする素子によって工程
順序を若干ずつ異にすることができることは、当分野に
おいて通常の知識をもつ者により明らかである。
００Å〜４０００Å程度の深さで形成されるのが望まし
い。また、不純物イオンをドープする工程は、ＭＯＳト
ランジスタを形成する時は、ゲート電極が形成された後
に行われるように、製造しようとする素子によって工程
順序を若干ずつ異にすることができることは、当分野に
おいて通常の知識をもつ者により明らかである。
【００２２】図３Ｃを参照すれば、接触窓９及び第２不
純物拡散領域２００を形成する工程を示したもので、フ
ィールド酸化膜１２を間に置き前記第１不純物拡散領域
１００が形成されている半導体基板１０全面に所定の厚
さで絶縁物質を塗布することによって、層間絶縁層１８
を形成した後、図２ＡのマスクパターンＰ２を適用して
前記層間絶縁層を部分的に蝕刻することによって前記接
触窓９を形成し、前記接触窓を通じて第２導電形の不純
物イオン７０を再ドープして前記第２不純物拡散領域２
００を形成するが、前記第２不純物拡散領域は導電層と
半導体基板との間の接触抵抗を低下させ、接触窓形成の
ための蝕刻工程時、前記半導体基板の過多蝕刻によって
素子動作が麻痺させられることを防止するための目的で
形成される。この際、前記接触窓９は前記図２Ａないし
図２Ｃで説明した通り、フィールド酸化膜を最短距離で
横断する一直線上に一列に形成されないように形成さ
れ、前記第２不純物拡散領域２００は前記第１不純物拡
散領域１００より不純物濃度面においてはさらに高く、
深さ面においてはさらに深く、例えば２０００Å〜５０
００Å程度の深さで形成されるべきである。第２不純物
拡散領域領域２００形成のための不純物イオンドープ工
程時、基板に供給される熱エネルギーによって、前記第
２不純物拡散領域が側面方向に拡張されることが観察で
きる。
純物拡散領域２００を形成する工程を示したもので、フ
ィールド酸化膜１２を間に置き前記第１不純物拡散領域
１００が形成されている半導体基板１０全面に所定の厚
さで絶縁物質を塗布することによって、層間絶縁層１８
を形成した後、図２ＡのマスクパターンＰ２を適用して
前記層間絶縁層を部分的に蝕刻することによって前記接
触窓９を形成し、前記接触窓を通じて第２導電形の不純
物イオン７０を再ドープして前記第２不純物拡散領域２
００を形成するが、前記第２不純物拡散領域は導電層と
半導体基板との間の接触抵抗を低下させ、接触窓形成の
ための蝕刻工程時、前記半導体基板の過多蝕刻によって
素子動作が麻痺させられることを防止するための目的で
形成される。この際、前記接触窓９は前記図２Ａないし
図２Ｃで説明した通り、フィールド酸化膜を最短距離で
横断する一直線上に一列に形成されないように形成さ
れ、前記第２不純物拡散領域２００は前記第１不純物拡
散領域１００より不純物濃度面においてはさらに高く、
深さ面においてはさらに深く、例えば２０００Å〜５０
００Å程度の深さで形成されるべきである。第２不純物
拡散領域領域２００形成のための不純物イオンドープ工
程時、基板に供給される熱エネルギーによって、前記第
２不純物拡散領域が側面方向に拡張されることが観察で
きる。
【００２３】図３Ｄを参照すれば、導電層５０を形成す
る工程を示したもので、前記接触窓を、例えば多結晶シ
リコン、シリサイド（Silicide）及びポリサイド（Poly
cide）等のような導電物質中いずれか一つの物質または
組み合わされた物質で埋め込んだ後、図２Ａの前記マス
クパターンＰ３を適用して前記導電物質をパターニング
することによって、前記導電層５０を完成する。前記第
２不純物拡散領域２００は、前記導電層形成前に形成さ
れ得ることもあるが（図３Ｃ参照）、前記導電層形成過
程または形成後に第２導電形の不純物イオンをドープし
て形成することもできる。
る工程を示したもので、前記接触窓を、例えば多結晶シ
リコン、シリサイド（Silicide）及びポリサイド（Poly
cide）等のような導電物質中いずれか一つの物質または
組み合わされた物質で埋め込んだ後、図２Ａの前記マス
クパターンＰ３を適用して前記導電物質をパターニング
することによって、前記導電層５０を完成する。前記第
２不純物拡散領域２００は、前記導電層形成前に形成さ
れ得ることもあるが（図３Ｃ参照）、前記導電層形成過
程または形成後に第２導電形の不純物イオンをドープし
て形成することもできる。
【００２４】
【表１】 上記表１は三つの場合、即ちフィールド酸化膜を間に置
き両側とも接触窓が形成されている場合、いずれか一方
のみ接触窓が形成されている場合、及び両側共に接触窓
が形成されていない場合に、フィールド酸化膜の大きさ
によるブレークダウン電圧の変化を示す実験結果を表し
たもので、両側共に接触窓が形成されている場合より、
いずれか一方にのみ接触窓が形成されている場合のブレ
ークダウン電圧がはるかに大きいことが分かる。
き両側とも接触窓が形成されている場合、いずれか一方
のみ接触窓が形成されている場合、及び両側共に接触窓
が形成されていない場合に、フィールド酸化膜の大きさ
によるブレークダウン電圧の変化を示す実験結果を表し
たもので、両側共に接触窓が形成されている場合より、
いずれか一方にのみ接触窓が形成されている場合のブレ
ークダウン電圧がはるかに大きいことが分かる。
【００２５】図４は本発明による半導体装置の接触窓形
成方法の他の実施例を説明するためのレイアウト図であ
って、第２不純物拡散領域を横方向に延長した時、前記
図２Ａにおいては重なる部分が全くなかったが、前記図
４においてはＬOLほど重なることになる場合を示す。
成方法の他の実施例を説明するためのレイアウト図であ
って、第２不純物拡散領域を横方向に延長した時、前記
図２Ａにおいては重なる部分が全くなかったが、前記図
４においてはＬOLほど重なることになる場合を示す。
【００２６】前記他の実施例によれば、前記第２不純物
拡散領域を横方向に延長した時、前記一実施例とは異な
ってその重なる長さＬOLが生ずるが、その大きさが従来
より小さくなるので（図１で前記ＬOLを１０と仮定した
時、前記図４で前記ＬOLは５である）、従来の方法より
ショットチャンネル効果、パンチスルー現象等の問題点
が生ずる確率が減少した場合であり、工程上マージンが
確保できる。
拡散領域を横方向に延長した時、前記一実施例とは異な
ってその重なる長さＬOLが生ずるが、その大きさが従来
より小さくなるので（図１で前記ＬOLを１０と仮定した
時、前記図４で前記ＬOLは５である）、従来の方法より
ショットチャンネル効果、パンチスルー現象等の問題点
が生ずる確率が減少した場合であり、工程上マージンが
確保できる。
【００２７】図５Ａ及び図５Ｂは、従来の方法及び本発
明の方法でレイアウトされたセンス増幅器の一部分のレ
イアウト図を示したもので、前記図５Ａでフィールド酸
化膜を最短距離で横断する一直線の長さＡを１０とし、
前記フィールド酸化膜を間に置き、その両側に形成され
た接触窓間の最短距離Ａ’を１６とした時、前記図５Ｂ
ではフィールド酸化膜を最短距離で横断する一直線の長
さａを８に縮小したといえども、接触窓間の最短距離は
そのまま保たれるので、信頼性のあるよう高集積化が達
成できることが分かる。
明の方法でレイアウトされたセンス増幅器の一部分のレ
イアウト図を示したもので、前記図５Ａでフィールド酸
化膜を最短距離で横断する一直線の長さＡを１０とし、
前記フィールド酸化膜を間に置き、その両側に形成され
た接触窓間の最短距離Ａ’を１６とした時、前記図５Ｂ
ではフィールド酸化膜を最短距離で横断する一直線の長
さａを８に縮小したといえども、接触窓間の最短距離は
そのまま保たれるので、信頼性のあるよう高集積化が達
成できることが分かる。
【００２８】前記一実施例及び他の実施例では、前記離
隔体としてフィールド酸化膜を例えながら説明したが、
その両側に不純物拡散領域が形成される任意の物質層で
あれば何でも前記離隔体に適用できることが、当分野に
おいて通常の知識をもつ者にとって明らかである。
隔体としてフィールド酸化膜を例えながら説明したが、
その両側に不純物拡散領域が形成される任意の物質層で
あれば何でも前記離隔体に適用できることが、当分野に
おいて通常の知識をもつ者にとって明らかである。
【００２９】本発明は前記実施例に限定されず、多くの
変形が本発明の技術的思想内で当分野において通常の知
識をもつ者によって可能であるのは明白である。
変形が本発明の技術的思想内で当分野において通常の知
識をもつ者によって可能であるのは明白である。
【００３０】
【発明の効果】以上述べたように、本発明による半導体
装置の接触窓形成方法によれば、接触窓を、所定の離隔
体を最短距離で横断する一直線上に一列に配置されない
ように形成することによって、有効素子分離間隔を拡張
できて半導体装置の高集積化を信頼性のあるよう達成で
きる。
装置の接触窓形成方法によれば、接触窓を、所定の離隔
体を最短距離で横断する一直線上に一列に配置されない
ように形成することによって、有効素子分離間隔を拡張
できて半導体装置の高集積化を信頼性のあるよう達成で
きる。
【図１】 Ａ及びＢは、従来の方法による半導体装置の
接触窓形成方法を説明するための簡略なレイアウト図
と、このレイアウト図のＡＡ線を切って見た半導体装置
の断面図である。
接触窓形成方法を説明するための簡略なレイアウト図
と、このレイアウト図のＡＡ線を切って見た半導体装置
の断面図である。
【図２】 ＡないしＣは、本発明による半導体装置の接
触窓形成方法の一実施例を説明するための簡略なレイア
ウト図と、このレイアウト図のＡＡ線及びＢＢ線を切っ
て見た半導体装置の断面図である。
触窓形成方法の一実施例を説明するための簡略なレイア
ウト図と、このレイアウト図のＡＡ線及びＢＢ線を切っ
て見た半導体装置の断面図である。
【図３】 ＡないしＤは、前記図２ＡのＡＡ線を切って
見た本発明による半導体装置の接触窓形成方法を説明す
るための断面図である。
見た本発明による半導体装置の接触窓形成方法を説明す
るための断面図である。
【図４】 本発明による半導体装置の接触窓形成方法の
他の実施例を説明するための簡略なレイアウト図であ
る。
他の実施例を説明するための簡略なレイアウト図であ
る。
【図５】 Ａ及びＢは従来の方法及び本発明の方法でレ
イアウトされたセンス増幅器の一部分のレイアウト図で
ある。
イアウトされたセンス増幅器の一部分のレイアウト図で
ある。
９ 接触窓 １０ 半導体基板 １２ フィールド酸化膜 １８ 層間絶縁層 ７０ 第２導電形の不純物イオン １００ 第１不純
物拡散領域 ２００ 第２不純物拡散領域
物拡散領域 ２００ 第２不純物拡散領域
Claims (13)
- 【請求項１】 半導体装置の製造方法において、所定の
離隔体を間に置き半導体基板の不純物拡散領域上の層間
絶縁層に形成される接触窓が、前記離隔体を最短距離に
横断する一直線上に一列に配列されないよう形成される
ことを特徴とする半導体装置の接触窓形成方法。 - 【請求項２】 前記所定の離隔体は、その両側に不純物
拡散領域が形成されている所定の物質層であることを特
徴とする請求項１記載の半導体装置の接触窓形成方法。 - 【請求項３】 前記所定の離隔体は、半導体基板を素子
形成領域及び素子分離領域に限定するフィールド酸化膜
であることを特徴とする請求項２記載の半導体装置の接
触窓形成方法。 - 【請求項４】 前記所定の離隔体は、ＭＯＳトランジス
タにおけるゲート電極であることを特徴とする請求項２
記載の半導体装置の接触窓形成方法。 - 【請求項５】 前記接触窓は、第１導電形の半導体基板
に形成された第２導電形の第１不純物拡散領域上の層間
絶縁層に形成されることを特徴とする請求項１記載の半
導体装置の接触窓形成方法。 - 【請求項６】 前記第１不純物拡散領域に前記接触窓を
通じて第２導電形の不純物イオンをドープすることによ
り第２導電形の第２不純物拡散領域を形成することを特
徴とする請求項５記載の半導体装置の接触窓形成方法。 - 【請求項７】 前記第２不純物拡散領域は、前記第１不
純物拡散領域の深さより深く形成されたことを特徴とす
る請求項６記載の半導体装置の接触窓形成方法。 - 【請求項８】 前記第２不純物拡散領域の間の最短距離
は、前記離隔体の最小幅より大きいか等しいことを特徴
とする請求項６記載の半導体装置の接触窓形成方法。 - 【請求項９】 前記最短距離は２μｍ以下であり、離隔
体側の前記接触窓の縁と離隔体との距離は１μｍ以下で
あり、前記接触窓の中心間の距離は５μｍ以下であるこ
とを特徴とする請求項１記載の半導体装置の接触窓形成
方法。 - 【請求項１０】 左側活性領域と右側活性領域との間に
形成されるフィールド酸化膜、前記左側活性領域の少な
くとも一部分に形成される左側第１不純物拡散領域、前
記右側活性領域の少なくとも一部分に形成される右側第
１不純物拡散領域、前記左側第１不純物拡散領域の少な
くとも一部分に形成され前記フィールド酸化膜の付近に
形成される第１接触窓、前記第１接触都度を通じて形成
される左側の第２不純物拡散領域、前記右側の第１不純
物拡散領域の少なくとも一部分に形成され、前記フィー
ルド酸化膜の付近に形成される第２接触窓、前記第２接
触的を通じて形成される右側の第２不純物拡散領域、及
び前記第１及び第２接触窓に形成された導電層より構成
される半導体装置を製造する方法において、前記第１及
び第２接触窓は前記フィールド酸化膜を最短距離に横断
する一直線上に一列に配置されないよう形成されること
を特徴とする半導体装置の接触窓形成方法。 - 【請求項１１】 前記第２不純物拡散領域は、前記第１
不純物拡散領域よりさらに深く形成されることを特徴と
する請求項１０記載の半導体装置の接触窓形成方法。 - 【請求項１２】 前記第１不純物拡散領域の深さは約１
０００Å〜４０００Å程度であり、前記第２不純物拡散
領域は約２０００Å〜５０００Å程度の深さに形成され
ることを特徴とする請求項１１記載の半導体装置の接触
窓形成方法。 - 【請求項１３】 前記導電層は多結晶シリコン、シリサ
イド及びポリサイドのうちいずれか一物質、または組み
合わせた物質を用いて形成されることを特徴とする請求
項１０記載の半導体装置の接触窓形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1991-018520 | 1991-10-21 | ||
| KR1019910018520A KR940006689B1 (ko) | 1991-10-21 | 1991-10-21 | 반도체장치의 접촉창 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136400A true JPH05136400A (ja) | 1993-06-01 |
| JP3064082B2 JP3064082B2 (ja) | 2000-07-12 |
Family
ID=19321570
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4010883A Expired - Lifetime JP3064082B2 (ja) | 1991-10-21 | 1992-01-24 | 半導体装置の接触窓形成方 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5508564A (ja) |
| JP (1) | JP3064082B2 (ja) |
| KR (1) | KR940006689B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060219A (ja) * | 2006-08-30 | 2008-03-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4041873B2 (ja) * | 1995-11-13 | 2008-02-06 | マイクロン テクノロジー，インコーポレイテッド | 静電気放電保護回路及び静電気放電保護回路を形成する方法 |
| TW306054B (en) * | 1996-07-16 | 1997-05-21 | Winbond Electronics Corp | Bit line pull up circuit of static random access memory |
| US6166441A (en) * | 1998-11-12 | 2000-12-26 | Intel Corporation | Method of forming a via overlap |
| US6976181B2 (en) * | 2001-12-20 | 2005-12-13 | Intel Corporation | Method and apparatus for enabling a low power mode for a processor |
| JP3212920U (ja) * | 2016-12-22 | 2017-10-12 | 千惠子 藤澤 | 米ドル硬貨仕訳け財布 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117045A (ja) * | 1987-10-29 | 1989-05-09 | Seiko Epson Corp | 半導体集積回路装置 |
| JPH02272760A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | Ｍｏｓトランジスタ |
| JPH0329321A (ja) * | 1989-05-31 | 1991-02-07 | American Teleph & Telegr Co <Att> | 半導体集積回路デバイスのコンタクトメタライゼーション |
| JPH03203270A (ja) * | 1989-12-29 | 1991-09-04 | Sharp Corp | 半導体装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4603341A (en) * | 1983-09-08 | 1986-07-29 | International Business Machines Corporation | Stacked double dense read only memory |
| JPH0831458B2 (ja) * | 1987-09-08 | 1996-03-27 | 三菱電機株式会社 | 超電導配線集積回路 |
| US4839705A (en) * | 1987-12-16 | 1989-06-13 | Texas Instruments Incorporated | X-cell EEPROM array |
| JP2546696B2 (ja) * | 1987-12-17 | 1996-10-23 | 富士通株式会社 | シリコン炭化層構造 |
| US5061985A (en) * | 1988-06-13 | 1991-10-29 | Hitachi, Ltd. | Semiconductor integrated circuit device and process for producing the same |
| JPH01321656A (ja) * | 1988-06-23 | 1989-12-27 | Fujitsu Ltd | 半導体装置 |
| JPH0828473B2 (ja) * | 1988-09-29 | 1996-03-21 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| JPH0671073B2 (ja) * | 1989-08-29 | 1994-09-07 | 株式会社東芝 | 半導体装置及びその製造方法 |
-
1991
- 1991-10-21 KR KR1019910018520A patent/KR940006689B1/ko not_active IP Right Cessation
-
1992
- 1992-01-24 JP JP4010883A patent/JP3064082B2/ja not_active Expired - Lifetime
-
1994
- 1994-09-16 US US08/307,040 patent/US5508564A/en not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01117045A (ja) * | 1987-10-29 | 1989-05-09 | Seiko Epson Corp | 半導体集積回路装置 |
| JPH02272760A (ja) * | 1989-04-14 | 1990-11-07 | Nec Corp | Ｍｏｓトランジスタ |
| JPH0329321A (ja) * | 1989-05-31 | 1991-02-07 | American Teleph & Telegr Co <Att> | 半導体集積回路デバイスのコンタクトメタライゼーション |
| JPH03203270A (ja) * | 1989-12-29 | 1991-09-04 | Sharp Corp | 半導体装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008060219A (ja) * | 2006-08-30 | 2008-03-13 | Elpida Memory Inc | 半導体装置及びその製造方法 |
| US7683437B2 (en) | 2006-08-30 | 2010-03-23 | Elpida Memory, Inc. | Semiconductor device having fin field effect transistor and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3064082B2 (ja) | 2000-07-12 |
| US5508564A (en) | 1996-04-16 |
| KR940006689B1 (ko) | 1994-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2662325B2 (ja) | 電界効果型半導体素子の構造およびその製造方法 | |
| US4430791A (en) | Sub-micrometer channel length field effect transistor process | |
| JP2001313389A (ja) | 半導体装置およびその製造方法 | |
| JPH02100326A (ja) | 高耐圧ｍｏｓ型半導体装置の製造方法 | |
| US6124622A (en) | MIS transistor with a three-layer device isolation film surrounding the MIS transistor | |
| US7041563B2 (en) | Semiconductor device having a shallow trench isolation and method of fabricating the same | |
| JPH05136400A (ja) | 半導体装置の接触窓形成方法 | |
| JP2000004009A (ja) | 半導体装置の製造方法 | |
| US5610424A (en) | Metal oxide semiconductor field effect transistor | |
| KR0163943B1 (ko) | 반도체 소자 제조방법 | |
| JP3008154B2 (ja) | 半導体装置の製造方法 | |
| JPH09139495A (ja) | 半導体装置およびその製造方法 | |
| JPH11330262A (ja) | 半導体装置の製造方法 | |
| JPH08181223A (ja) | 半導体装置の製造方法 | |
| JPS6325713B2 (ja) | ||
| EP0817247A1 (en) | Process for the fabrication of integrated circuits with contacts self-aligned to active areas | |
| KR100255514B1 (ko) | 반도체 메모리 장치 제조방법 | |
| KR20030000962A (ko) | 반도체 장치의 제조방법 | |
| JPS6020580A (ja) | 絶縁ゲ−ト形半導体装置の製造方法 | |
| JPH09260590A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JPS6381866A (ja) | 半導体装置の製造方法 | |
| JPH05251696A (ja) | Ｍｏｓｆｅｔおよびその製造方法 | |
| KR0167662B1 (ko) | 반도체장치의 제조방법 | |
| JP3415690B2 (ja) | 半導体装置の製造方法 | |
| JP3028539B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |