JPS587861A - 集積回路装置 - Google Patents

集積回路装置

Info

Publication number
JPS587861A
JPS587861A JP10588881A JP10588881A JPS587861A JP S587861 A JPS587861 A JP S587861A JP 10588881 A JP10588881 A JP 10588881A JP 10588881 A JP10588881 A JP 10588881A JP S587861 A JPS587861 A JP S587861A
Authority
JP
Japan
Prior art keywords
layer
silicon
film
single crystal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10588881A
Other languages
English (en)
Inventor
Yukinori Kuroki
黒木 幸令
Nobuhiro Endo
遠藤 伸裕
Yukinobu Tanno
丹野 幸悦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP10588881A priority Critical patent/JPS587861A/ja
Priority to US06/395,110 priority patent/US4637127A/en
Priority to DE19823225398 priority patent/DE3225398A1/de
Publication of JPS587861A publication Critical patent/JPS587861A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642Isolation within the component, i.e. internal isolation
    • H01L29/0649Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はシリ;ン基板を用いた集積回路素子の構造及び
その製造方法Kllするものである。
従来半導体素子及びそれを集積したいわゆる半導体集積
囲路は、基板表面KM拡散、イオン注入、熱酸化、化学
気相成長、蒸着及び感光性樹脂を用いたリングラフィ技
術及びエツチング技術を用いて能動領域を半導体基板中
につくり込φ、抵抗配!!勢を基板能動領域上の絶縁物
上に形成した構造となりておシ、基板表面に2次元的な
配置で能動領域が形成されている。また絶縁物上に形成
された単結晶薄膜中に能動領域を形成したシリコンオン
サファイア(5ilicon on 5aphire、
 SO8)技術というものが知られ浮遊容量が少ないの
で、高速で動作する高精能ICとして利用されている。
またサファイアのみでなくスピネル結晶上にもシリコン
がエビクキシャル成長することも知られている。最近、
米国物理学会発行1979年7月1日号のアブライドフ
ィズイクスレター(AppliedPhysics L
ett@r )  誌の71ページから74ページのエ
ム ダブリ鼻−・ガイス(M、 W、 Ga1m ) 
 他2名になる論文によれば、石英板上K O,1ミク
ロン深さで3.8ミクロン周期の 垂直断面を持つ線状
のレリーフを形成し、この上に500ナノメーター厚の
アモルファス状のシリコンat−化学気相成長し、その
後レーザー光を走査して結晶化することKよシ向Kll
直な方向に(10G)の結晶軸を持つ結晶が得られると
いう。又、日本応用物思学会主催の第12回置体素子コ
ンファレンスの予稿集13ページ〜14ページにエム・
タムツ(M 、 Tamura )他z名は、シリコン
基板上K 8i0.パターンを形成し、この上KO2〜
0.6ンクロン厚のポリシリコンを付着し、Qスイッチ
ルビーレザーを用いて、ポリシリコンを再結晶化し基板
結晶と同じ結晶軸を持つシリコン層が、シリコン基板を
種に810z膜上にまで成長することを報告している。
アイ イーイーイーのジャーナル オプ ソリッド ス
テート サーキット(IEEEJOURNAL  OF
  5OLID−8TATE  CIRCUITS)誌
の第8C−13巻 第4号468−471ページに記載
されえジaンジ サク、y イ(JUNJI  5AK
URAI)氏の論文に依れば、Ss Hit水嵩で希釈
したガス糸を用い九気相でのエピタキシャル成長で10
5011:以上の基板温度で菖1図に示す如くシリコン
基板l上に#i単結晶シリコン1112が、−万シリコ
ン酸化1[3上には多結晶シリコン4が成長する仁とを
報告し、高11度のMOS (Metal−8ilic
on dioxide−8ilicon )集積回路が
製造できると述べている。
この論文の中で、シリコン酸化膜上には、均一な膜が成
長しないので、あらかじめ、B”、 BP、i 、 P
”−な核生成を行うことが必要であると述べている◇本
発明の発明者の実験に依わば、水素希釈の5tI(2c
t、と塩酸混合ガスを用いると基板温度〜1080℃程
度で第2図に示す如<(115)  基板シリコン10
上にもまた非晶質のシリコン酸化膜ll上にもシリコン
単結晶層12が成長した。この成長のもようを顕微鏡観
察したものを模式的に示したのが第3図である。(a)
 、 (e)は平面図、(b) (d)はその断面図J
e)は(a) (e)の平面図の基板結晶方位を示すも
のである。成長の初期でu (a) t (b)図に示
す如くシリコン基板31上に付着されたシリコン酸化膜
32に@目された穴の部分のみにエピタキシャル成長す
せられたシリコン層は存在しているが、時間の経過とと
もに(c) (d)図に示す如く開口部からシリコン酸
化膜上にせり出して行く。このとき(ll′5)面方位
を持つ基板の場合、(、)図中の面方位(110’It
−持つ7アセツ)K平行な一方向にのみに早くlIt、
−j)ニジているのが確かめられた。シリコン酸化膜上
のシリコン膜厚が100ナノメータのときYの部分は3
ミクロン、Xの方向#12ミクpンのせ夛出しの長さで
ある。このことは明らかにシリコン酸化膜上のシリコン
層が単結晶であることを示しているOまた走査瀝電1m
(S、IM)Kよる断面観察の際、エッチビットの出や
すいエツチング薬品を用いて確かめたが、ジーンジ・サ
クライの論文中の21g2に示されているようなポリシ
リコンに特有なSEM像を得ることはなかつ九〇 しかしながら、本方法をIC製造工楊が進み凹凸のはげ
しいシリコン酸化膜やシリコン窒化層上に適用した場合
、エピタキシャル成長したくない絶縁膜上での異状な被
生成の丸め、異状成長が生じ突起が発生し九カ、電気回
路的に浮いたシリコンの島が形成されることがあるため
、塩酸の添加濃度、及び基板温度の最適値の範囲が極め
て狭くなる問題があった。
本発明の目的はこのエピタキシャル技術の適用範囲を広
は得る構造の集積回路鋏11を提供することにある@ 本発Ij1によれば、絶縁膜を介してシリコン単結晶層
をシリコン単結晶基板上に少くとも1層積層し、単結晶
基板上及び積層したエピタキシャル単結晶膜層を利用し
て、それぞれの層KMO8jllIあるいはパイボー2
製等のトランジスタ、その他能動素子あるいは抵抗キャ
パシタンス等またあるいは配線をほどこし集積回路を形
成することができ、さらにこれら集積回路の形成される
単結晶の基板あるいはエピタキシャル単結晶膜間にリン
硅甑ガフスあるいはボロン硅酸ガラス層の少くとも一つ
の層を含むことを特徴とする集積1路装置が得られる◇ 次に、実施例によシ本発明の有効性を示す。
第4図には、基板40上に識化膜41で重子間分離され
たポリシリコンゲート42を持つMO811トランジス
jを含む一層目の集積回路上K、不純物の11度が低い
シリコン酸化$43と、リンを一濃度含み上面が平滑な
表面に仕上けられたシリコン酸化膜(リン硫酸ガラス)
44とさらにその上に低換度にしか不純物を含まない、
シリコン酸化膜あるいはシリコン窒化展層45が付着さ
れ、F層のポリシリコンゲートのMOS)ランジスタの
ドレイン部46に設置され九43% 44 % 45の
複合絶縁物層の開口部を通してエピタキシャル成長され
たシリコン単m 晶II II 47上に形成されたポ
リシリコン層−)48を含むMOS)jンジスタを含む
集積1路、っま9、能動素子が2段に積層された、いわ
ゆる3次元構造の集積回路装置の断面の一例を示してい
る。
本実施例の集積回路装置は上・下2段の集積回路装置か
らなりているが、本発明によるリン硅酸ガ2ス層44を
含んでいるので、上層の集積回路装置もシリコンが平滑
にされた面上にエピタキシャルされるととになるので、
平滑なmを持ち極めて簾い結晶性を持つ単結晶シリコン
層内に形成できる。これ社、単結晶シリコンが単に開口
され、露出し九シリコン単結晶内のみを核として成長し
、凹凸のある庚での異常な成長がなくなうたためである
0本夾施例中450シリコン酸化換上に成長されたシリ
コン単結晶47はこれらの界面近傍でn製にな夛やすく
、nチャンネルMO8)ランジスタt2層目に形成しよ
うとすると、ソース・ドレイン関にリーク電流が流れる
こととなってしまう。
このリーク電RFi45のシリコン酸化lIKあらかじ
め高濃度のボロンの)の如きpHの伝導性を与える不純
物を混入させておくか、エピタキシャル展成長後に高エ
ネルギーを持つポロン@)の如i!pffiの伝導性を
与える不純物イオン45絶縁膜と47のエビ層界面に注
入することKよシ防止することができる。また44のリ
ン硅酸ガラスと45の絶縁膜Kかわって、一層のボロ/
シリク−トガ2スによって置き換えても良い。
本発明になる装置1は、すてに第1層目の集積回路が形
成されたシリコン基板上に付着された絶縁膜上に1この
絶縁膜及び下地の絶縁膜を開口して下地の単結晶を露呈
せしめ、この露呈した単結晶面をII K 5IH2C
12ソースを用いかつ水嵩希釈した5−未満のHCIガ
スを導入して減圧ある°いは常圧下でシリコン単結晶を
上記開口部のシリコン表面及び開口部周辺の絶縁膜上に
もエピタキシャル成長するに先立ち、まずリン又はボロ
ン會高淡度含む硅素ガラスを下地集積回路上に下地の凹
凸の程度あ°わせo、aI1m以上付着せしめ、熱処理
を行うことKより%なだらかではは平滑な絶縁膜を得、
さらKlp*に応じて他のシリコン酸化l[あるいは窒
化膜を付着せしめ良後、写真蝕刻法によ〕絶縁物をエツ
チングし、下地の単結晶層を露呈せしめるととにより得
ることができる。
下層の集積回路は、1000℃ 程度の熱処理で変質し
ない材料により構成されなければならないが、絶縁物と
しては上記のシリコン酸化膜あるいはシリコン窒化膜を
問題なく使用できる。気相成長法によ) 700℃〜s
oo′cs直の温度で付着したシリコン窒化膜は100
0 t?#熱処理により多結晶化する傾向のため、その
絶縁性がやや劣下するが、不揮発性メモリへの応用等の
特別きびしい条件を必要とするものでないかぎゃ、はと
んどの場合、全く問題となる程ではない。一方配線材料
KFi多用されているアルミニウムや金といった材料は
使用できないが、モリブデン、タングステン、タンタル
といった高融点金属及びそれらのシリコンとの合金等が
使用できる。
最上層に使用される配線金属材料はもちろんこれらの制
約はうけないことはいうまでもない。
またMO8!Mの集積回路にりいての多層化技術につい
てのみ述べたが、バイポーラ屋、接合型電界効果トラン
ジスタ、ツェナーダイオード、他の各種の能動あるいは
受動素子を含む集積回路であっても何ら問題でになく応
用できる。
【図面の簡単な説明】
第1図は SiH4を用いたエピタキシャル成長のもよ
うを示す模式図で、lFiシリコン基板、2#′i工ピ
タキシヤルシリコン単結晶層、3Fiシリコン酸化躾、
4Fi3の上に付着したポリシリコン層を示す。第2図
Fi81H2C1z系によるエピタキシャル成長のもよ
うを示す模式図で10#′iンリコン基板、11#′i
シリコン酸化膜、 12はエビタキシャ゛ルシリコン層
を示す。第3図は同じ< 5iHzC1−系による工ビ
タキシャル成長の過程f綱像鏡観察の結果ti式的に示
す図で(a) 、 (c) F (e)Fi平面図、(
b) t (a)Fiその断面図である。30tj: 
(115)面方位を持つ基板0管示し、31は115J
じく基板、32はシリコン酸化膜、あはエピタキシャル
してくる単結晶シリコン層を示す。第4図は本発明の5
1!施例で、40は基板シリコン、41は分離用の酸化
膜、42はポリシリコングー ) 、43はシリコン酸
化膜、44Fiリン硅酸ガラス層、45はシリコン酸化
膜あるいはシリコン窒化膜、46はF層集積回路内のM
O8型トランジスタのドレイン、47Fiエピタキシヤ
ルシリコン[,48に上層の集積回路内のシリコンゲー
トを示す。 代1人 弁理士 内 原  晋 第 l の 璃 Z 口 /Z 第う記 (D> 18、°ム・ 隼 4 図

Claims (1)

    【特許請求の範囲】
  1. 絶縁物腰を介してシリコン単結晶jilKをシリコン単
    結晶基板上に少くとも1層積層し、単結晶基板上、及び
    積層したエピタキシャル層を利用して集積回路を形成し
    た装置に於て、単結晶の基板と単結晶膜あるいは2つの
    単結晶展間に存在する絶縁物中に、リン硅酸ガラス層、
    ボロン破除ガラス層の少くとも一つを含むことを特長と
    する集積回路装置。
JP10588881A 1981-07-07 1981-07-07 集積回路装置 Pending JPS587861A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP10588881A JPS587861A (ja) 1981-07-07 1981-07-07 集積回路装置
US06/395,110 US4637127A (en) 1981-07-07 1982-07-06 Method for manufacturing a semiconductor device
DE19823225398 DE3225398A1 (de) 1981-07-07 1982-07-07 Halbleitervorrichtung und verfahren zu ihrer herstellung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10588881A JPS587861A (ja) 1981-07-07 1981-07-07 集積回路装置

Publications (1)

Publication Number Publication Date
JPS587861A true JPS587861A (ja) 1983-01-17

Family

ID=14419451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10588881A Pending JPS587861A (ja) 1981-07-07 1981-07-07 集積回路装置

Country Status (1)

Country Link
JP (1) JPS587861A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952861A (ja) * 1982-09-20 1984-03-27 Oki Electric Ind Co Ltd 半導体集積回路装置
JPS62137360U (ja) * 1986-02-24 1987-08-29
DE3936677A1 (de) * 1988-11-05 1990-05-10 Mitsubishi Electric Corp Geschichtete halbleitervorrichtung und verfahren zu deren herstellung
WO2005019316A1 (ja) 2003-08-21 2005-03-03 Toyo Boseki Kabushiki Kaisha 光学用易接着性ポリエステルフィルム及び光学用積層ポリエステルフィルム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112743A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device and manufacture thereof

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56112743A (en) * 1980-02-12 1981-09-05 Chiyou Lsi Gijutsu Kenkyu Kumiai Thin film semiconductor device and manufacture thereof

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5952861A (ja) * 1982-09-20 1984-03-27 Oki Electric Ind Co Ltd 半導体集積回路装置
JPS62137360U (ja) * 1986-02-24 1987-08-29
DE3936677A1 (de) * 1988-11-05 1990-05-10 Mitsubishi Electric Corp Geschichtete halbleitervorrichtung und verfahren zu deren herstellung
US5006913A (en) * 1988-11-05 1991-04-09 Mitsubishi Denki Kabushiki Kaisha Stacked type semiconductor device
DE3936677C2 (ja) * 1988-11-05 1993-03-04 Mitsubishi Denki K.K., Tokio/Tokyo, Jp
WO2005019316A1 (ja) 2003-08-21 2005-03-03 Toyo Boseki Kabushiki Kaisha 光学用易接着性ポリエステルフィルム及び光学用積層ポリエステルフィルム

Similar Documents

Publication Publication Date Title
JP2689935B2 (ja) 半導体薄膜形成方法
US4868140A (en) Semiconductor device and method of manufacturing the same
JPS587861A (ja) 集積回路装置
JPH02191320A (ja) 結晶物品及びその形成方法
GB2326024A (en) Method of forming storage electrode with hemispherical grained silicon
JPS6113670A (ja) 薄膜電界効果トランジスタの製造方法およびその方法によつて得られるトランジスタ
JPH01184957A (ja) Mosトランジスタの製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
JPH0294559A (ja) 半導体記憶装置およびその製造方法
JPS5856405A (ja) 半導体装置の製造方法
RU2105382C1 (ru) Способ изготовления мдп ис
JPS5868963A (ja) 半導体装置
JP3204225B2 (ja) 半導体装置の製造方法
JPH03266469A (ja) 半導体装置の製造方法
KR940008013B1 (ko) 실리콘 박막 제조방법
JPS6337613A (ja) 半導体装置の製造方法
JPS60113452A (ja) 半導体装置およびその製造方法
JPH0574706A (ja) 単結晶半導体膜の製造方法
TW476998B (en) Method to increase silicide thermal stability
JPH01220820A (ja) 半導体装置の製造方法
JPS5893239A (ja) 半導体装置の電極配線形成方法
JPH03104170A (ja) 半導体素子、その中間体およびその製法
JPS6074507A (ja) 半導体装置の製造方法
JPS58169931A (ja) 半導体装置の製造方法
JPH02268443A (ja) 半導体装置