KR100515373B1 - 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법 - Google Patents

반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법 Download PDF

Info

Publication number
KR100515373B1
KR100515373B1 KR10-2003-0101813A KR20030101813A KR100515373B1 KR 100515373 B1 KR100515373 B1 KR 100515373B1 KR 20030101813 A KR20030101813 A KR 20030101813A KR 100515373 B1 KR100515373 B1 KR 100515373B1
Authority
KR
South Korea
Prior art keywords
etching
forming
film
layer
etching process
Prior art date
Application number
KR10-2003-0101813A
Other languages
English (en)
Other versions
KR20050069593A (ko
Inventor
심준범
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0101813A priority Critical patent/KR100515373B1/ko
Publication of KR20050069593A publication Critical patent/KR20050069593A/ko
Application granted granted Critical
Publication of KR100515373B1 publication Critical patent/KR100515373B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명의 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법은, 배선하고자 하는 하부 금속막 위에 식각 정지막을 형성하는 단계와 식각 정지막 위에 하부 캡핑막, 저유전 절연막 및 상부 캡핑막이 순차적으로 적층되는 금속간 절연막을 형성하는 단계와, 금속간 절연막 위에 비아홀 형성용 마스크막 패턴을 형성하는 단계와, 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제1 식각 공정으로 상부 캡핑막의 노출 부분을 제거하여 저유전 절연막을 노출시키는 단계와, 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제2 식각 공정으로 저유전 절연막의 노출 부분을 제거하여 하부 캡핑막을 노출시키는 단계와, 그리고 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제3 식각 공정으로 하부 캡핑막의 노출 부분을 제거하여 식각 정지막을 노출시키는 단계를 포함한다.

Description

반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법{Method for fabricating the via hole for dual damascene interconnection in semiconductor device}
본 발명은 반도체 소자의 배선 형성 방법에 관한 것으로서, 보다 상세하게는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법에 관한 것이다.
최근 전기적 특성이 알루미늄(Al)이나 텅스텐(W)보다 좋은 구리(Cu) 배선이 도입되면서, 구리에 대한 건식 식각의 어려움을 극복하기 위한 듀얼 다마신(dual damascene) 공정이 널리 사용되고 있다. 이 듀얼 다마신 공정에 따르면, 비아홀 및 트랜치를 순차적으로 형성한 후 비아홀 및 트랜치 내부를 구리막으로 채운 뒤에 평탄화 공정을 수행한다.
이와 같은 듀얼 다마신 배선을 형성하는데 있어서, 금속간 절연막으로서 저유전 절연막인 FSG(Fluoro-Silicate Glass)막을 사용한다. 그런데 이 FSG막 내의 플로우르(F) 성분이 FSG막 밖으로 확산될 수 있으며, 이로 인해 여러 가지 문제점들이 발생할 수 있다. 이와 같은 플로우르 성분의 확산을 방지하기 위해서는 FSG막의 상하부에 각각 상부 캡핑막 및 하부 캡핑막을 형성한다. 이 상부 캡핑막과 하부 캡핑막으로는 P-SiH4막을 사용한다.
상기와 같은 P-SiH4막의 상하부 캡핑막과 FSG막의 저유전 절연막으로 이루어진 금속간 절연막을 사용하는 경우, 듀얼 다마신 배선을 위한 비아홀 형성을 위해 금속간 절연막에 대한 식각 공정시, 상하부 캡핑막에서의 식각 정지 현상으로 인하여 비아홀이 올바르게 형성되지 못하는 경우가 발생한다는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 저유전 절연막이 상하부 캡핑막에 의해 둘러싸인 구조의 금속간 절연막에 대한 서로 다른 조건의 식각 공정을 수행함으로써 하부의 식각 정지막을 완전히 노출시키는 비아홀을 형성할 수 있는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법은, 배선하고자 하는 하부 금속막 위에 식각 정지막을 형성하는 단계; 상기 식각 정지막 위에 하부 캡핑막, 저유전 절연막 및 상부 캡핑막이 순차적으로 적층되는 금속간 절연막을 형성하는 단계; 상기 금속간 절연막 위에 비아홀 형성용 마스크막 패턴을 형성하는 단계; 상기 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제1 식각 공정으로 상기 상부 캡핑막의 노출 부분을 제거하여 상기 저유전 절연막을 노출시키는 단계; 상기 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제2 식각 공정으로 상기 저유전 절연막의 노출 부분을 제거하여 상기 하부 캡핑막을 노출시키는 단계; 및 상기 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제3 식각 공정으로 상기 하부 캡핑막의 노출 부분을 제거하여 상기 식각 정지막을 노출시키는 단계를 포함하는 것을 특징으로 한다.
상기 하부 캡핑막 및 상부 캡핑막은 P-SiH4막으로 형성하고, 상기 저유전 절연막은 FSG막으로 형성하는 것이 바람직하다.
상기 하부 캡핑막은 300-600Å의 두께로 형성하고, 상기 저유전 절연막은 7000-10000Å의 두께로 형성하며, 그리고 상기 상부 캡핑막은 2000-3000Å의 두께로 형성하는 것이 바람직하다.
상기 제1 식각 공정, 제2 식각 공정 및 제3 식각 공정은 동일한 듀얼 플라즈마 소스의 식각 장비를 사용한 건식 식각으로 수행하는 것이 바람직하다.
상기 상부 캡핑막을 식각하는 제1 식각 공정은, 소스 파워는 1000-2000W, 바이어스 파워는 1400-2000W, 압력은 50-100mTorr인 조건의 상기 듀얼 플라즈마 소스의 식각 장비에서 20-80sccm의 CHF3 가스, 10-20sccm의 O2 가스 및 400-600sccm의 Ar 가스를 사용하여 수행하는 것이 바람직하다.
상기 저유전 절연막을 식각하는 제2 식각 공정은, 소스 파워는 500-1000W, 바이어스 파워는 1000-2000W, 압력은 100-150mTorr인 조건의 상기 듀얼 플라즈마 소스의 식각 장비에서 10-30sccm의 C5F8 가스, 10-20sccm의 O2 가스 및 600-800sccm의 Ar 가스를 사용하여 수행하는 것이 바람직하다.
상기 하부 캡핑막을 식각하는 제3 식각 공정은, 소스 파워는 1000-2000W, 바이어스 파워는 1400-2000W, 압력은 50-100mTorr인 조건의 상기 듀얼 플라즈마 소스의 식각 장비에서 20-80sccm의 CHF3 가스, 10-20sccm의 O2 가스 및 400-600sccm의 Ar 가스를 사용하여 수행하는 것이 바람직하다.
이하 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다.
도 1 내지 도 5는 본 발명에 따른 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.
먼저 도 1을 참조하면, 절연막(100)과 이 절연막(100) 내에 배치된 하부 금속막(110a, 110b) 위에 식각 정지막(120)을 형성한다. 도면에 나타내지는 않았지만, 하부 금속막(110a, 110b)은 하부의 다른 금속막에 연결될 수도 있고, 또는 반도체 기판의 불순물 영역에 직접 연결될 수도 있다. 하부 금속막(110a, 110b)은 구리(Cu)막이며, 비록 도면상에는 두 개만이 도시되어 있지만 이는 일 예로서 더 많을 수도 있고 반대로 하나만 있을 수도 있다. 상기 식각 정지막(120)은 대략 200-400Å 두께의 실리콘 질화막으로 형성한다. 다음에 식각 정지막(120) 위에 하부 캡핑막(131), 저유전 절연막(132) 및 상부 캡핑막(132)이 순차적으로 적층되어 이루어지는 금속간 절연막(130)을 형성한다. 하부 캡핑막(131)은 대략 300-600Å 두께의 P-SiH4막으로 형성하고, 저유전 절연막(132)은 대략 7000-10000Å의 두께의 FSG막으로 형성하며, 그리고 상부 캡핑막(133)은 대략 2000-3000Å 두께의 P-SiH4막으로 형성한다.
다음에 도 2를 참조하면, 상부 캡핑막(133) 위에 비아홀 형성용 마스크막 패턴(140)을, 예컨대 포토레지스트막 패턴으로 형성한다. 그리고 상기 비아홀 형성용 마스크막 패턴(140)을 식각 마스크로 한 제1 식각 공정으로 상부 캡핑막(133)의 노출 부분을 제거하여 저유전 절연막(132)을 노출시킨다. 상부 캡핑막(133)을 식각하는 제1 식각 공정은, 소스 파워는 1000-2000W, 바이어스 파워는 1400-2000W, 압력은 50-100mTorr인 조건의 듀얼 플라즈마 소스의 식각 장비에서 20-80sccm의 CHF3 가스, 10-20sccm의 O2 가스 및 400-600sccm의 Ar 가스를 사용하여 수행한다.
다음에 도 3을 참조하면, 비아홀 형성용 마스크막 패턴(140)을 식각 마스크로 한 제2 식각 공정으로 저유전 절연막(132)의 노출 부분을 제거하여 하부 캡핑막(131)을 노출시킨다. 저유전 절연막(132)을 식각하는 제2 식각 공정은, 소스 파워는 500-1000W, 바이어스 파워는 1000-2000W, 압력은 100-150mTorr인 조건의 듀얼 플라즈마 소스의 식각 장비에서 10-30sccm의 C5F8 가스, 10-20sccm의 O2 가스 및 600-800sccm의 Ar 가스를 사용하여 수행한다.
다음에 도 4를 참조하면, 비아홀 형성용 마스크막 패턴(140)을 식각 마스크로 한 제3 식각 공정으로 하부 캡핑막(131)의 노출 부분을 제거하여 식각 정지막(120)을 노출시킨다. 그러면 도 5에 도시된 바와 같이, 하부 캡핑막(131), 저유전 절연막(132) 및 상부 캡핑막(132)을 관통하여 하부 금속막(110a, 110b) 위의 식각 정지막(120)을 노출시키는 듀얼 다마신 배선을 위한 비아홀(150a, 150b)이 만들어진다. 하부 캡핑막(131)을 식각하는 제3 식각 공정은, 소스 파워는 1000-2000W, 바이어스 파워는 1400-2000W, 압력은 50-100mTorr인 조건의 듀얼 플라즈마 소스의 식각 장비에서 20-80sccm의 CHF3 가스, 10-20sccm의 O2 가스 및 400-600sccm의 Ar 가스를 사용하여 수행한다. 상기 제1 식각 공정, 제2 식각 공정 및 제3 식각 공정은 모두 동일한 듀얼 플라즈마 소스의 식각 장비를 사용하여 순차적으로 수행할 수 있다.
이후 트랜치를 형성하고, 식각 정지막(120)을 제거하여 하부 금속막(110a, 110b)을 노출시킨 후에 장벽 금속막 및 상부 금속막을 형성하고 평탄화 공정을 수행하면 듀얼 다마신 배선이 완성된다.
이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법에 의하면, 상부 캡핑막, 저유전 절연막 및 하부 캡핑막을 동일한 듀얼 플라즈마 소스의 식각 장비에서 서로 다른 조건으로 순차적으로 식각함으로써 비아홀이 완전히 개방되도록 할 수 있다는 이점이 제공된다.
이상 본 발명을 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능함은 당연하다.
도 1 내지 도 5는 본 발명에 따른 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법을 설명하기 위하여 나타내 보인 단면도들이다.

Claims (7)

  1. 배선하고자 하는 하부 금속막 위에 식각 정지막을 형성하는 단계;
    상기 식각 정지막 위에 하부 캡핑막, 저유전 절연막 및 상부 캡핑막이 순차적으로 적층되는 금속간 절연막을 형성하는 단계;
    상기 금속간 절연막 위에 비아홀 형성용 마스크막 패턴을 형성하는 단계;
    상기 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제1 식각 공정으로 상기 상부 캡핑막의 노출 부분을 제거하여 상기 저유전 절연막을 노출시키는 단계;
    상기 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제2 식각 공정으로 상기 저유전 절연막의 노출 부분을 제거하여 상기 하부 캡핑막을 노출시키는 단계; 및
    상기 비아홀 형성용 마스크막 패턴을 식각 마스크로 한 제3 식각 공정으로 상기 하부 캡핑막의 노출 부분을 제거하여 상기 식각 정지막을 노출시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
  2. 제 1항에 있어서,
    상기 하부 캡핑막 및 상부 캡핑막은 P-SiH4막으로 형성하고, 상기 저유전 절연막은 FSG막으로 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
  3. 제 2항에 있어서,
    상기 하부 캡핑막은 300-600Å의 두께로 형성하고, 상기 저유전 절연막은 7000-10000Å의 두께로 형성하며, 그리고 상기 상부 캡핑막은 2000-3000Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
  4. 제 2항에 있어서,
    상기 제1 식각 공정, 제2 식각 공정 및 제3 식각 공정은 동일한 듀얼 플라즈마 소스의 식각 장비를 사용한 건식 식각으로 수행하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
  5. 제 4항에 있어서,
    상기 상부 캡핑막을 식각하는 제1 식각 공정은, 소스 파워는 1000-2000W, 바이어스 파워는 1400-2000W, 압력은 50-100mTorr인 조건의 상기 듀얼 플라즈마 소스의 식각 장비에서 20-80sccm의 CHF3 가스, 10-20sccm의 O2 가스 및 400-600sccm의 Ar 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
  6. 제 4항에 있어서,
    상기 저유전 절연막을 식각하는 제2 식각 공정은, 소스 파워는 500-1000W, 바이어스 파워는 1000-2000W, 압력은 100-150mTorr인 조건의 상기 듀얼 플라즈마 소스의 식각 장비에서 10-30sccm의 C5F8 가스, 10-20sccm의 O2 가스 및 600-800sccm의 Ar 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
  7. 제 4항에 있어서,
    상기 하부 캡핑막을 식각하는 제3 식각 공정은, 소스 파워는 1000-2000W, 바이어스 파워는 1400-2000W, 압력은 50-100mTorr인 조건의 상기 듀얼 플라즈마 소스의 식각 장비에서 20-80sccm의 CHF3 가스, 10-20sccm의 O2 가스 및 400-600sccm의 Ar 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법.
KR10-2003-0101813A 2003-12-31 2003-12-31 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법 KR100515373B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101813A KR100515373B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0101813A KR100515373B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법

Publications (2)

Publication Number Publication Date
KR20050069593A KR20050069593A (ko) 2005-07-05
KR100515373B1 true KR100515373B1 (ko) 2005-09-14

Family

ID=37259975

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0101813A KR100515373B1 (ko) 2003-12-31 2003-12-31 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법

Country Status (1)

Country Link
KR (1) KR100515373B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100714052B1 (ko) * 2005-12-14 2007-05-04 동부일렉트로닉스 주식회사 다마신 금속배선구조 및 그 제조방법

Also Published As

Publication number Publication date
KR20050069593A (ko) 2005-07-05

Similar Documents

Publication Publication Date Title
US7176124B2 (en) Method for fabricating electronic device
KR20030087518A (ko) 규소함유금속배선층을 갖는 반도체장치 및 그의 제조방법
KR101192410B1 (ko) 절연층들에 대한 식각 선택성을 증가시키기 위해 폴리머잔류물을 이용한 배선 구조 형성 방법
JP3781729B2 (ja) 半導体装置の製造方法
US20060134921A1 (en) Plasma etching process
KR100515373B1 (ko) 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법
KR100438630B1 (ko) 반도체 장치의 제조방법
KR100876532B1 (ko) 반도체 소자의 제조 방법
KR100552855B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
KR100545221B1 (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
US20220172986A1 (en) Method for manufacturing semiconductor device
KR20010059539A (ko) 반도체 소자의 금속배선 형성방법
KR100861289B1 (ko) 반도체 소자의 금속배선 제조방법
KR20050069590A (ko) 반도체 소자의 듀얼 다마신 배선 형성 방법
US6271116B1 (en) Method of fabricating interconnects
KR100458081B1 (ko) 반도체장치의비아홀형성방법
KR20010058563A (ko) 쌍상감법을 이용한 반도체 메모리 소자의 패턴 형성 방법
KR100996160B1 (ko) 반도체 소자의 커패시터 제조방법
CN114725008A (zh) 半导体装置的制造方法
KR20040063299A (ko) 이중 다마신 공정을 사용하여 비아 콘택 구조체를형성하는 방법
KR100729032B1 (ko) 반도체 장치 형성 방법
KR100532981B1 (ko) 반도체소자 식각방법
KR100451492B1 (ko) 반도체소자의콘택홀형성방법
CN115020324A (zh) 双重图形工艺方法
KR20100073779A (ko) 반도체 소자의 금속배선 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20120827

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee