CN115020324A - 双重图形工艺方法 - Google Patents
双重图形工艺方法 Download PDFInfo
- Publication number
- CN115020324A CN115020324A CN202210494621.4A CN202210494621A CN115020324A CN 115020324 A CN115020324 A CN 115020324A CN 202210494621 A CN202210494621 A CN 202210494621A CN 115020324 A CN115020324 A CN 115020324A
- Authority
- CN
- China
- Prior art keywords
- layer
- hard mask
- patterning process
- ndc
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种双重图形工艺方法,包括:步骤一、在底层结构上依次形成层间膜和NDC硬掩膜层。步骤二、进行第一次图形化工艺形成穿过第一重通孔。步骤三、进行氧气等离子预处理工艺使第一重通孔中暴露的NDC硬掩膜层的侧面形成由氧化层组成的保护层。步骤四、进行第二次图形化工艺形成第二重通孔,在第二次图形化工艺中,保护层将NDC硬掩膜层中的氮封闭并从而防止氮扩散到光刻胶图形。本发明能在形成第二重通孔的第二次图形化工艺中防止第一重通孔的侧面暴露的NDC硬掩膜层的N扩散到光刻胶中并产生光刻胶中毒,从而能提高第二重通孔的图形定义的准确性。
Description
技术领域
本发明涉及一种半导体集成电路制造方法,特别涉及一种双重图形工艺方法。
背景技术
随着集成电路制造工艺的发展以及关键尺寸的缩小,很多新的方法被运用到器件制造工艺中,用以改善器件性能,氮掺杂碳化硅(N Doped SiC,NDC)以其具有同氧化硅薄膜之间有着较大的刻蚀选择比的特性,使得NDC被广泛应用在55/40/28/22/14nm等各个技术节点中作为刻蚀阻挡层以及刻蚀硬掩膜层,随着各个技术节点的关键尺寸持续减小,对光刻准确度需求便愈来愈高,到22/14nm阶段,双重图形技术被广泛应用,即,把同一层较密集的图形拆分到两张光罩经过两次曝光刻蚀而最终获得全部图形的技术,这就要求只有当两次曝光刻蚀出的图形之间具备较好的匹配度时,才能较好的匹配两次曝光刻蚀得到电路的电性,众所周知,氮活性组分可以使光刻胶中毒,从而会大大影响光刻胶定义图形的准确度。
如图1所示,是现有双重图形工艺方法中第二重通孔的第二次图形化工艺中光刻胶图形形成后的示意图;现有双重图形工艺方法包括如下步骤:
步骤一、在底层结构101上依次形成层间膜104和NDC硬掩膜层105。
通常,所述底层结构101包括底层层间膜以及底层金属层,后续形成的各通孔和底部的所述底层金属层接触。
所述层间膜104包括低介电常数(LK)层。
在所述底层结构101的表面还形成有底部NDC层102,所述底部NDC层102作为所述底层金属层的金属向上扩散的阻挡层。
在所述底部NDC层102和所述低介电常数层之间还形成有底部氧化硅层103。
所述底部氧化硅层103采用PECVD工艺形成且硅源采用TEOS。
在所述NDC硬掩膜层105的顶部还形成有金属硬质掩膜层107。
所述金属硬质掩膜层107的材料包括TiN。
在所述金属硬质掩膜层107和所述NDC硬掩膜层105之间形成有第一无氮抗反射涂层(NFDARC)106,所述金属硬质掩膜层107的表面形成有第二NFDARC层108。
在铜互连结构中,通常会采用双大马士革工艺,双大马士革工艺中,金属连线和通孔会同时形成。在后续步骤二之前,还包括对所述金属硬质掩膜层107进行图形化的工艺,图形化后的所述金属硬质掩膜层107定义出如虚线框109所示的沟槽的形成区域。
采用双重曝光和刻蚀工艺实现对所述金属硬质掩膜层107的图形化,图形化后,虚线框109所示区域中的所述金属硬质掩膜层107会被刻穿。
步骤二、进行第一次图形化工艺形成穿过第一重通孔1101,所述第一重通孔1101依次穿过所述NDC硬掩膜层105和所述层间膜104。
所述第一重通孔1101刻蚀后会刻穿所述层间膜104并停止在所述底部氧化硅层103中。
所述第一重通孔1101和后续形成的第二重通孔都位于所述沟槽的形成区域中。在俯视面上,所述沟槽的形成区域呈线条形结构,所述第一重通孔1101和第二重通孔的宽度小于等于所述沟槽的宽度,所述第一重通孔1101和第二重通孔的俯视面结构为圆形或多边形如正方形。
步骤三、进行第二次图形化工艺形成第二重通孔,所述第二重通孔依次穿过所述NDC硬掩膜层105和所述层间膜104,由所述第一重通孔1101和所述第二重通孔组合形成通孔。
通常,所述第二次图形化工艺的光刻工艺包括:
依次涂布有机底层结构(Organic Under Layer,ODL)层112、硅氧基硬掩模中间层结构(Si-O-based Hard Mask,SHB)层113和所述光刻胶(PR)114;所述ODL层112将所述第一重通孔1101完全填充并延伸到所述第一重通孔1101外部的表面上。
之后,进行曝光显影形成所述光刻胶114图形。所述光刻胶114图形的开口区域1102定义出所述第二重通孔的形成区域。
所述ODL层112的材料采用碳涂层(Spin-On-Carbon,SOC),SOC是高碳含量的聚合物。
所述SHB层113的材料采用硅底部抗反射涂层(BARC)。
如箭头线111所示,在所述第二次图形化工艺的光刻工艺中,所述NDC硬掩膜层105中的活性氮即氮离子(N-)会从所述第一重通孔1101的侧面扩散出来并最后扩散到所述光刻胶114中,从而产生光刻胶中毒,这会使得所述光刻胶114图形的开口区域1102的宽度缩小。
如图2所示,是采用现有双重图形工艺方法形成的第一重通孔和第二重通孔的照片;图2中,第一重通孔为第一张光罩通孔,用标记1101a表示;第二重通孔为第二张光罩通孔,用标记1102a表示;可以看出,所述第二重通孔1102a的尺寸小于所述第一重通孔1101a的尺寸。
发明内容
本发明所要解决的技术问题是提供一种双重图形工艺方法,能在第一重通孔形成后,能在形成第二重通孔的第二次图形化工艺中防止第一重通孔的侧面暴露的NDC硬掩膜层的N扩散到光刻胶中并产生光刻胶中毒。
为解决上述技术问题,本发明提供的双重图形工艺方法包括如下步骤:
步骤一、在底层结构上依次形成层间膜和NDC硬掩膜层。
步骤二、进行第一次图形化工艺形成穿过第一重通孔,所述第一重通孔依次穿过所述NDC硬掩膜层和所述层间膜。
步骤三、进行氧气等离子预处理工艺使所述第一重通孔中暴露的所述NDC硬掩膜层的侧面形成由氧化层组成的保护层。
步骤四、进行第二次图形化工艺形成第二重通孔,所述第二重通孔依次穿过所述NDC硬掩膜层和所述层间膜,由所述第一重通孔和所述第二重通孔组合形成通孔。
在所述第二次图形化工艺中,所述保护层将所述NDC硬掩膜层中的氮封闭并从而防止所述NDC硬掩膜层中的氮扩散到所述第二次图形化工艺形成的光刻胶图形中,从而避免产生光刻胶中毒。
进一步的改进是,所述底层结构包括底层层间膜以及底层金属层,各所述通孔和底部的所述底层金属层接触。
进一步的改进是,所述层间膜包括低介电常数层。
进一步的改进是,在所述底层结构的表面还形成有底部NDC层,所述底部NDC层作为所述底层金属层的金属向上扩散的阻挡层。
进一步的改进是,在所述底部NDC层和所述低介电常数层之间还形成有底部氧化硅层。
进一步的改进是,所述底部氧化硅层采用PECVD工艺形成且硅源采用TEOS。
进一步的改进是,步骤一中,在所述NDC硬掩膜层的顶部还形成有金属硬质掩膜层。
进一步的改进是,所述金属硬质掩膜层的材料包括TiN。
进一步的改进是,在所述金属硬质掩膜层和所述NDC硬掩膜层之间形成有第一NFDARC层,所述金属硬质掩膜层的表面形成有第二NFDARC层。
进一步的改进是,步骤二之前,还包括对所述金属硬质掩膜层进行图形化的工艺,图形化后的所述金属硬质掩膜层定义出沟槽的形成区域。
进一步的改进是,采用双重曝光和刻蚀工艺实现对所述金属硬质掩膜层的图形化。
进一步的改进是,所述第一重通孔和所述第二重通孔都位于所述沟槽的形成区域中。
进一步的改进是,步骤四中,所述第二次图形化工艺的光刻工艺包括:
依次涂布ODL层、SHB层和所述光刻胶;所述ODL层将所述第一重通孔完全填充并延伸到所述第一重通孔外部的表面上;
之后,进行曝光显影形成所述光刻胶图形。
进一步的改进是,所述ODL层的材料采用碳涂层;
所述SHB层的材料采用硅底部抗反射涂层。
本发明在形成通孔的双重图形工艺中,在第一重通孔形成后,在进行第二重通孔的第二次图形化工艺之前,增加了氧气等离子预处理工艺步骤,氧气等离子预处理工艺能使第一重通孔中暴露的NDC硬掩膜层的侧面被氧化形成氧化层,氧化层会作为保护层使NDC硬掩膜层中的N封闭,从而在第二次图形化工艺中能防止NDC硬掩膜层中的氮扩散到第二次图形化工艺形成的光刻胶图形中,从而避免产生光刻胶中毒,从而能提高第二重通孔的图形定义的准确性。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明:
图1是现有双重图形工艺方法中第二重通孔的第二次图形化工艺中光刻胶图形形成后的示意图;
图2是采用现有双重图形工艺方法形成的第一重通孔和第二重通孔的照片;
图3是本发明实施例双重图形工艺方法的流程图;
图4A-图4E是本发明实施例双重图形工艺方法各步骤中的器件结构示意图。
具体实施方式
如图3所示,是本发明实施例双重图形工艺方法的流程图;如图4A至图4E所示,是本发明实施例双重图形工艺方法各步骤中的器件结构示意图;本发明实施例双重图形工艺方法包括如下步骤:
步骤一、如图4A所示,在底层结构201上依次形成层间膜204和NDC硬掩膜层205。
本发明实施例中,所述底层结构201包括底层层间膜以及底层金属层,后续形成的各通孔和底部的所述底层金属层接触。
所述层间膜204包括低介电常数层。
在所述底层结构201的表面还形成有底部NDC层202,所述底部NDC层202作为所述底层金属层的金属向上扩散的阻挡层。
在所述底部NDC层202和所述低介电常数层之间还形成有底部氧化硅层203。
所述底部氧化硅层203采用PECVD工艺形成且硅源采用TEOS。
在一些实施例中,在所述NDC硬掩膜层205的顶部还形成有金属硬质掩膜层207。
所述金属硬质掩膜层207的材料包括TiN。
在所述金属硬质掩膜层207和所述NDC硬掩膜层205之间形成有第一NFDARC层206,所述金属硬质掩膜层207的表面形成有第二NFDARC层208。
如图4B所示,在一些实施例中,会采用双大马士革工艺,双大马士革工艺中,金属连线和通孔会同时形成。在后续步骤二之前,还包括对所述金属硬质掩膜层207进行图形化的工艺,图形化后的所述金属硬质掩膜层207定义出如虚线框209所示的沟槽的形成区域。
采用双重曝光和刻蚀工艺实现对所述金属硬质掩膜层207的图形化,图形化后,虚线框209所示区域中的所述金属硬质掩膜层207会被刻穿。
步骤二、如图4C所示,进行第一次图形化工艺形成穿过第一重通孔2101,所述第一重通孔2101依次穿过所述NDC硬掩膜层205和所述层间膜204。
由图4C所示可知,所述第一重通孔2101刻蚀后会刻穿所述层间膜204并停止在所述底部氧化硅层203中。
所述第一重通孔2101和后续形成的第二重通孔都位于所述沟槽的形成区域中。
步骤三、如图4D所示,进行氧气等离子预处理工艺使所述第一重通孔2101中暴露的所述NDC硬掩膜层205的侧面形成由氧化层组成的保护层211。
所述氧气等离子预处理工艺的工艺条件包括:真空压强为1torr~3torr,氦气流量为1000sccm~10000sccm,氧气流量为100sccm~1000sccm,温度为350℃~400℃,高频射频的功率为100瓦特~1000瓦特,低频射频的功率为100瓦特~1000瓦特,持续时间为1秒~5秒。
步骤四、进行第二次图形化工艺形成第二重通孔,所述第二重通孔依次穿过所述NDC硬掩膜层205和所述层间膜204,由所述第一重通孔2101和所述第二重通孔组合形成通孔。
在所述第二次图形化工艺中,所述保护层211将所述NDC硬掩膜层205中的氮封闭并从而防止所述NDC硬掩膜层205中的氮扩散到所述第二次图形化工艺形成的光刻胶214图形中,从而避免产生光刻胶214中毒。
本发明实施例中,所述第二次图形化工艺的光刻工艺包括:
依次涂布ODL层212、SHB层213和所述光刻胶214;所述ODL层212将所述第一重通孔2101完全填充并延伸到所述第一重通孔2101外部的表面上。
之后,进行曝光显影形成所述光刻胶214图形。所述光刻胶214图形的开口区域2102定义出所述第二重通孔的形成区域。
所述ODL层212的材料采用碳涂层。
所述SHB层213的材料采用硅底部抗反射涂层。
所述第二次图形化工艺的光刻工艺完成后,之后进行刻蚀形成所述第二重通孔。
后续工艺中,还包括以所述金属硬质掩膜层207为掩膜对所述层间膜204进行刻蚀并在所述层间膜204中形成沟槽,所述沟槽叠加在对应的所述通孔的顶部。在俯视面上,所述沟槽呈线条结构,所述通孔仅形成在所述沟槽的线头结构的部分区域中。
在所述通孔的底部的所述底部氧化硅层203和所述底部NDC层202会被去除并露出底部的所述底层金属层接触
之后,在会同时在所述沟槽和所述通孔中填充金属层如铜。其中,填充于所述沟槽中的金属层组成金属线,所述通孔金属即所述通孔中的金属则形成上下层的金属线之间的连接结构。
本发明实施例在形成通孔的双重图形工艺中,在第一重通孔2101形成后,在进行第二重通孔的第二次图形化工艺之前,增加了氧气等离子预处理工艺步骤,氧气等离子预处理工艺能使第一重通孔2101中暴露的NDC硬掩膜层205的侧面被氧化形成氧化层,氧化层会作为保护层211使NDC硬掩膜层205中的N封闭,从而在第二次图形化工艺中能防止NDC硬掩膜层205中的氮扩散到第二次图形化工艺形成的光刻胶214图形中,从而避免产生光刻胶214中毒,从而能提高第二重通孔的图形定义的准确性。
以上通过具体实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
Claims (15)
1.一种双重图形工艺方法,其特征在于,包括如下步骤:
步骤一、在底层结构上依次形成层间膜和NDC硬掩膜层;
步骤二、进行第一次图形化工艺形成穿过第一重通孔,所述第一重通孔依次穿过所述NDC硬掩膜层和所述层间膜;
步骤三、进行氧气等离子预处理工艺使所述第一重通孔中暴露的所述NDC硬掩膜层的侧面形成由氧化层组成的保护层;
步骤四、进行第二次图形化工艺形成第二重通孔,所述第二重通孔依次穿过所述NDC硬掩膜层和所述层间膜,由所述第一重通孔和所述第二重通孔组合形成通孔;
在所述第二次图形化工艺中,所述保护层将所述NDC硬掩膜层中的氮封闭并从而防止所述NDC硬掩膜层中的氮扩散到所述第二次图形化工艺形成的光刻胶图形中,从而避免产生光刻胶中毒。
2.如权利要求1所述的双重图形工艺方法,其特征在于:所述底层结构包括底层层间膜以及底层金属层,各所述通孔和底部的所述底层金属层接触。
3.如权利要求2所述的双重图形工艺方法,其特征在于:所述层间膜包括低介电常数层。
4.如权利要求3所述的双重图形工艺方法,其特征在于:在所述底层结构的表面还形成有底部NDC层,所述底部NDC层作为所述底层金属层的金属向上扩散的阻挡层。
5.如权利要求4所述的双重图形工艺方法,其特征在于:在所述底部NDC层和所述低介电常数层之间还形成有底部氧化硅层。
6.如权利要求5所述的双重图形工艺方法,其特征在于:所述底部氧化硅层采用PECVD工艺形成且硅源采用TEOS。
7.如权利要求5所述的双重图形工艺方法,其特征在于:步骤一中,在所述NDC硬掩膜层的顶部还形成有金属硬质掩膜层。
8.如权利要求7所述的双重图形工艺方法,其特征在于:所述金属硬质掩膜层的材料包括TiN。
9.如权利要求8所述的双重图形工艺方法,其特征在于:在所述金属硬质掩膜层和所述NDC硬掩膜层之间形成有第一NFDARC层,所述金属硬质掩膜层的表面形成有第二NFDARC层。
10.如权利要求9所述的双重图形工艺方法,其特征在于:步骤二之前,还包括对所述金属硬质掩膜层进行图形化的工艺,图形化后的所述金属硬质掩膜层定义出沟槽的形成区域。
11.如权利要求10所述的双重图形工艺方法,其特征在于:采用双重曝光和刻蚀工艺实现对所述金属硬质掩膜层的图形化。
12.如权利要求10所述的双重图形工艺方法,其特征在于:所述第一重通孔和所述第二重通孔都位于所述沟槽的形成区域中。
14.如权利要求1所述的双重图形工艺方法,其特征在于:步骤四中,所述第二次图形化工艺的光刻工艺包括:
依次涂布ODL层、SHB层和所述光刻胶;所述ODL层将所述第一重通孔完全填充并延伸到所述第一重通孔外部的表面上;
之后,进行曝光显影形成所述光刻胶图形。
15.如权利要求14所述的双重图形工艺方法,其特征在于:所述ODL层的材料采用碳涂层;
所述SHB层的材料采用硅底部抗反射涂层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210494621.4A CN115020324A (zh) | 2022-05-07 | 2022-05-07 | 双重图形工艺方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210494621.4A CN115020324A (zh) | 2022-05-07 | 2022-05-07 | 双重图形工艺方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN115020324A true CN115020324A (zh) | 2022-09-06 |
Family
ID=83069460
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210494621.4A Pending CN115020324A (zh) | 2022-05-07 | 2022-05-07 | 双重图形工艺方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115020324A (zh) |
-
2022
- 2022-05-07 CN CN202210494621.4A patent/CN115020324A/zh active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI260684B (en) | Method of manufacturing semiconductor device | |
KR100494955B1 (ko) | 유동성희생산화물을이용하는이중다마신법을사용한다층동일평면금속/절연체막형성방법 | |
TWI251296B (en) | Method for fabricating semiconductor device capable of preventing damage by wet cleaning process | |
TWI729651B (zh) | 用於製造半導體元件的方法 | |
KR100571417B1 (ko) | 반도체 소자의 듀얼 다마신 배선 및 그 제조 방법 | |
KR19980053144A (ko) | 콘택홀 내의 전도성 플러그 형성방법 | |
TW200303599A (en) | Manufacturing method of semiconductor device | |
CN112635397A (zh) | 通孔的制造方法 | |
JPH06232098A (ja) | 酸化防止方法およびドライエッチング方法 | |
CN115020324A (zh) | 双重图形工艺方法 | |
KR100876532B1 (ko) | 반도체 소자의 제조 방법 | |
TW475211B (en) | Forming method of borderless via | |
CN112382607B (zh) | 铜制程金属沟槽的制作方法 | |
CN113838798B (zh) | 一种刻蚀方法 | |
KR100515373B1 (ko) | 반도체 소자의 듀얼 다마신 배선을 위한 비아홀 형성 방법 | |
KR100390997B1 (ko) | 금속 배선 형성 방법 | |
KR20040001925A (ko) | 패턴의 임계치수가 넓어지는 현상을 방지할 수 있는반도체소자 제조방법 | |
KR20030002942A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
CN115985845A (zh) | 大马士革结构的制备方法 | |
KR100668726B1 (ko) | 반도체 소자의 비트라인 콘택 형성방법 | |
KR100900773B1 (ko) | 반도체 소자의 콘택홀 제조방법 | |
CN114883179A (zh) | 一种解决双重图形工艺中光刻胶中毒的方法 | |
KR101031480B1 (ko) | 반도체소자의 콘택홀 형성방법 | |
CN111952242A (zh) | 双大马士革沟槽结构及制备方法 | |
KR20040001967A (ko) | 반도체 소자의 금속배선 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |