JPS6292477A - 半導体記憶装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は同−Ｊ＆板上に紫外線消去型Ｐ　−Ｒ（Ｉ　Ｍ
素子と、紫外線により消去できないＰ−ＲＯＭ素子とを
共に有する半導体記憶装置の製造方法に関する。

〔従来の技術〕

半導体記憶装置、中でもＭＩＳ型電界効果型の記憶素子
として紫外線消去型Ｐ−ＲＯＭ素了を有する半導体記憶
装置は、第３図（ａ）及び（ｂ）に示すように構成され
ている。即ち、半導体基板２１上に第１絶縁膜２４を介
して電荷補槽電極どしての第１ゲート電極２５を形成し
、更にその−にに第２絶縁膜２６を介して制御電極とし
ての第２ゲート電極２７を形成する。また、これらゲー
ト電極２５．２７の両側位置の半導体基板２１にＩｔソ
ース・ドレイン領域としての不純物拡散層２２゜２３を
形成している。図中、３０は層間絶縁膜、３１はアルミ
ニうム配線層である。

そして、チャネル注入と称される原理によりホソトなエ
レクトロンを半導体基板２１内で生じさせ、これを第１
ゲー］・電極２５にエレクトロンを注入捕獲させて所謂
情報の書き込みを行ない、また装置上部から図外の石英
窓を通して紫外線を照射することにより第１ゲート電極
２５内にあるエレクトロンを励起させ、これを半導体基
板２１或いは第２ゲート２７に放出して所謂消去を行っ
ている。

ところで、この種の半導体記憶装置においては、紫外線
を照射しても消去されることのないＰ−ＲＯＭ素子を形
成しておくと有効な場合がある。例えば、冗長性ビット
の切換のデータ、ウェハ選別時のスピー］゛データ、固
定のデータと可変のデータの分離等多くの用途が考えら
れる。従来ではこのために紫外線を照射しても消去が行
われないように、前回に符号３１Ａで示すように、Ｐ−
ＲＯＭ素子の」一部を紫外線非透過性皮膜、例えばアル
ミニウム膜、シリコン窒化膜、多結晶シリコン膜等によ
って覆う構造のものが提案されている。

この種の半導体記憶装置の製造方法は、第４図（ａ）の
ように、半導体基板２１上に素子量分−１１１絶縁膜３
２を形成するとと４）に第１のゲート絶縁膜２４を成長
した後、電４’＋：ｆ翔ロ呻電極となるＮ型にドープし
た第１の多結晶シリコン膜２５ａを形成し、これをソＡ
トレジスト３３等を利用してパターニングして第１のゲ
ート電極２５を形成する。

次いで、同図（１））のように、第２のゲート絶縁膜２
６を成長した後、Ｎ型にドープした第２の多結晶シリコ
ン膜２７ａを成長しこれをフォルシスト３４を利用して
パターニングして第２ゲート電極２７を形成する。更に
第２ゲート電極２７と自己整合的に前記第２ゲート絶縁
膜２６等をエツチングしかつ半導体基板２１に不純物を
導入し７てソース・ドレイン領域２２．２３を形成する
。

その後、同図（Ｃ）のように、第２ゲート電極２７−Ｌ
に層間絶縁膜３０を被着しフォトレジスト３５を用いて
コンタクトホール３６を開設する。

しかる上で、全面にアルミニウム膜を被着し、かつこれ
をパターニングしてアルミニウム配線層３】を形成する
。この際、同図（ｄ）のように紫外線で消去しない素子
にはアルミニウム配線層の一部を残し、この残された部
分３１Ａで第１ゲート電極２５への紫外線の照射を遮断
するように構成している。

〔発明が解決しようとする問題点〕

上述した従来の半導体記憶装置では、紫外線を照射して
も消去が行われない素子を構成するために、この素子を
アルミニウム等の紫外線非透過性皮膜３１Ａで覆う構成
を採用しているが、この構成ではこの皮膜３１Ａの端部
に照射された紫外線が、第２図（ａ）に矢印Ｘで示すよ
うに、基板２１と皮膜３１Ａの間の多数回の反射によっ
て非消去型Ｐ−ＲＯＭ素子の第１ゲート電極２５に到達
し、情報を消去してしまうことがある。この紫外線は多
数回の反射によって減衰され、かつ消去のスピードも低
下されるものの、情報消去を確実に防１！−するために
は皮膜３１Ａの端部と第１ゲート電極２５との間の寸法
Ａを所定以上の長さにする必要がある。例えば、消去１
個当たりの紫外線照射時間を３０分として１０００サイ
クル使用したとすると、消去されないＰ−ＲＯＭ素子は
少なくとも５００時間以上の紫外線＋ｔａ射でもデータ
を保持する必要があり、この条件を満たずための前記寸
法Ａは２００μ以上必要である。

このため、この半導体記憶装置では紫外線消去Ｐ−ＲＯ
Ｍ素子と非消去型Ｐ−ＲＯＭ素子との分離領域が大きく
なり、しかも夫々のＰ−Ｒ０Ｍ素子のレイアウトが難し
くなって設計の自由度が低下される等、これら２種のＰ
＝ＲＯ’Ｍ素子を混在させた半導体記憶装置を高集積度
でかつ容易に形成することが極めて困難なものになると
いう問題がある。

〔問題点を解決するだめの手段〕 本発明の半導体記憶装置の製造方法は、紫外線消去型及
び非消去型のＰ−ＲＯＭ素子を混在した半導体記憶装置
を容易に形成することを可能とし、かつその集積度の向
−１−及び設計の簡易化を図ることを可能にするもので
あり、半導体記憶素子としてのＰ−ＲＯＭ素子の第１ゲ
ート電極や第２ゲート電極等を形成した後に、第２ゲー
ト電極を用いて自己整合的に素子間分離絶縁膜をエツチ
ングし、紫列線非消去型Ｐ−Ｔ？ＯＭ素子」―に前記エ
ツチングした素子間分離絶縁膜に亘って紫外線非透過性
皮膜を形成しかつこれをパターニングしてこの紫外線非
消去型Ｐ−ＲＯＭ素子の少なくとも第１ゲート電極の上
方及び側方を覆うように形成する工程を備えている。

〔実施例〕

次に、本発明を図面を参照して説明する。

第１図（ａ）は本発明方法により製造した半導体記憶装
置の平面図であり、そのｂｂ線、ｃｃ線断面を同図（ｂ
）、　　（Ｃ）に夫々示す。

この半導体記憶装置は、半導体基板ｌ上に素子間分離絶
縁膜１２によって素子領域を画成し、この素子領域に第
１ゲート絶縁膜４．電荷捕獲電極としての第１ゲート電
極５．第２ゲート絶縁膜６及び制御電極としての第２ゲ
ート電極７を形成して記憶素子、つまりＩ”−ＲＯＭ素
子を構成している。そして、紫外線非消去型の素子にお
いては、第２ゲー１−電極７上の絶縁膜８を覆うように
アルミニウム等の紫りＩ線非透過性皮膜９を形成し、こ
の皮膜９で前記第１．第２ゲート電極５，７の−１一方
及び側方を包囲している。また、この紫外線非透過性皮
膜９の１−には層間絶縁膜１０を形成し、この層間絶縁
膜１０に開設したコンタクト孔を通してアルミニウム配
線１１．１１’を形成している。図中、２．３はソース
・ｌ゛レイン領域しての不純物拡散層である。

第２図（ａ）〜（ｆ）　　に」二記半導体記憶装置の製
造方法を工程順に示す。

先ず、同図（ａ）のように、半導体基板１の表面に選択
酸化法によって厚い酸化膜からなる素子間分離絶縁膜１
２を形成する。また、この素子間分離絶縁膜１２４こよ
り画成される素子領域に６才薄いシリコン酸化膜からな
る第１ゲート絶縁膜４を形成する。そして、この上に多
結晶シリコン膜５ａを全面に形成し。フォトレジスト１
３を用いてパターニングして第１ゲート電極５を形成す
る。

次いで、同図（ｂ）のように第２ゲート絶縁膜６を形成
した後、この上に多結晶シリコン膜７ａを形成し、これ
をフォトレジスト１４でパターニングして第２ゲート電
極７を形成する。この後、第２ゲート電極７と自己整合
的に前記第２ゲート絶縁膜６．前記多結晶シリコン膜５
ａ及び第１ゲート絶縁膜４を連続的にエツチングする。

そして、公知のイオン注入法によってソース・ドレイン
領域２，３を形成した後、同図（Ｃ）のように再度第２
ゲー１電極７をマスクにして前記素子間分離絶縁膜１２
を略その膜厚に相当する深さまでエツチングする。しか
る後、露呈された基板１の表面や第２ゲート電極７の上
面乃至側面を酸化し、絶縁膜８を形成する。なお、本実
施例ではその後にフォトレジスト１５を用いて紫外消去
型Ｐ−ＲＯＭ素子の絶縁膜８を除去している。

続いて、同図（（１）のようにアルミニウム膜等の紫外
線非透過性皮膜９を全面に被着した上で、紫外線非消去
型Ｐ−ＲＯＭ素子のみをフォトレジスト１６でマスクし
てこれをエッチバックする。

これにより、同図（ｅ）のように紫外線消去型Ｐ−ＲＯ
Ｍ素子における紫外線非透過性皮膜９は除去される。そ
して、ＣＶＤ法等により絶縁膜１０を成長し、かつフォ
トレジス］１７を用いてこれにコンタクト孔を開設する
。更に、この絶縁膜１０上にアルミニウム膜を形成しか
つこれをパターニングすることにより、同図（「）のよ
うにアルミニウム配線１１を構成し、前記第１図の半導
体記憶装置を完成できる。

したがって、このように製造される半導体記１ａ装置は
、第２ゲート電極７をマスクにして絶縁膜８及び素子間
分離絶縁膜Ｉ２をエツチングし、その上で紫外線非透過
性皮膜９を被着しかつこれをパターニングしているので
、この紫外線非透過性皮膜９は、第１ゲート電極５及び
第２ゲート電極７の上方はもとより側方をも覆う構成ζ
される。

このため、紫外線非消去型Ｐ−１ｎ’）Ｍ素子は紫外線
非透過性皮膜９に３１−って完全に包囲され、その上方
はもとより側方からの紫外線の入射を確実に遮断する。

したがって、従来構造のような基板−１二の絶縁膜内を
多数回反射された紫外線が素子に入射されることもなく
、意に反する情報の消去が生しることはない。また、こ
の構成では前記したような側方からの紫外線の入射を防
１Ｆできるので、紫外線消去型Ｐ−ＲＯＭ素子との間隔
寸法を大きくする必要もなく、したがって素子間分離絶
縁膜１２の微細化を可能にして記憶装置の高集積化を図
ることができる。勿論、紫外線消去型と紫外線非消去型
の素子の相違に関わらず任意の素子レイアウトを可能と
し、設計の自由度を向上できる。

更に、この製造方法によれば、従来の製造工程に比較し
て、第２ゲート電極７を用いた自己整合的な素子間分離
絶縁膜１２のエソチング工程を付加するとともに、紫外
線非透過性皮膜の形成及びそのパターニング工程の時期
を若干変更することにより前記した構造を構成できるの
で、製造工程の大幅な変更は不要であり、極めて容易に
製造を行うことができる。

なお、紫外線非透過性皮膜９はここではアルミニうム膜
を用いているが、前記した膜のいずれを用いてもよいこ
とは言うまでもない。

〔発明の効果〕

以上説明したように本発明の半導体記憶装置の製造方法
は、第１ゲート電極や第２ゲート電極等を形成した後に
、第２ゲート電極を用いて自己整合的に素子量分１ｉｉ
１１絶縁膜をエツチングし、紫タ１線非消去型Ｐ−ＲＯ
Ｍ素了上にエツチングされた素子量分Ｗｄ絶縁膜に０゛
っ“Ｃ紫外線非透過性皮膜を形成しかつこれをパターニ
ングし°ζこの紫外線非消去型１”ＲＯＭ素子の少なく
とも第１ゲート電極の上方及び側方を覆うように形成す
る工程を備えているので、紫外線非透過性皮膜は少なく
とも第１ゲート電極の上方及び側方を完全に包囲してそ
の上方からの紫外線の照射及び側方からの紫外線の入射
を確実に防＋ｌ−でき、紫タ１線非消去型Ｐ−ＲＯＭ素
子における意に反する情報の消去を防夏トすることがで
きる。これにより、紫外線消去型及び紫外線非消去型の
各Ｐ−ＲＯＭ素子の間隔寸法の低減を図り、素子量分Ｍ
絶縁膜の微細化を可能にして記憶装置の集積度の向上及
び設計の自由度の向上を達成することができる。更に、
従来工程に比較して一部工程を付加しかつ一部工程を変
更ずるだけでよいので、極めて容易に製造を行うことも
できる。

【図面の簡単な説明】

第１図（ａ）は本発明方法により製造した半導体記憶装
置の平面図、同図（ｂ）、　　（ｃ）は夫々同図（ａ）
のｂｂ線、ｃｃ線断面図、第２図（ａ）〜＜ｒ＞はその
製造方法を製造工程順に示す断面図、第３図（ａ）、　
　（ｂ）は従来構造の夫々異なる方向に切断した断面図
、第４図（ａ）〜（ｄ）は従来の製造方法を工程順に示
す断面図である。

Claims (1)

【特許請求の範囲】
1. １、紫外線の照射によって情報を消去する紫外線消去型
   のＰ−ＲＯＭ素子と、紫外線の照射によっても情報が消
   去されない紫外線非消去型のＰ−ＲＯＭ素子とを備える
   半導体記憶装置の製造方法において、前記各Ｐ−ＲＯＭ
   素子を相互に絶縁分離する素子間分離絶縁膜を形成する
   工程と、前記Ｐ−ＲＯＭ素子の第１絶縁膜、第１ゲート
   電極、第２ゲート絶縁膜及び第２ゲート電極を形成する
   工程と、前記第２ゲート電極を用いて自己整合的に前記
   紫外線非消去型Ｐ−ＲＯＭ素子周囲の前記素子間分離絶
   縁膜をエッチングする工程と、少なくとも前記紫外線非
   消去型Ｐ−ＲＯＭ素子の第１ゲート電極の上方及び前記
   エッチングされた素子間分離絶縁膜に亘って紫外線非透
   過性皮膜を選択的に形成する工程とを含むことを特徴と
   する半導体記憶装置の製造方法。