JP2000138224A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2000138224A JP2000138224A JP10313534A JP31353498A JP2000138224A JP 2000138224 A JP2000138224 A JP 2000138224A JP 10313534 A JP10313534 A JP 10313534A JP 31353498 A JP31353498 A JP 31353498A JP 2000138224 A JP2000138224 A JP 2000138224A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- plasma
- pattern
- conductor pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 40
- 239000004065 semiconductor Substances 0.000 title claims description 46
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000001312 dry etching Methods 0.000 claims abstract description 38
- 238000005530 etching Methods 0.000 claims abstract description 19
- 230000008569 process Effects 0.000 claims abstract description 14
- 239000004020 conductor Substances 0.000 claims description 57
- 239000007789 gas Substances 0.000 claims description 34
- 229910052760 oxygen Inorganic materials 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 18
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 16
- 239000001301 oxygen Substances 0.000 claims description 16
- 239000000203 mixture Substances 0.000 claims description 9
- 239000000126 substance Substances 0.000 claims description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract description 43
- 238000005260 corrosion Methods 0.000 abstract description 11
- 238000004380 ashing Methods 0.000 abstract description 6
- 230000007261 regionalization Effects 0.000 abstract description 2
- 230000007797 corrosion Effects 0.000 abstract 1
- 230000000452 restraining effect Effects 0.000 abstract 1
- 239000011229 interlayer Substances 0.000 description 29
- 239000010410 layer Substances 0.000 description 24
- 239000000758 substrate Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 9
- 238000002474 experimental method Methods 0.000 description 9
- 229910052739 hydrogen Inorganic materials 0.000 description 8
- 239000001257 hydrogen Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 238000009792 diffusion process Methods 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- 241000283973 Oryctolagus cuniculus Species 0.000 description 4
- 210000005069 ears Anatomy 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005498 polishing Methods 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 239000003513 alkali Substances 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 150000001412 amines Chemical class 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- -1 hydrogen ions Chemical class 0.000 description 2
- 238000006479 redox reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 101100316860 Autographa californica nuclear polyhedrosis virus DA18 gene Proteins 0.000 description 1
- 101150000715 DA18 gene Proteins 0.000 description 1
- 101150042515 DA26 gene Proteins 0.000 description 1
- 240000007711 Peperomia pellucida Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000036647 reaction Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/02068—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers
- H01L21/02071—Cleaning during device manufacture during, before or after processing of conductive layers, e.g. polysilicon or amorphous silicon layers the processing being a delineation, e.g. RIE, of conductive layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ＴｉＮ／Ｔｉ膜上に形成されたＷ膜をドライ
エッチングする際に、ＴｉＮ／Ｔｉ膜のアフタコロージ
ョンを抑止する。 【解決手段】 Ｗ膜に引き続いてＴｉＮ／Ｔｉ膜をドラ
イエッチングによりパターニングした後、プラズマ処理
を行なって残留しているＣｌを除去する。
エッチングする際に、ＴｉＮ／Ｔｉ膜のアフタコロージ
ョンを抑止する。 【解決手段】 Ｗ膜に引き続いてＴｉＮ／Ｔｉ膜をドラ
イエッチングによりパターニングした後、プラズマ処理
を行なって残留しているＣｌを除去する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置の
製造に関し、特に多層配線構造を有する半導体装置の製
造方法に関する。半導体集積回路装置の微細化に伴い、
共通の基板上に形成された莫大な数の半導体装置を相互
接続するのに配線パターンと層間絶縁膜とを交互に積層
したいわゆる多層配線構造が使われるようになってい
る。多層配線構造では配線パターンを覆うように層間絶
縁膜が形成され、その上にさらに配線パターンが形成さ
れる。またかかる層間絶縁膜中にはコンタクトホールが
形成され、配線パターンはコンタクトホールを埋める導
体プラグにコンタクトするように形成される。
製造に関し、特に多層配線構造を有する半導体装置の製
造方法に関する。半導体集積回路装置の微細化に伴い、
共通の基板上に形成された莫大な数の半導体装置を相互
接続するのに配線パターンと層間絶縁膜とを交互に積層
したいわゆる多層配線構造が使われるようになってい
る。多層配線構造では配線パターンを覆うように層間絶
縁膜が形成され、その上にさらに配線パターンが形成さ
れる。またかかる層間絶縁膜中にはコンタクトホールが
形成され、配線パターンはコンタクトホールを埋める導
体プラグにコンタクトするように形成される。
【０００２】従来はかかる多層配線構造において配線パ
ターンとしてＡｌあるいはＡｌ合金が使われることが多
かったが、最近の超微細化半導体集積回路装置ではエレ
クトロマイグレーションの問題やヒロック形成の問題を
回避するためにＡｌに匹敵する低抵抗率のＷが使われる
ことが多い。また、かかるＷパターンはＦＥＴの低抵抗
ゲート電極としても使われている。
ターンとしてＡｌあるいはＡｌ合金が使われることが多
かったが、最近の超微細化半導体集積回路装置ではエレ
クトロマイグレーションの問題やヒロック形成の問題を
回避するためにＡｌに匹敵する低抵抗率のＷが使われる
ことが多い。また、かかるＷパターンはＦＥＴの低抵抗
ゲート電極としても使われている。
【０００３】
【従来の技術】図１は典型的な従来の多層配線構造を有
する半導体装置１０の構成を示す。図１を参照するに、
Ｓｉ基板１１上には活性領域を画成するフィールド酸化
膜１１ａが形成されており、前記活性領域において前記
Ｓｉ基板１１上には図示を省略したゲート酸化膜を介し
て側壁絶縁膜１２ａ，１２ｂを担持するゲート電極１２
が形成されている。また前記ゲート電極１２に対応して
前記Ｓｉ基板１１中にはチャネル領域１１ｄが形成さ
れ、さらに前記Ｓｉ基板１１中には前記チャネル領域１
１ｄの両側に拡散領域１１ｂおよび１１ｃが形成されて
いる。
する半導体装置１０の構成を示す。図１を参照するに、
Ｓｉ基板１１上には活性領域を画成するフィールド酸化
膜１１ａが形成されており、前記活性領域において前記
Ｓｉ基板１１上には図示を省略したゲート酸化膜を介し
て側壁絶縁膜１２ａ，１２ｂを担持するゲート電極１２
が形成されている。また前記ゲート電極１２に対応して
前記Ｓｉ基板１１中にはチャネル領域１１ｄが形成さ
れ、さらに前記Ｓｉ基板１１中には前記チャネル領域１
１ｄの両側に拡散領域１１ｂおよび１１ｃが形成されて
いる。
【０００４】図１の半導体装置１０では前記Ｓｉ基板１
１はさらに層間絶縁膜１３により覆われ、前記層間絶縁
膜１３中には前記拡散領域１１ｂを露出するコンタクト
ホール１３Ａが形成され、前記コンタクトホール１３Ａ
中にはＴｉＮ／Ｔｉ積層構造を有する薄い導体膜１４ａ
を介してＷプラグ１４が形成されている。前記ＴｉＮ／
Ｔｉ導体膜１４ａはＴｉ膜上にＴｉＮ膜を堆積した構造
を有し、前記層間絶縁膜１３上において所望の導体パタ
ーンに従ってパターニングされている。さらに、前記層
間絶縁膜１３上には前記導体膜パターン１４ａを覆うよ
うに、Ｗパターン１５が前記導体膜パターン１４ａの形
状に従って形成されている。前記Ｗプラグ１４は実際に
はＣＶＤ法によるＷ層の堆積とその化学機械研磨（ＣＭ
Ｐ）工程とにより形成され、前記Ｗ層の堆積を前記コン
タクトホール１３Ａを埋めるように行なう際に形成され
るシーム１４ｂを含む。
１はさらに層間絶縁膜１３により覆われ、前記層間絶縁
膜１３中には前記拡散領域１１ｂを露出するコンタクト
ホール１３Ａが形成され、前記コンタクトホール１３Ａ
中にはＴｉＮ／Ｔｉ積層構造を有する薄い導体膜１４ａ
を介してＷプラグ１４が形成されている。前記ＴｉＮ／
Ｔｉ導体膜１４ａはＴｉ膜上にＴｉＮ膜を堆積した構造
を有し、前記層間絶縁膜１３上において所望の導体パタ
ーンに従ってパターニングされている。さらに、前記層
間絶縁膜１３上には前記導体膜パターン１４ａを覆うよ
うに、Ｗパターン１５が前記導体膜パターン１４ａの形
状に従って形成されている。前記Ｗプラグ１４は実際に
はＣＶＤ法によるＷ層の堆積とその化学機械研磨（ＣＭ
Ｐ）工程とにより形成され、前記Ｗ層の堆積を前記コン
タクトホール１３Ａを埋めるように行なう際に形成され
るシーム１４ｂを含む。
【０００５】さらに前記Ｗパターン１５は前記導体膜１
４ａと同様なＴｉＮ／Ｔｉ積層構造を有する導体膜１５
ａにより覆われ、前記Ｗパターン１５はその上の導体膜
１５ａと共に別の層間絶縁膜１７により覆われる。一方
前記別の層間絶縁膜１７中には前記Ｗパターン１５、よ
り正確には前記Ｗパターン１５上の導体膜１５ａを露出
するコンタクトホール１７Ａが形成され、前記層間絶縁
膜１７上には前記コンタクトホール１７Ａを含むように
前記導体膜１４ａあるいは１５ａと同様なＴｉＮ／Ｔｉ
構造を有する薄い導体膜１８ａが形成される。さらに前
記コンタクトホール１７Ａが前記導体膜１８ａを介して
Ｗプラグ１８により埋められる。Ｗプラグ１８もＷプラ
グ１４と同様なシーム１８ｂを含んでいる。
４ａと同様なＴｉＮ／Ｔｉ積層構造を有する導体膜１５
ａにより覆われ、前記Ｗパターン１５はその上の導体膜
１５ａと共に別の層間絶縁膜１７により覆われる。一方
前記別の層間絶縁膜１７中には前記Ｗパターン１５、よ
り正確には前記Ｗパターン１５上の導体膜１５ａを露出
するコンタクトホール１７Ａが形成され、前記層間絶縁
膜１７上には前記コンタクトホール１７Ａを含むように
前記導体膜１４ａあるいは１５ａと同様なＴｉＮ／Ｔｉ
構造を有する薄い導体膜１８ａが形成される。さらに前
記コンタクトホール１７Ａが前記導体膜１８ａを介して
Ｗプラグ１８により埋められる。Ｗプラグ１８もＷプラ
グ１４と同様なシーム１８ｂを含んでいる。
【０００６】
【発明が解決しようとする課題】ところで、最近の非常
に微細化の進んだいわゆるサブミクロン半導体装置で
は、コンタクトホール１３Ａあるいは１７Ａの大きさが
減少し、いわゆるアスペクト比が増大する現象が起こっ
ている。このようなアスペクト比の大きなコンタクトホ
ールでは、前記ＴｉＮ／Ｔｉ膜１４ａあるいは１８ａの
膜厚は元来数ｎｍと薄く、余り減少させる余地がないた
めＴｉＮ／Ｔｉ膜のＷプラグに対する膜厚比が相対的に
増大してしまう。
に微細化の進んだいわゆるサブミクロン半導体装置で
は、コンタクトホール１３Ａあるいは１７Ａの大きさが
減少し、いわゆるアスペクト比が増大する現象が起こっ
ている。このようなアスペクト比の大きなコンタクトホ
ールでは、前記ＴｉＮ／Ｔｉ膜１４ａあるいは１８ａの
膜厚は元来数ｎｍと薄く、余り減少させる余地がないた
めＴｉＮ／Ｔｉ膜のＷプラグに対する膜厚比が相対的に
増大してしまう。
【０００７】本発明の発明者はこのようなＴｉＮ／Ｔｉ
膜の厚さがＷ膜の厚さに対して相対的に増大した積層導
体構造についてドライエッチングによるパターニングの
実験を行なっていたところ、これらの構造ではドライエ
ッチング工程の後でＴｉＮ／Ｔｉ膜からＴｉが溶出する
アフターコロージョンが発生することを見出した。図２
は前記本発明者の実験で使われた試料２０の構成を示
す。
膜の厚さがＷ膜の厚さに対して相対的に増大した積層導
体構造についてドライエッチングによるパターニングの
実験を行なっていたところ、これらの構造ではドライエ
ッチング工程の後でＴｉＮ／Ｔｉ膜からＴｉが溶出する
アフターコロージョンが発生することを見出した。図２
は前記本発明者の実験で使われた試料２０の構成を示
す。
【０００８】図２を参照するに、前記試料２０はＳｉ基
板２１を覆うＰＳＧ膜２２上に形成され、前記ＰＳＧ膜
２２上に形成されたＴｉＮ／Ｔｉ構造の導体膜２３と前
記導体膜２３上に形成されたＷ膜２４と、前記Ｗ膜２４
上に形成されたＳｉＯＮあるいはアモルファスカーボン
等よりなる反射防止膜（ＡＲＣ）２５とよりなり、前記
反射防止膜２５上にはレジストパターン２６が形成され
る。
板２１を覆うＰＳＧ膜２２上に形成され、前記ＰＳＧ膜
２２上に形成されたＴｉＮ／Ｔｉ構造の導体膜２３と前
記導体膜２３上に形成されたＷ膜２４と、前記Ｗ膜２４
上に形成されたＳｉＯＮあるいはアモルファスカーボン
等よりなる反射防止膜（ＡＲＣ）２５とよりなり、前記
反射防止膜２５上にはレジストパターン２６が形成され
る。
【０００９】前記実験では、通常なされているように、
前記反射防止膜２５とその下のＷ膜２４とを、前記レジ
ストパターン２６をマスクにＦ系エッチングガスにより
ドライエッチング装置中においてドライエッチングし、
さらにその下のＴｉＮ／Ｔｉ膜２３を同じドライエッチ
ング装置中においてＣｌ系エッチングガスによりドライ
エッチングした。さらに、前記ＴｉＮ／Ｔｉ膜２３のエ
ッチングの後前記レジストパターン２６をアッシング装
置中において酸化させることにより除去し、さらに得ら
れたパターン側壁に残留するラビットイヤー等の堆積物
をウェットエッチング装置中においてアルカリ溶液によ
り溶解・除去した。
前記反射防止膜２５とその下のＷ膜２４とを、前記レジ
ストパターン２６をマスクにＦ系エッチングガスにより
ドライエッチング装置中においてドライエッチングし、
さらにその下のＴｉＮ／Ｔｉ膜２３を同じドライエッチ
ング装置中においてＣｌ系エッチングガスによりドライ
エッチングした。さらに、前記ＴｉＮ／Ｔｉ膜２３のエ
ッチングの後前記レジストパターン２６をアッシング装
置中において酸化させることにより除去し、さらに得ら
れたパターン側壁に残留するラビットイヤー等の堆積物
をウェットエッチング装置中においてアルカリ溶液によ
り溶解・除去した。
【００１０】ところが、このようにして得られた導体パ
ターンでは、空気中に放置した場合図３（Ａ），（Ｂ）
のＳＥＭ写真中、白線で囲んで示すようにアフタコロー
ジョンが発生することが見出された。また、図３（Ｃ）
の断面ＳＥＭ写真よりわかるように、アフタコロージョ
ンが発生しているのは、前記試料のうち、前記ＴｉＮ／
Ｔｉ膜２３に対応する部分であることがわかる。多層配
線構造中においてＷ配線パターンにこのようなアフタコ
ロージョンが発生すると、半導体装置全体の信頼性が低
下してしまう。
ターンでは、空気中に放置した場合図３（Ａ），（Ｂ）
のＳＥＭ写真中、白線で囲んで示すようにアフタコロー
ジョンが発生することが見出された。また、図３（Ｃ）
の断面ＳＥＭ写真よりわかるように、アフタコロージョ
ンが発生しているのは、前記試料のうち、前記ＴｉＮ／
Ｔｉ膜２３に対応する部分であることがわかる。多層配
線構造中においてＷ配線パターンにこのようなアフタコ
ロージョンが発生すると、半導体装置全体の信頼性が低
下してしまう。
【００１１】ただし、図３（Ａ）〜（Ｃ）の結果は、前
記ＴｉＮ／Ｔｉ膜２３の厚さを１００ｎｍ（４０／６
０），Ｗ膜２４の厚さを１００ｎｍとし、前記反射防止
膜２５を厚さが３２ｎｍのＳｉＯＮにより形成した場合
についてのもので、前記反射防止膜２５およびその下の
Ｗ膜２４のドライエッチングをＮＦ3 とＡｒの混合ガス
をエッチングガスとしたＲＩＥ法により平行平板ドライ
エッチング装置中において行ない、さらにその下のＴｉ
Ｎ／Ｔｉ膜２３のドライエッチングをＣｌ2 をエッチン
グガスとしたＲＩＥ法により、同一のドライエッチング
装置中において行なっている。また、前記実験では前記
ＴｉＮ／Ｔｉ膜２３のドライエッチングの後、同一のド
ライエッチング装置中において紫外光励起酸素プラズマ
を使ったアッシングにより前記レジストパターン２６を
除去し、さらに得られた構造をウェットエッチング装置
に移送し、アミン系アルカリ現像液によりラビットイヤ
ー等の残留堆積物を除去している。すなわち、この実験
ではレジストパターン２６のアッシング工程の後、ウェ
ットエッチング工程に移行する段階で前記導体パターン
が空気と接触している。なお、図３（Ａ）〜（Ｃ）は、
このようにして形成された導体パターンを空気中におい
て１０分間放置した場合のものである。
記ＴｉＮ／Ｔｉ膜２３の厚さを１００ｎｍ（４０／６
０），Ｗ膜２４の厚さを１００ｎｍとし、前記反射防止
膜２５を厚さが３２ｎｍのＳｉＯＮにより形成した場合
についてのもので、前記反射防止膜２５およびその下の
Ｗ膜２４のドライエッチングをＮＦ3 とＡｒの混合ガス
をエッチングガスとしたＲＩＥ法により平行平板ドライ
エッチング装置中において行ない、さらにその下のＴｉ
Ｎ／Ｔｉ膜２３のドライエッチングをＣｌ2 をエッチン
グガスとしたＲＩＥ法により、同一のドライエッチング
装置中において行なっている。また、前記実験では前記
ＴｉＮ／Ｔｉ膜２３のドライエッチングの後、同一のド
ライエッチング装置中において紫外光励起酸素プラズマ
を使ったアッシングにより前記レジストパターン２６を
除去し、さらに得られた構造をウェットエッチング装置
に移送し、アミン系アルカリ現像液によりラビットイヤ
ー等の残留堆積物を除去している。すなわち、この実験
ではレジストパターン２６のアッシング工程の後、ウェ
ットエッチング工程に移行する段階で前記導体パターン
が空気と接触している。なお、図３（Ａ）〜（Ｃ）は、
このようにして形成された導体パターンを空気中におい
て１０分間放置した場合のものである。
【００１２】そこで、本発明は上記の課題を解決した新
規で有用な半導体装置の製造方法を提供することを概括
的課題とする。本発明のより具体的な課題は、ドライエ
ッチングにより形成されたＷパターンを含む半導体装置
において、前記Ｗパターンのアフタコロージョンを抑制
できる半導体装置の製造方法を提供することにある。
規で有用な半導体装置の製造方法を提供することを概括
的課題とする。本発明のより具体的な課題は、ドライエ
ッチングにより形成されたＷパターンを含む半導体装置
において、前記Ｗパターンのアフタコロージョンを抑制
できる半導体装置の製造方法を提供することにある。
【００１３】
【課題を解決するための手段】本発明は上記の課題を、
請求項１に記載したように、Ｔｉを含む第１の層と、前
記第１の層上に形成され、Ｗを含む第２の層とよりなる
導体パターンを含む半導体装置の製造方法において、前
記導体パターンをドライエッチングによりパターニング
する工程と、前記パターニング工程の後、前記導体パタ
ーンをＯを含むプラズマに晒す工程とを特徴とする半導
体装置の製造方法により、または請求項２に記載したよ
うに、前記Ｏを含むプラズマは、Ｏ2 ，Ｏ3 およびこれ
らの混合物のいずれかより選ばれるガス中に、酸素プラ
ズマＲＩＥ工程で使われるのと同様な条件で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法
により、または請求項３に記載したように、Ｔｉを含む
第１の層と、前記第１の層上に形成され、Ｗを含む第２
の層とよりなる導体パターンを含む半導体装置の製造方
法において、前記導体パターンをドライエッチングによ
りパターニングする工程と、前記パターニング工程の
後、前記導体パターンをＨを含むプラズマに晒す工程と
を特徴とする半導体装置の製造方法により、または請求
項４に記載したように、前記Ｈを含むプラズマは、
Ｈ2 ，Ｈ2 Ｏ，ＮＨ3 ，ＣＨ4 およびこれらの混合物の
いずれかより選ばれるガス中に形成されることを特徴と
する請求項３記載の半導体装置の製造方法により、また
は請求項５に記載したように、Ｔｉを含む第１の層と、
前記第１の層上に形成され、Ｗを含む第２の層とよりな
る導体パターンを含む半導体装置の製造方法において、
前記導体パターンをドライエッチングによりパターニン
グする工程と、前記パターニング工程の後、前記導体パ
ターンをＦを含むプラズマに晒す工程とを特徴とする半
導体装置の製造方法により、または請求項６に記載した
ように、前記Ｆを含むプラズマは、ＮＦ3 ，ＳＦ6 ，Ｃ
Ｆ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，ＣＨ2 Ｆ2 ，Ｃ4 Ｆ8 およ
びこれらの混合物のいずれかより選ばれるス中に形成さ
れることを特徴とする請求項５記載の半導体装置の製造
方法により、または請求項７に記載したように、前記Ｆ
を含むプラズマは、化学式Ｃx Ｈy Ｆz （ｘ≧１，ｙ≧
０，ｚ≧１）で表されＣｌ，ＢｒおよびＩを実質的に含
まないフレオンガス中に形成されることを特徴とする請
求項５記載の半導体装置の製造方法により、または請求
項８に記載したように、前記導体パターンをプラズマに
晒す工程は、前記パターニング工程の後、前記導体パタ
ーンを大気に晒すよりも前に実行されることを特徴とす
る請求項１〜７のうち、いずれか一項記載の半導体装置
の製造方法により、または請求項９に記載したように、
前記導体パターンをパターニングする工程は、前記第２
の層をＦを含むエッチングガス中でドライエッチングす
る工程と、前記第１の層をＣｌを含むエッチングガス中
でドライエッチングする工程とよりなることを特徴とす
る請求項１〜８のうち、いずれか一項記載の半導体装置
の製造方法により、解決する。 ［作用］図４（Ａ）は図２の試料２０をドライエッチン
グして導体パターンを形成した直後の状態を示す。
請求項１に記載したように、Ｔｉを含む第１の層と、前
記第１の層上に形成され、Ｗを含む第２の層とよりなる
導体パターンを含む半導体装置の製造方法において、前
記導体パターンをドライエッチングによりパターニング
する工程と、前記パターニング工程の後、前記導体パタ
ーンをＯを含むプラズマに晒す工程とを特徴とする半導
体装置の製造方法により、または請求項２に記載したよ
うに、前記Ｏを含むプラズマは、Ｏ2 ，Ｏ3 およびこれ
らの混合物のいずれかより選ばれるガス中に、酸素プラ
ズマＲＩＥ工程で使われるのと同様な条件で形成される
ことを特徴とする請求項１記載の半導体装置の製造方法
により、または請求項３に記載したように、Ｔｉを含む
第１の層と、前記第１の層上に形成され、Ｗを含む第２
の層とよりなる導体パターンを含む半導体装置の製造方
法において、前記導体パターンをドライエッチングによ
りパターニングする工程と、前記パターニング工程の
後、前記導体パターンをＨを含むプラズマに晒す工程と
を特徴とする半導体装置の製造方法により、または請求
項４に記載したように、前記Ｈを含むプラズマは、
Ｈ2 ，Ｈ2 Ｏ，ＮＨ3 ，ＣＨ4 およびこれらの混合物の
いずれかより選ばれるガス中に形成されることを特徴と
する請求項３記載の半導体装置の製造方法により、また
は請求項５に記載したように、Ｔｉを含む第１の層と、
前記第１の層上に形成され、Ｗを含む第２の層とよりな
る導体パターンを含む半導体装置の製造方法において、
前記導体パターンをドライエッチングによりパターニン
グする工程と、前記パターニング工程の後、前記導体パ
ターンをＦを含むプラズマに晒す工程とを特徴とする半
導体装置の製造方法により、または請求項６に記載した
ように、前記Ｆを含むプラズマは、ＮＦ3 ，ＳＦ6 ，Ｃ
Ｆ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，ＣＨ2 Ｆ2 ，Ｃ4 Ｆ8 およ
びこれらの混合物のいずれかより選ばれるス中に形成さ
れることを特徴とする請求項５記載の半導体装置の製造
方法により、または請求項７に記載したように、前記Ｆ
を含むプラズマは、化学式Ｃx Ｈy Ｆz （ｘ≧１，ｙ≧
０，ｚ≧１）で表されＣｌ，ＢｒおよびＩを実質的に含
まないフレオンガス中に形成されることを特徴とする請
求項５記載の半導体装置の製造方法により、または請求
項８に記載したように、前記導体パターンをプラズマに
晒す工程は、前記パターニング工程の後、前記導体パタ
ーンを大気に晒すよりも前に実行されることを特徴とす
る請求項１〜７のうち、いずれか一項記載の半導体装置
の製造方法により、または請求項９に記載したように、
前記導体パターンをパターニングする工程は、前記第２
の層をＦを含むエッチングガス中でドライエッチングす
る工程と、前記第１の層をＣｌを含むエッチングガス中
でドライエッチングする工程とよりなることを特徴とす
る請求項１〜８のうち、いずれか一項記載の半導体装置
の製造方法により、解決する。 ［作用］図４（Ａ）は図２の試料２０をドライエッチン
グして導体パターンを形成した直後の状態を示す。
【００１４】図４（Ａ）を参照するに、パターニングの
結果形成されたＷ膜２３およびＴｉＮ／Ｔｉ膜２４を含
む導体パターンの側壁にはＣｌあるいはＣｌ2 が残留し
ており、従ってかかる構造を大気中に放置した場合、前
記ＴｉＮ／Ｔｉ膜２３と残留Ｃｌ2 との間に酸化還元反
応 Ｔｉ＋２Ｃｌ2 →ＴｉＣｌ4 →Ｔｉ4+＋４Ｃｌ- ， すなわち Ｔｉ→Ｔｉ4+＋４ｅ- が生じ、一方前記Ｗ膜２４と残留Ｃｌとの間に酸化還元
反応 ４ｅ- ＋４Ｈ+ →２Ｈ2 が生じる。
結果形成されたＷ膜２３およびＴｉＮ／Ｔｉ膜２４を含
む導体パターンの側壁にはＣｌあるいはＣｌ2 が残留し
ており、従ってかかる構造を大気中に放置した場合、前
記ＴｉＮ／Ｔｉ膜２３と残留Ｃｌ2 との間に酸化還元反
応 Ｔｉ＋２Ｃｌ2 →ＴｉＣｌ4 →Ｔｉ4+＋４Ｃｌ- ， すなわち Ｔｉ→Ｔｉ4+＋４ｅ- が生じ、一方前記Ｗ膜２４と残留Ｃｌとの間に酸化還元
反応 ４ｅ- ＋４Ｈ+ →２Ｈ2 が生じる。
【００１５】これは、図４（Ｂ）に示す電池反応と同じ
ものであり、陰極となるＴｉＮ／Ｔｉ膜２３が電子ｅ-
を放出してＴｉ4+を形成し、一方陽極となるＷ膜２４に
おいて水素イオンＨ+ が、前記ＴｉＮ／Ｔｉ膜２３で放
出され前記膜２３，２４の境界面を介してＷ膜２４に流
入した前記電子ｅ- により還元されて水素ガスを形成す
る。このような反応が生じると、陰極で形成されたＴｉ
4+は、前記膜２３周囲のＨ2 Ｏ中に溶解する。その際、
前記Ｗ層２４はイオン化エネルギが大きいため、Ｈ2 Ｏ
中に溶解することはなく、そのため先に図３（Ａ）〜
（Ｃ）の写真で説明したように、前記ＴｉＮ／Ｔｉ膜２
３のみが選択的に腐食作用を受ける。
ものであり、陰極となるＴｉＮ／Ｔｉ膜２３が電子ｅ-
を放出してＴｉ4+を形成し、一方陽極となるＷ膜２４に
おいて水素イオンＨ+ が、前記ＴｉＮ／Ｔｉ膜２３で放
出され前記膜２３，２４の境界面を介してＷ膜２４に流
入した前記電子ｅ- により還元されて水素ガスを形成す
る。このような反応が生じると、陰極で形成されたＴｉ
4+は、前記膜２３周囲のＨ2 Ｏ中に溶解する。その際、
前記Ｗ層２４はイオン化エネルギが大きいため、Ｈ2 Ｏ
中に溶解することはなく、そのため先に図３（Ａ）〜
（Ｃ）の写真で説明したように、前記ＴｉＮ／Ｔｉ膜２
３のみが選択的に腐食作用を受ける。
【００１６】このように、図３（Ａ）〜（Ｃ）で説明し
たアフタコロージョンは図４（Ｂ）に示す電池作用によ
るものと考えられるので、本発明では図４（Ａ）に示
す、導体パターン形成直後に残留しているＣｌ2 を、前
記導体パターンが大気に接触する前に前記導体パターン
をＯ（酸素）を含むプラズマに晒すことにより、あるい
はＨ（水素）を含むプラズマに晒すことにより、あるい
はＦ（フッ素）を含むプラズマに晒すことにより、前記
導体パターン表面から除去する。本発明によれば前記導
体パターン表面からＣｌあるいはＣｌ2 が除去されるた
め、このようにして得られた構造は大気中に放置されて
もアフタコロージョンを生じることがない。
たアフタコロージョンは図４（Ｂ）に示す電池作用によ
るものと考えられるので、本発明では図４（Ａ）に示
す、導体パターン形成直後に残留しているＣｌ2 を、前
記導体パターンが大気に接触する前に前記導体パターン
をＯ（酸素）を含むプラズマに晒すことにより、あるい
はＨ（水素）を含むプラズマに晒すことにより、あるい
はＦ（フッ素）を含むプラズマに晒すことにより、前記
導体パターン表面から除去する。本発明によれば前記導
体パターン表面からＣｌあるいはＣｌ2 が除去されるた
め、このようにして得られた構造は大気中に放置されて
もアフタコロージョンを生じることがない。
【００１７】図５は、図３（Ａ）〜（Ｃ）と同様な導体
パターンを形成する際に、形成された導体パターンを先
と同様な平行平板ドライエッチング装置中において前記
レジストパターン２６共々、前記紫外光励起酸素プラズ
マの代わりに通常の酸素ＲＩＥで使われる、電子密度が
約１０9 〜１０11ｃｍ-3の、酸素を含むＯ2 あるいはＯ
3 プラズマに晒し、さらにその後でウェットエッチング
装置中においてアミン系アルカリ水溶液によりラビット
イヤー等の堆積物を除去した場合に得られる導体パター
ンを示す。ただし、図５の実験においても反射防止膜２
５およびその下のＷ膜２４のドライエッチングを前記平
行平板ドライエッチング装置中においてＮＦ3 とＡｒの
混合ガスをエッチングガスとしたＲＩＥ法により行な
い、さらにその下のＴｉＮ／Ｔｉ膜２３のドライエッチ
ングをＣｌ2 をエッチングガスとしたＲＩＥ法により、
同一のドライエッチング装置中において行なっている。
また、前記酸素プラズマに晒す工程は、前記ＴｉＮ／Ｔ
ｉ膜２３のドライエッチング工程の後、同一の平行平板
ドライエッチング装置中において連続して行なってい
る。また図５のパターンはこのようにして処理したもの
を空気中において１０分間放置した後のものである。
パターンを形成する際に、形成された導体パターンを先
と同様な平行平板ドライエッチング装置中において前記
レジストパターン２６共々、前記紫外光励起酸素プラズ
マの代わりに通常の酸素ＲＩＥで使われる、電子密度が
約１０9 〜１０11ｃｍ-3の、酸素を含むＯ2 あるいはＯ
3 プラズマに晒し、さらにその後でウェットエッチング
装置中においてアミン系アルカリ水溶液によりラビット
イヤー等の堆積物を除去した場合に得られる導体パター
ンを示す。ただし、図５の実験においても反射防止膜２
５およびその下のＷ膜２４のドライエッチングを前記平
行平板ドライエッチング装置中においてＮＦ3 とＡｒの
混合ガスをエッチングガスとしたＲＩＥ法により行な
い、さらにその下のＴｉＮ／Ｔｉ膜２３のドライエッチ
ングをＣｌ2 をエッチングガスとしたＲＩＥ法により、
同一のドライエッチング装置中において行なっている。
また、前記酸素プラズマに晒す工程は、前記ＴｉＮ／Ｔ
ｉ膜２３のドライエッチング工程の後、同一の平行平板
ドライエッチング装置中において連続して行なってい
る。また図５のパターンはこのようにして処理したもの
を空気中において１０分間放置した後のものである。
【００１８】図５よりわかるように、本発明の方法で形
成した導体パターンには、空気中で１０分間放置したに
もかかわらず、アフタコロージョンが全く発生していな
いことがわかる。これは、前記平行平板ドライエッチン
グ装置中においてＯ2 あるいはＯ3 プラズマに晒す工程
により、図４（Ａ）に示す導体パターン表面に残留して
いたＣｌ2 がＯ2 に置き換えられたことを示唆する。こ
の場合には、前記ＴｉＮ／Ｔｉ膜２３の露出表面に酸化
膜が形成され、図４（Ｂ）の電池効果は生じない。
成した導体パターンには、空気中で１０分間放置したに
もかかわらず、アフタコロージョンが全く発生していな
いことがわかる。これは、前記平行平板ドライエッチン
グ装置中においてＯ2 あるいはＯ3 プラズマに晒す工程
により、図４（Ａ）に示す導体パターン表面に残留して
いたＣｌ2 がＯ2 に置き換えられたことを示唆する。こ
の場合には、前記ＴｉＮ／Ｔｉ膜２３の露出表面に酸化
膜が形成され、図４（Ｂ）の電池効果は生じない。
【００１９】なお、酸素プラズマを使ったアッシング工
程では、ソースプラズマ中の電子密度は非常に高いが、
酸素プラズマが基板近傍にまで到達することはなく、基
板近傍におけるプラズマ電子密度は実質的にゼロであ
る。すなわち、従来の酸素プラズマ中でのアッシング工
程では、本発明の効果は得られない。また、本発明にお
いては前記反射防止膜２５およびＷ膜２４のドライエッ
チングは他のＦ系エッチングガス、例えばＳＦ6 を使っ
て行なうことも可能である。
程では、ソースプラズマ中の電子密度は非常に高いが、
酸素プラズマが基板近傍にまで到達することはなく、基
板近傍におけるプラズマ電子密度は実質的にゼロであ
る。すなわち、従来の酸素プラズマ中でのアッシング工
程では、本発明の効果は得られない。また、本発明にお
いては前記反射防止膜２５およびＷ膜２４のドライエッ
チングは他のＦ系エッチングガス、例えばＳＦ6 を使っ
て行なうことも可能である。
【００２０】さらに、本発明においては前記Ｏ2 あるい
はＯ3 等、酸素を含むプラズマの代わりに前記図４
（Ａ）の導体パターンを、Ｈ2 ，Ｈ2 Ｏ，ＮＨ3 ，ＣＨ
4 等のＨを含むガスあるいはこれらの混合物ガスを使っ
たプラズマに晒してもよい。この場合にはプラズマ中の
Ｈと残留Ｃｌとが揮発性のＨＣｌを形成し、このため前
記残留Ｃｌ2 はＨＣｌの形で除去される。この場合に
も、効果的な残留Ｃｌの除去を行なうためには形成され
る水素プラズマ中の電子密度を１０9 〜１０10ｃｍ-3以
上にするのが好ましい。
はＯ3 等、酸素を含むプラズマの代わりに前記図４
（Ａ）の導体パターンを、Ｈ2 ，Ｈ2 Ｏ，ＮＨ3 ，ＣＨ
4 等のＨを含むガスあるいはこれらの混合物ガスを使っ
たプラズマに晒してもよい。この場合にはプラズマ中の
Ｈと残留Ｃｌとが揮発性のＨＣｌを形成し、このため前
記残留Ｃｌ2 はＨＣｌの形で除去される。この場合に
も、効果的な残留Ｃｌの除去を行なうためには形成され
る水素プラズマ中の電子密度を１０9 〜１０10ｃｍ-3以
上にするのが好ましい。
【００２１】さらに、本発明においては前記酸素あるい
は水素を含むプラズマの代わりに前記図４（Ａ）の導体
パターンを、ＮＦ3 あるいはＳＦ6 等のＦを含むドライ
エッチングガスあるいはＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，
ＣＨ2 Ｆ2 ，Ｃ4 Ｆ8 等のフレオンガスを使ったプラズ
マに晒してもよい。この場合にはプラズマ中のＦが残留
Ｃｌ2 を置換する。この場合にも、効果的な残留Ｃｌの
除去を行なうためには形成されるフッ素プラズマ中の電
子密度を１０9 〜１０10ｃｍ-3以上にするのが好まし
い。プラズマガスとしてフレオンガスを使う場合には、
ＣｌやＢｒ、あるいはＩ等電池効果を生じるおそれのあ
る元素を含まない、一般式がＣx Ｈy Ｆz（ｘ≧１，ｙ
≧０，ｚ≧１）で表されるフレオンガスを使うのが好ま
しい。
は水素を含むプラズマの代わりに前記図４（Ａ）の導体
パターンを、ＮＦ3 あるいはＳＦ6 等のＦを含むドライ
エッチングガスあるいはＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，
ＣＨ2 Ｆ2 ，Ｃ4 Ｆ8 等のフレオンガスを使ったプラズ
マに晒してもよい。この場合にはプラズマ中のＦが残留
Ｃｌ2 を置換する。この場合にも、効果的な残留Ｃｌの
除去を行なうためには形成されるフッ素プラズマ中の電
子密度を１０9 〜１０10ｃｍ-3以上にするのが好まし
い。プラズマガスとしてフレオンガスを使う場合には、
ＣｌやＢｒ、あるいはＩ等電池効果を生じるおそれのあ
る元素を含まない、一般式がＣx Ｈy Ｆz（ｘ≧１，ｙ
≧０，ｚ≧１）で表されるフレオンガスを使うのが好ま
しい。
【００２２】また、いずれのプラズマガスも、ＡｒやＨ
ｅ、あるいはＮ2 等の不活性ガスで希釈して使うことが
可能である。
ｅ、あるいはＮ2 等の不活性ガスで希釈して使うことが
可能である。
【００２３】
【発明の実施の形態】図６（Ａ）〜図９（Ｍ）は、本発
明の一実施例による半導体装置３０の製造工程を説明す
る図である。図６（Ａ）を参照するに、Ｓｉ基板３１上
にはフィールド酸化膜３１ａにより活性領域３１Ａが画
成されており、前記活性領域３１Ａ中では基板３１上に
ゲート絶縁膜を介してゲート電極３２が形成されてい
る。さらに、前記基板３１中には前記ゲート電極３２の
両側に拡散領域３１ｂおよび３１ｃが形成され、さらに
ゲート電極３２直下にはチャネル領域３１ｄが形成され
る。ゲート電極３２は側壁酸化膜３２ａおよび３２ｂを
側壁面上に担持し、さらに基板３１上には前記ゲート電
極３２を覆うように、例えばＳｉＯ2 よりなる層間絶縁
膜３３がＣＶＤ法により形成されている。
明の一実施例による半導体装置３０の製造工程を説明す
る図である。図６（Ａ）を参照するに、Ｓｉ基板３１上
にはフィールド酸化膜３１ａにより活性領域３１Ａが画
成されており、前記活性領域３１Ａ中では基板３１上に
ゲート絶縁膜を介してゲート電極３２が形成されてい
る。さらに、前記基板３１中には前記ゲート電極３２の
両側に拡散領域３１ｂおよび３１ｃが形成され、さらに
ゲート電極３２直下にはチャネル領域３１ｄが形成され
る。ゲート電極３２は側壁酸化膜３２ａおよび３２ｂを
側壁面上に担持し、さらに基板３１上には前記ゲート電
極３２を覆うように、例えばＳｉＯ2 よりなる層間絶縁
膜３３がＣＶＤ法により形成されている。
【００２４】図６（Ａ）よりわかるように、層間絶縁膜
３３の表面には前記ゲート電極３２に対応した凹凸が生
じ、このため、本実施例では、図６（Ｂ）の工程におい
て、前記層間絶縁膜３３をＣＭＰ法により研磨し、平坦
化する。さらに、図６（Ｃ）の工程で、このように平坦
化された層間絶縁膜３３に、前記拡散領域３１ｂを露出
するコンタクトホール３３Ａを形成し、図６（Ｄ）の工
程で図６（Ｃ）の構造上にＴｉＮ／Ｔｉ膜３４ｃおよび
Ｗ膜３４を、それぞれスパッタリング法およびＣＶＤ法
により形成する。このようにして形成されたＷ膜３４は
図７（Ｅ）の工程においてＣＭＰ法により除去され、図
７（Ｅ）に示す前記コンタクトホール３３ＡをＷプラグ
３４ｂが埋めた構造が得られる。ただし、前の実施例と
同様、ＴｉＮ／Ｔｉ膜３４ｃはＣＭＰでは除去されずに
残る。Ｗプラグ３４ｂの中央部には、図６（Ｄ）の工程
でＷ膜３４を堆積する際に形成されるシーム３４ｅが含
まれている。図６（Ｄ）の工程で形成される前記ＴｉＮ
／Ｔｉ膜３４ｃおよびＷ膜３４は、例えばＴｉＮ膜の厚
さが４０ｎｍ，Ｔｉ膜の厚さが６０ｎｍ、さらにＷ膜３
４の厚さが１００ｎｍになるように形成される。
３３の表面には前記ゲート電極３２に対応した凹凸が生
じ、このため、本実施例では、図６（Ｂ）の工程におい
て、前記層間絶縁膜３３をＣＭＰ法により研磨し、平坦
化する。さらに、図６（Ｃ）の工程で、このように平坦
化された層間絶縁膜３３に、前記拡散領域３１ｂを露出
するコンタクトホール３３Ａを形成し、図６（Ｄ）の工
程で図６（Ｃ）の構造上にＴｉＮ／Ｔｉ膜３４ｃおよび
Ｗ膜３４を、それぞれスパッタリング法およびＣＶＤ法
により形成する。このようにして形成されたＷ膜３４は
図７（Ｅ）の工程においてＣＭＰ法により除去され、図
７（Ｅ）に示す前記コンタクトホール３３ＡをＷプラグ
３４ｂが埋めた構造が得られる。ただし、前の実施例と
同様、ＴｉＮ／Ｔｉ膜３４ｃはＣＭＰでは除去されずに
残る。Ｗプラグ３４ｂの中央部には、図６（Ｄ）の工程
でＷ膜３４を堆積する際に形成されるシーム３４ｅが含
まれている。図６（Ｄ）の工程で形成される前記ＴｉＮ
／Ｔｉ膜３４ｃおよびＷ膜３４は、例えばＴｉＮ膜の厚
さが４０ｎｍ，Ｔｉ膜の厚さが６０ｎｍ、さらにＷ膜３
４の厚さが１００ｎｍになるように形成される。
【００２５】次に、図７（Ｆ）の工程において、図７
（Ｅ）の構造上にＷよりなる導体膜３５をＣＶＤ法によ
り約１００ｎｍの厚さに形成する。さらに、前記導体膜
３５上にＴｉＮ／Ｔｉ膜３５ｂをスパッタリング法また
はＣＶＤ法により、前記ＴｉＮ／Ｔｉ膜３４ｃと同様
に、それぞれ４０ｎｍと６０ｎｍの厚さに形成する。さ
らに図７（Ｇ）の工程で、前記Ｗ膜３５およびその上下
のＴｉＮ／Ｔｉ膜３５ａ，３５ｂをレジストパターンを
マスクにパターニングし、図７（Ｈ）の工程で、図７
（Ｇ）の構造上に例えばＳｉＯ2 よりなる層間絶縁膜３
６を堆積する。
（Ｅ）の構造上にＷよりなる導体膜３５をＣＶＤ法によ
り約１００ｎｍの厚さに形成する。さらに、前記導体膜
３５上にＴｉＮ／Ｔｉ膜３５ｂをスパッタリング法また
はＣＶＤ法により、前記ＴｉＮ／Ｔｉ膜３４ｃと同様
に、それぞれ４０ｎｍと６０ｎｍの厚さに形成する。さ
らに図７（Ｇ）の工程で、前記Ｗ膜３５およびその上下
のＴｉＮ／Ｔｉ膜３５ａ，３５ｂをレジストパターンを
マスクにパターニングし、図７（Ｈ）の工程で、図７
（Ｇ）の構造上に例えばＳｉＯ2 よりなる層間絶縁膜３
６を堆積する。
【００２６】図１０（Ａ）〜図１２（Ｇ）は図７（Ｆ）
から図７（Ｇ）の間の工程を詳細に示す。図１０（Ａ）
は図７（Ｆ）に対応しており、図１０（Ａ）の工程に続
く図１０（Ｂ）の工程において前記Ｗ層３５上に形成し
たいＷパターンに対応したレジストパターン４０が形成
される。
から図７（Ｇ）の間の工程を詳細に示す。図１０（Ａ）
は図７（Ｆ）に対応しており、図１０（Ａ）の工程に続
く図１０（Ｂ）の工程において前記Ｗ層３５上に形成し
たいＷパターンに対応したレジストパターン４０が形成
される。
【００２７】次に、図１０（Ｃ）の工程において図１０
（Ｂ）の構造はドライエッチング装置中に導入され、前
記レジストパターン４０をマスクに前記ＴｉＮ／Ｔｉ膜
３５ｂがＣｌ2 を使ったＲＩＥ法によりパターニングさ
れる。さらに、図１１（Ｄ）の工程において図１０
（Ｃ）のＷ膜３５が、図１０（Ｃ）の工程と同一のドラ
イエッチング装置中において、図１０（Ｃ）の工程に連
続して、前記レジストパターン４０をマスクに、ＮＦ3
とＡｒの混合ガスあるいはＳＦ6 とＡｒの混合ガスをエ
ッチングガスとして使ったＲＩＥ法によりパターニング
される。
（Ｂ）の構造はドライエッチング装置中に導入され、前
記レジストパターン４０をマスクに前記ＴｉＮ／Ｔｉ膜
３５ｂがＣｌ2 を使ったＲＩＥ法によりパターニングさ
れる。さらに、図１１（Ｄ）の工程において図１０
（Ｃ）のＷ膜３５が、図１０（Ｃ）の工程と同一のドラ
イエッチング装置中において、図１０（Ｃ）の工程に連
続して、前記レジストパターン４０をマスクに、ＮＦ3
とＡｒの混合ガスあるいはＳＦ6 とＡｒの混合ガスをエ
ッチングガスとして使ったＲＩＥ法によりパターニング
される。
【００２８】さらに、図１１（Ｅ）の工程において前記
同一のドライエッチング装置中において、図１１（Ｄ）
の工程に連続して、前記レジストパターン４０をマスク
に、Ｃｌ2 をエッチングガスとして前記ＴｉＮ／Ｔｉ膜
３４ｃがＲＩＥ法によりパターニングされる。本実施例
では、さらに図１１（Ｆ）の工程において、図１１
（Ｅ）の工程で得られた構造に対して、前記同一のドラ
イエッチング装置中において、図１１（Ｅ）の工程に連
続して、通常の酸素プラズマＲＩＥ工程で使われる密度
が１０9 〜１０10ｃｍ-3程度のＯ2 あるいはＯ3 プラズ
マを形成し、前記レジストパターン４０をアッシングす
る。その際、本実施例では、前記プラズマ密度を使うこ
とにより、前記Ｗパターン３５およびその下のＴｉＮ／
Ｔｉ膜３４ｃの側壁に付着していたＣｌ2 がＯ2 に置き
換えられる。図１１（Ｆ）の工程では、前記レジストパ
ターン４０を除去する際に、レジストパターン４０の側
壁部に形成されていた付着物４０ａあるいは４０ｂが残
留しラビットイヤーを形成する。
同一のドライエッチング装置中において、図１１（Ｄ）
の工程に連続して、前記レジストパターン４０をマスク
に、Ｃｌ2 をエッチングガスとして前記ＴｉＮ／Ｔｉ膜
３４ｃがＲＩＥ法によりパターニングされる。本実施例
では、さらに図１１（Ｆ）の工程において、図１１
（Ｅ）の工程で得られた構造に対して、前記同一のドラ
イエッチング装置中において、図１１（Ｅ）の工程に連
続して、通常の酸素プラズマＲＩＥ工程で使われる密度
が１０9 〜１０10ｃｍ-3程度のＯ2 あるいはＯ3 プラズ
マを形成し、前記レジストパターン４０をアッシングす
る。その際、本実施例では、前記プラズマ密度を使うこ
とにより、前記Ｗパターン３５およびその下のＴｉＮ／
Ｔｉ膜３４ｃの側壁に付着していたＣｌ2 がＯ2 に置き
換えられる。図１１（Ｆ）の工程では、前記レジストパ
ターン４０を除去する際に、レジストパターン４０の側
壁部に形成されていた付着物４０ａあるいは４０ｂが残
留しラビットイヤーを形成する。
【００２９】次に、図１２（Ｇ）の工程において、前記
図１１（Ｆ）の構造をドライエッチング装置から取り出
し、ウェットエッチング装置中において前記ラビットイ
ヤー４０ａ，４０ｂを除去する。あるいは、本実施例に
おいて図１１（Ｆ）の工程において、前記酸素含有プラ
ズマの代わりにＨ2 ，Ｈ2 Ｏ，ＮＨ3 ，ＣＨ4 あるいは
混合物等、水素を含有するガス中に形成したプラズマに
より、処理を行なってもよい。この場合には、前記Ｗパ
ターン３５あるいはその下のＴｉＮ／Ｔｉパターン３４
ｃの露出部に残留していたＣｌ2 がプラズマ中のＨと反
応し、揮発性のＨＣｌとなって除去される。水素含有プ
ラズマを使う場合にも、前記プラズマ処理は１０9 〜１
０10ｃｍ-3程度の電子密度のプラズマ中で行なうのが好
ましい。
図１１（Ｆ）の構造をドライエッチング装置から取り出
し、ウェットエッチング装置中において前記ラビットイ
ヤー４０ａ，４０ｂを除去する。あるいは、本実施例に
おいて図１１（Ｆ）の工程において、前記酸素含有プラ
ズマの代わりにＨ2 ，Ｈ2 Ｏ，ＮＨ3 ，ＣＨ4 あるいは
混合物等、水素を含有するガス中に形成したプラズマに
より、処理を行なってもよい。この場合には、前記Ｗパ
ターン３５あるいはその下のＴｉＮ／Ｔｉパターン３４
ｃの露出部に残留していたＣｌ2 がプラズマ中のＨと反
応し、揮発性のＨＣｌとなって除去される。水素含有プ
ラズマを使う場合にも、前記プラズマ処理は１０9 〜１
０10ｃｍ-3程度の電子密度のプラズマ中で行なうのが好
ましい。
【００３０】あるいは、本実施例において図１１（Ｆ）
の工程において、前記酸素含有プラズマの代わりにＮＦ
3 ，ＳＦ6 ，ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，ＣＨ
2 Ｆ2 ，Ｃ 4 Ｆ8 あるいは混合ガス中に形成したプラズ
マにより処理を行なってもよい。この場合には、前記Ｗ
パターン３５あるいはその下のＴｉＮ／Ｔｉパターン３
４ｃの露出部に残留していたＣｌ2 がプラズマ中のＦに
より置き換えられる。かかるＦ含有プラズマを使う場合
にも、前記プラズマ処理は１０9 〜１０10ｃｍ-3程度の
電子密度のプラズマ中で行なうのが好ましい。このう
ち、ＮＦ3 あるいはＳＦ 6 はＷ層のドライエッチングに
使われるガスであり、図１１（Ｆ）の工程をドライエッ
チング装置中で実行する場合、特別なガスを用意する必
要はない。また、ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，ＣＨ2
Ｆ2 ，Ｃ4 Ｆ8 は一般式がＣx Ｈy Ｆz （ｘ≫１，ｙ≫
０，ｚ≫１）で表されるフレオンガスであり、容易に入
手可能である。
の工程において、前記酸素含有プラズマの代わりにＮＦ
3 ，ＳＦ6 ，ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，ＣＨ
2 Ｆ2 ，Ｃ 4 Ｆ8 あるいは混合ガス中に形成したプラズ
マにより処理を行なってもよい。この場合には、前記Ｗ
パターン３５あるいはその下のＴｉＮ／Ｔｉパターン３
４ｃの露出部に残留していたＣｌ2 がプラズマ中のＦに
より置き換えられる。かかるＦ含有プラズマを使う場合
にも、前記プラズマ処理は１０9 〜１０10ｃｍ-3程度の
電子密度のプラズマ中で行なうのが好ましい。このう
ち、ＮＦ3 あるいはＳＦ 6 はＷ層のドライエッチングに
使われるガスであり、図１１（Ｆ）の工程をドライエッ
チング装置中で実行する場合、特別なガスを用意する必
要はない。また、ＣＦ4 ，ＣＨＦ3 ，Ｃ2 Ｆ6 ，ＣＨ2
Ｆ2 ，Ｃ4 Ｆ8 は一般式がＣx Ｈy Ｆz （ｘ≫１，ｙ≫
０，ｚ≫１）で表されるフレオンガスであり、容易に入
手可能である。
【００３１】さらに本実施例では、図８（Ｉ）の工程に
おいて図７（Ｈ）の層間絶縁膜３６を前記Ｗパターン３
５上のＴｉＮ膜３５ｂが露出するまで研磨し、層間絶縁
膜膜３６を平坦化する。図８（Ｉ）の研磨工程は、前記
Ｗパターン３５上のＴｉＮ膜３５ｂが露出するまで急速
に進行し、その結果層間絶縁膜３３上に残っている層間
絶縁膜３６の厚さは、前記Ｗパターン３５の厚さにより
実質的に規制される。Ｗパターン３５の厚さは、図７
（Ｆ）の工程においてＷ膜３５をＣＶＤ法により形成す
る際に精度よく制御されるため、本発明により層間絶縁
膜３６の厚さを所望の値に正確に制御することが可能に
なる。また、ＣＭＰ工程において研磨剤を例えばＭｎ酸
化物など、適当に選ぶことにより、ＴｉＮ／Ｔｉ膜３５
ｂを効果的な研磨ストッパとして使うことができる。
おいて図７（Ｈ）の層間絶縁膜３６を前記Ｗパターン３
５上のＴｉＮ膜３５ｂが露出するまで研磨し、層間絶縁
膜膜３６を平坦化する。図８（Ｉ）の研磨工程は、前記
Ｗパターン３５上のＴｉＮ膜３５ｂが露出するまで急速
に進行し、その結果層間絶縁膜３３上に残っている層間
絶縁膜３６の厚さは、前記Ｗパターン３５の厚さにより
実質的に規制される。Ｗパターン３５の厚さは、図７
（Ｆ）の工程においてＷ膜３５をＣＶＤ法により形成す
る際に精度よく制御されるため、本発明により層間絶縁
膜３６の厚さを所望の値に正確に制御することが可能に
なる。また、ＣＭＰ工程において研磨剤を例えばＭｎ酸
化物など、適当に選ぶことにより、ＴｉＮ／Ｔｉ膜３５
ｂを効果的な研磨ストッパとして使うことができる。
【００３２】図８（Ｉ）の工程の後、図８（Ｊ）の工程
において前記平坦化された層間絶縁膜３６上に別の層間
絶縁膜３７を形成する。層間絶縁膜３６の表面は先の研
磨工程により実質的に完全に平坦化されているため、層
間絶縁膜３７は、ＣＶＤ法等により、所望の厚さに正確
に形成することができる。次に、図８（Ｋ）の工程にお
いて、前記層間絶縁膜３７中に、前記導体層３５を露出
するコンタクトホール３７Ａを形成し、さらに、図９
（Ｌ）の工程で前記層間絶縁膜３７上に前記コンタクト
ホール３７Ａを埋めるようにＴｉＮ層３８ａおよびＷ層
３８を順次堆積する。さらに、図９（Ｍ）の工程で、堆
積したＷ層３８を例えばＭｎＯ2 研磨剤を使ったＣＭＰ
工程により図７（Ｅ）の工程と同様に除去し、前記コン
タクトホール３７Ａを埋める導体プラグ３８Ａを形成す
る。
において前記平坦化された層間絶縁膜３６上に別の層間
絶縁膜３７を形成する。層間絶縁膜３６の表面は先の研
磨工程により実質的に完全に平坦化されているため、層
間絶縁膜３７は、ＣＶＤ法等により、所望の厚さに正確
に形成することができる。次に、図８（Ｋ）の工程にお
いて、前記層間絶縁膜３７中に、前記導体層３５を露出
するコンタクトホール３７Ａを形成し、さらに、図９
（Ｌ）の工程で前記層間絶縁膜３７上に前記コンタクト
ホール３７Ａを埋めるようにＴｉＮ層３８ａおよびＷ層
３８を順次堆積する。さらに、図９（Ｍ）の工程で、堆
積したＷ層３８を例えばＭｎＯ2 研磨剤を使ったＣＭＰ
工程により図７（Ｅ）の工程と同様に除去し、前記コン
タクトホール３７Ａを埋める導体プラグ３８Ａを形成す
る。
【００３３】さらに図９（Ｍ）の構造上に配線パターン
および層間絶縁膜を形成し、半導体装置を完成させる。
以上の実施例では、本発明を多層配線構造中のＷ配線パ
ターンの形成に関連して説明したが、本発明はかかる特
定の構造に限定されるものではなく、例えばゲート電極
２２の形成に対しても適用可能である。
および層間絶縁膜を形成し、半導体装置を完成させる。
以上の実施例では、本発明を多層配線構造中のＷ配線パ
ターンの形成に関連して説明したが、本発明はかかる特
定の構造に限定されるものではなく、例えばゲート電極
２２の形成に対しても適用可能である。
【００３４】さらに、本発明は上記の実施例に限定され
るものではなく、特許請求の範囲に記載した要旨内にお
いて様々な変形・変更が可能である。
るものではなく、特許請求の範囲に記載した要旨内にお
いて様々な変形・変更が可能である。
【００３５】
【発明の効果】請求項１〜９記載の本発明の特徴によれ
ば、Ｔｉを含む導電膜上に形成されたＷを含む導電膜を
ドライエッチングする際に、前記Ｔｉを含む導電膜のド
ライエッチングが前記Ｗを含む導電膜のドライエッチン
グに引き続いて完了した時点で残留しているＣｌ2 が、
追加のプラズマ処理を行なうことにより除去され、その
結果前記Ｔｉを含む膜とＷを含む膜との間の電池効果に
よる前記Ｔｉを含む膜のアフタコロージョンの問題が回
避される。
ば、Ｔｉを含む導電膜上に形成されたＷを含む導電膜を
ドライエッチングする際に、前記Ｔｉを含む導電膜のド
ライエッチングが前記Ｗを含む導電膜のドライエッチン
グに引き続いて完了した時点で残留しているＣｌ2 が、
追加のプラズマ処理を行なうことにより除去され、その
結果前記Ｔｉを含む膜とＷを含む膜との間の電池効果に
よる前記Ｔｉを含む膜のアフタコロージョンの問題が回
避される。
【図１】従来の多層配線構造を有する半導体装置の構成
を示す図である。
を示す図である。
【図２】本発明の基礎となる実験で使われた試料の構成
を示す図である。
を示す図である。
【図３】（Ａ）〜（Ｃ）は、本発明の基礎となる実験で
発見された問題点を示す図である。
発見された問題点を示す図である。
【図４】（Ａ），（Ｂ）は、本発明の基礎となる実験で
発見された現象のメカニズムを説明する図である。
発見された現象のメカニズムを説明する図である。
【図５】本発明の方法により形成された導体パターンを
示す図である。
示す図である。
【図６】（Ａ）〜（Ｄ）は、本発明の一実施例による半
導体装置の製造工程を示す図（その１）である。
導体装置の製造工程を示す図（その１）である。
【図７】（Ｅ）〜（Ｈ）は、本発明の一実施例による半
導体装置の製造工程を示す図（その２）である。
導体装置の製造工程を示す図（その２）である。
【図８】（Ｉ）〜（Ｋ）は、本発明の一実施例による半
導体装置の製造工程を示す図（その３）である。
導体装置の製造工程を示す図（その３）である。
【図９】（Ｌ）〜（Ｍ）は、本発明の一実施例による半
導体装置の製造工程を示す図（その４）である。
導体装置の製造工程を示す図（その４）である。
【図１０】（Ａ）〜（Ｃ）は、図７（Ｆ）から（Ｇ）の
間の工程を詳細に示す図（その１）である。
間の工程を詳細に示す図（その１）である。
【図１１】（Ｄ）〜（Ｆ）は、図７（Ｆ）から（Ｇ）の
間の工程を詳細に示す図（その２）である。
間の工程を詳細に示す図（その２）である。
【図１２】（Ｇ）は、本発明の一実施例による半導体装
置の製造工程を示す図（その３）である。
置の製造工程を示す図（その３）である。
１０ 半導体装置 １１，２１，３１ 基板 １１ａ，３１ａ フィールド酸化膜 １１ｂ，１１ｃ，３１ｂ，３１ｃ 拡散領域 １１ｄ，３１ｄ チャネル領域 １２，３２ ゲート電極 １２ａ，１２ｂ，３２ａ，３２ｂ 側壁絶縁膜 １３，３３ 第１層間絶縁膜 １３Ａ，３３Ａ 第１層コンタクトホール １４，１８，３８ Ｗプラグ １４ａ，１５ａ，１７ａ，１８ａ，２３，３４ｃ，３５
ｂ，３８ａ ＴｉＮ／Ｔｉ膜 １４ｂ，１８ｂ，３４ｂ シーム １５，３５ Ｗパターン １７，３５ 第２層層間絶縁膜 １７Ａ，３７Ａ 第２層コンタクトホール ２２ ＰＳＧ膜 ２４ Ｗ膜 ２５ 反射防止膜 ２６，４０ レジストパターン
ｂ，３８ａ ＴｉＮ／Ｔｉ膜 １４ｂ，１８ｂ，３４ｂ シーム １５，３５ Ｗパターン １７，３５ 第２層層間絶縁膜 １７Ａ，３７Ａ 第２層コンタクトホール ２２ ＰＳＧ膜 ２４ Ｗ膜 ２５ 反射防止膜 ２６，４０ レジストパターン
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/768 Ｈ０１Ｌ 21/90 Ａ Ｆターム(参考） 4M104 AA01 BB30 CC05 DD16 DD37 DD43 DD65 DD66 DD77 FF13 FF18 FF22 GG09 HH20 5F004 AA08 BA04 DA00 DA01 DA02 DA04 DA15 DA16 DA17 DA18 DA22 DA23 DA24 DA25 DA26 DA27 DB12 5F033 HH18 HH19 HH33 JJ01 JJ18 JJ19 JJ33 KK01 KK18 KK19 KK33 MM08 NN06 NN07 PP06 PP15 QQ00 QQ13 QQ15 QQ16 QQ19 QQ48 RR04 SS11 TT08 XX00 XX18
Claims (9)
- 【請求項１】 Ｔｉを含む第１の層と、前記第１の層上
に形成され、Ｗを含む第２の層とよりなる導体パターン
を含む半導体装置の製造方法において、 前記導体パターンをドライエッチングによりパターニン
グする工程と、 前記パターニング工程の後、前記導体パターンをＯを含
むプラズマに晒すことを特徴とする半導体装置の製造方
法。 - 【請求項２】 前記Ｏを含むプラズマは、Ｏ2 ，Ｏ3 お
よびこれらの混合物のいずれかより選ばれるガス中に、
酸素プラズマＲＩＥ工程で使われるのと同様な条件で形
成されることを特徴とする請求項１記載の半導体装置の
製造方法。 - 【請求項３】 Ｔｉを含む第１の層と、前記第１の層上
に形成され、Ｗを含む第２の層とよりなる導体パターン
を含む半導体装置の製造方法において、 前記導体パターンをドライエッチングによりパターニン
グする工程と、 前記パターニング工程の後、前記導体パターンをＨを含
むプラズマに晒す工程とを特徴とする半導体装置の製造
方法。 - 【請求項４】 前記Ｈを含むプラズマは、Ｈ2 ，Ｈ
2 Ｏ，ＮＨ3 ，ＣＨ4 およびこれらの混合物のいずれか
より選ばれるガス中に形成されることを特徴とする請求
項３記載の半導体装置の製造方法。 - 【請求項５】 Ｔｉを含む第１の層と、前記第１の層上
に形成され、Ｗを含む第２の層とよりなる導体パターン
を含む半導体装置の製造方法において、 前記導体パターンをドライエッチングによりパターニン
グする工程と、 前記パターニング工程の後、前記導体パターンをＦを含
むプラズマに晒す工程とを特徴とする半導体装置の製造
方法。 - 【請求項６】 前記Ｆを含むプラズマは、ＮＦ3 ，ＳＦ
6 ，ＣＦ4 ，ＣＨＦ 3 ，Ｃ2 Ｆ6 ，ＣＨ2 Ｆ2 ，Ｃ4 Ｆ
8 およびこれらの混合物のいずれかより選ばれるス中に
形成されることを特徴とする請求項５記載の半導体装置
の製造方法。 - 【請求項７】 前記Ｆを含むプラズマは、化学式Ｃx Ｈ
y Ｆz （ｘ≧１，ｙ≧０，ｚ≧１）で表されＣｌ，Ｂｒ
およびＩを実質的に含まないフレオンガス中に形成され
ることを特徴とする請求項５記載の半導体装置の製造方
法。 - 【請求項８】 前記導体パターンをプラズマに晒す工程
は、前記パターニング工程の後、前記導体パターンを大
気に晒すよりも前に実行されることを特徴とする請求項
１〜７のうち、いずれか一項記載の半導体装置の製造方
法。 - 【請求項９】 前記導体パターンをパターニングする工
程は、前記第２の層をＦを含むエッチングガス中でドラ
イエッチングする工程と、前記第１の層をＣｌを含むエ
ッチングガス中でドライエッチングする工程とよりなる
ことを特徴とする請求項１〜８のうち、いずれか一項記
載の半導体装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10313534A JP2000138224A (ja) | 1998-11-04 | 1998-11-04 | 半導体装置の製造方法 |
| KR1019990024311A KR100496070B1 (ko) | 1998-11-04 | 1999-06-25 | 반도체 장치의 제조 방법 |
| US09/342,054 US6599841B2 (en) | 1998-11-04 | 1999-06-29 | Method for manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10313534A JP2000138224A (ja) | 1998-11-04 | 1998-11-04 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000138224A true JP2000138224A (ja) | 2000-05-16 |
Family
ID=18042483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10313534A Pending JP2000138224A (ja) | 1998-11-04 | 1998-11-04 | 半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6599841B2 (ja) |
| JP (1) | JP2000138224A (ja) |
| KR (1) | KR100496070B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040051296A (ko) * | 2002-12-12 | 2004-06-18 | 주식회사 하이닉스반도체 | 텅스텐 공정을 이용한 반도체 소자의 제조 방법 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7311852B2 (en) * | 2001-03-30 | 2007-12-25 | Lam Research Corporation | Method of plasma etching low-k dielectric materials |
| KR100502673B1 (ko) * | 2002-07-05 | 2005-07-22 | 주식회사 하이닉스반도체 | 반도체소자의 티타늄막 형성방법 및 배리어금속막 형성방법 |
| GB0318215D0 (en) | 2003-08-04 | 2003-09-03 | Element Six Ltd | Diamond microelectrodes |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4325984B2 (en) | 1980-07-28 | 1998-03-03 | Fairchild Camera & Inst | Plasma passivation technique for the prevention of post-etch corrosion of plasma-etched aluminum films |
| KR930006140B1 (ko) * | 1988-01-21 | 1993-07-07 | 세이꼬 엡슨 가부시끼가이샤 | Mis형 반도체 집적회로장치 |
| JPH0663097B2 (ja) | 1989-01-18 | 1994-08-17 | 岩谷産業株式会社 | 膜形成操作系におけるフツ化物系ガスによるクリーニング後の汚染除去方法 |
| JP2830658B2 (ja) * | 1992-11-25 | 1998-12-02 | 日本電気株式会社 | 微細金属配線形成方法 |
| JP3240724B2 (ja) * | 1993-02-09 | 2001-12-25 | ソニー株式会社 | 配線形成方法 |
| JPH0714824A (ja) | 1993-06-18 | 1995-01-17 | Hitachi Ltd | プラズマ処理方法 |
| US5545289A (en) * | 1994-02-03 | 1996-08-13 | Applied Materials, Inc. | Passivating, stripping and corrosion inhibition of semiconductor substrates |
| JP2861785B2 (ja) | 1994-02-15 | 1999-02-24 | 日本電気株式会社 | 半導体装置の配線の形成方法 |
| US5405491A (en) * | 1994-03-04 | 1995-04-11 | Motorola Inc. | Plasma etching process |
| US5609775A (en) * | 1995-03-17 | 1997-03-11 | Chartered Semiconductor Manufacturing Pte Ltd. | Dry etch process for titanium-tungsten films |
| US5575888A (en) * | 1995-04-14 | 1996-11-19 | The United States Of America As Represented By The Secretary Of The Navy | Sidewall passivation by oxidation during refractory-metal plasma etching |
| JPH08321545A (ja) * | 1995-05-24 | 1996-12-03 | Yamaha Corp | 配線形成法 |
| US5654233A (en) * | 1996-04-08 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company Ltd | Step coverage enhancement process for sub half micron contact/via |
| US5654234A (en) * | 1996-04-29 | 1997-08-05 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a void-free tungsten-plug contact in the presence of a contact opening overhang |
| US5677237A (en) * | 1996-06-21 | 1997-10-14 | Taiwan Semiconductor Manufacturing Company Ltd. | Process for removing seams in tungsten plugs |
-
1998
- 1998-11-04 JP JP10313534A patent/JP2000138224A/ja active Pending
-
1999
- 1999-06-25 KR KR1019990024311A patent/KR100496070B1/ko not_active IP Right Cessation
- 1999-06-29 US US09/342,054 patent/US6599841B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040051296A (ko) * | 2002-12-12 | 2004-06-18 | 주식회사 하이닉스반도체 | 텅스텐 공정을 이용한 반도체 소자의 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6599841B2 (en) | 2003-07-29 |
| US20010003675A1 (en) | 2001-06-14 |
| KR100496070B1 (ko) | 2005-06-17 |
| KR20000034878A (ko) | 2000-06-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6789614B2 (ja) | 不揮発性金属材料をエッチングする方法 | |
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| US6291137B1 (en) | Sidewall formation for sidewall patterning of sub 100 nm structures | |
| JP2000311899A (ja) | 半導体デバイスの製造方法 | |
| JP3571784B2 (ja) | 半導体装置の配線形成方法 | |
| US5254213A (en) | Method of forming contact windows | |
| US20080160739A1 (en) | Method for fabricating semiconductor device | |
| JP2000091318A (ja) | 半導体装置の製造方法 | |
| JP2003124315A (ja) | 半導体装置の製造方法 | |
| JP2000100749A (ja) | 半導体装置および半導体装置の製造方法 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| JP2000138224A (ja) | 半導体装置の製造方法 | |
| US20060188827A1 (en) | Selective surface exposure, cleans and conditioning of the germanium film in a Ge photodetector | |
| JP2639369B2 (ja) | 半導体装置の製造方法 | |
| JP2861785B2 (ja) | 半導体装置の配線の形成方法 | |
| JPH113892A (ja) | 半導体装置の製造方法 | |
| KR0155801B1 (ko) | 반도체 장치 다층배선 형성방법 | |
| JP2725695B2 (ja) | 半導体装置の製造方法 | |
| KR100278995B1 (ko) | 반도체장치의 비어홀 형성방법 | |
| KR100464384B1 (ko) | 반도체장치의비아홀형성방법 | |
| JP4620964B2 (ja) | 金属膜のパターン形成方法 | |
| JP2808591B2 (ja) | 半導体装置 | |
| KR20040001478A (ko) | 금속 배선 형성 방법 | |
| JP2003257951A (ja) | 半導体製造装置 | |
| KR20050011210A (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050610 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050830 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070413 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070417 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070418 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080226 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080624 |