KR101185987B1 - 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법 - Google Patents

듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법 Download PDF

Info

Publication number
KR101185987B1
KR101185987B1 KR1020090053063A KR20090053063A KR101185987B1 KR 101185987 B1 KR101185987 B1 KR 101185987B1 KR 1020090053063 A KR1020090053063 A KR 1020090053063A KR 20090053063 A KR20090053063 A KR 20090053063A KR 101185987 B1 KR101185987 B1 KR 101185987B1
Authority
KR
South Korea
Prior art keywords
type impurity
type
doping
impurity ions
ions
Prior art date
Application number
KR1020090053063A
Other languages
English (en)
Other versions
KR20100134439A (ko
Inventor
노경봉
이승미
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020090053063A priority Critical patent/KR101185987B1/ko
Priority to US12/650,833 priority patent/US8003501B2/en
Publication of KR20100134439A publication Critical patent/KR20100134439A/ko
Application granted granted Critical
Publication of KR101185987B1 publication Critical patent/KR101185987B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3215—Doping the layers
    • H01L21/32155—Doping polycristalline - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823842—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different gate conductor materials or different gate conductor implants, e.g. dual gate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

본 발명의 듀얼 폴리 게이트의 p형 불순물 도핑방법은, 기판 위에 게이트절연막을 개재하여 형성되며, n형 불순물이온이 도핑된 폴리실리콘막의 p형 영역을 노출시키는 단계와, 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 이온임플란트방법을 사용하여 도핑시키는 단계와, 그리고 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 플라즈마도핑방법을 사용하여 도핑시키는 단계를 포함한다.
듀얼 폴리 게이트, 보론 관통(penetration), 폴리디플리션율(PDR), 플라즈마도핑(PLD)

Description

듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법{Method of doping p-type impurity ions in dual poly gate and forming the dual poly gate using the same}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 듀얼 폴리 게이트의 p형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법에 관한 것이다.
최근 반도체소자의 집적도가 증가함에 따라, p형 모스트랜지스터와 n형 모스트랜지스터가 동일한 기판에 배치되는 상보형 모스(CMOS; Complementary Metal Oxide Semiconductor) 트랜지스터의 응용범위가 점점 확대되고 있다. 일반적인 상보형 모스 트랜지스터에 있어서, p형 모스 트랜지스터는 매몰된 채널구조(buried channel structure)를 갖는 것으로 알려져 있다. 매몰된 채널구조를 갖는 경우, 소자의 집적도가 증가함에 따라 채널길이가 감소되고, 채널길이가 감소됨에 따라 인가되는 전계의 영향을 크게 받아 결국 누설전류특성이 열화된다. 따라서 최근에는 표면 채널구조의 p형 모스 트랜지스터를 구현하기 위해 듀얼 게이트 구조를 채용하고 있다. 듀얼 게이트 구조는, p형 모스 트랜지스터가 형성되는 영역에는 p형 불순 물영역, 예컨대 보론(B)을 주입한 p형 게이트가 배치되고, n형 모스 트랜지스터가 형성되는 영역에는 n형 불순물영역, 예컨대 포스포러스(P)를 주입한 n형 게이트가 배치되는 구조를 의미한다.
듀얼 게이트 구조를 형성하는 일반적인 방법을 설명하면, 먼저 반도체기판 위에 게이트절연막을 형성하고, 그 위에 게이트도전막으로서 폴리실리콘막을 형성한다. 폴리실리콘막 형성시 n형 불순물이온을 도핑시킨다. 다음에 p형 모스 트랜지스터 영역을 노출시키는 포토레지스트막패턴을 이용한 이온주입공정을 수행하여, p형 모스 트랜지스터 영역의 폴리실리콘막 내에 p형 불순물이온을 주입한다. p형 불순물이온은 플라즈마 도핑(PLAD; Plasma Doping) 방법을 사용하여 수행한다. 이와 같은 이온주입에 의해, p형 모스 트랜지스터 영역의 폴리실리콘막 도전형은 n형에서 p형으로 전환된다. 이후 열처리를 통한 불순물이온 확산공정을 통해, n형 모스 트랜지스터 영역에는 n형 도전형의 폴리게이트가 형성되고, p형 모스 트랜지스터 영역에는 p형 도전형의 폴리게이트가 형성된다.
도 1a 및 도 1b는 플라즈마 도핑 방법을 이용한 p형 불순물이온의 농도 프로파일을 나타내 보인 그래프들이다. 구체적으로 도 1a는 에너지 증가에 따른 농도 프로파일 변화를 나타낸 그래프이고, 도 1b는 도즈(dose) 증가에 따른 농도 프로파일 변화를 나타낸 그래프이다. 도 1a에서 화살표(110)로 나타낸 바와 같이, 에너지가 증가할수록 표면에서의 농도는 변화하지 않고(도면에서 "A" 참조), 단지 기울기만 변화되는 농도 프로파일을 나타낸다. 또한 도 1b에서 화살표(120)로 나타낸 바와 같이, 도즈가 증가할수록 전체적으로 농도가 균일하게 증가되는 농도 프로파일 을 나타낸다.
이와 같이 플라즈마 도핑 방법을 이용하는 경우, 폴리실리콘막 내의 농도 프로파일을 균일하게 하기가 용이하지 않다. 이와 같은 문제를 야기하는 이유들 중 하나는 플라즈마 도핑 방법의 경우 불순물이온의 평균투과깊이를 의미하는 투영범위(Rp; Projected Range)가 없기 때문이다. 이와 같이 도핑 프로파일의 적절한 조절이 어려워짐에 따라, 특히 게이트절연막과 인접한 부분에서의 p형 불순물이온의 농도가 낮게 되면, p형 모스 트랜지스터 영역의 폴리 디플리션율(PDR; Poly Depletion Rate)의 열화가 유발된다. 폴리 디플리션율(PDR) 특성이 열화되면, 마치 게이트 산화막의 두께가 증가하는 것과 동일한 효과를 나타내며, 소자의 동작특성을 열화시킨다. 이를 억제하기 위해 게이트절연막과 인접한 부분에서의 p형 불순물이온의 에너지나 농도를 증가시키게 되면, 도 1a의 "B" 및 도 1b의 "C"로 나타낸 바와 같이, p형 불순물이온이 도핑되는 깊이가 깊이져서 폴리실리콘막 하부의 게이트절연막으로 p형 불순물이온이 관통(penetration)되는 문제가 발생될 수 있다.
본 발명이 해결하고자 하는 과제는, p형 폴리게이트의 p형 불순물이온의 도핑 프로파일을 적절하게 조절하여 p형 불순물이온의 게이트절연막으로의 관통없이 폴리디플리션율(PDR) 특성의 열화가 억제되도록 하는 듀얼 폴리 게이트의 p형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법을 제공하는 것이다.
일 실시예에 따른 듀얼 폴리 게이트의 p형 불순물 도핑방법은, 기판 위에 게이트절연막을 개재하여 형성되며, n형 불순물이온이 도핑된 폴리실리콘막의 p형 영역을 노출시키는 단계와, 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 이온임플란트방법을 사용하여 도핑시키는 단계와, 그리고 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 플라즈마도핑방법을 사용하여 도핑시키는 단계를 포함한다.
일 예에서, p형 불순물이온으로 보론(B) 이온을 사용할 수 있다.
일 예에서, 이온임플란트방법을 사용하여 p형 불순물이온을 도핑시키는 단계는, p형 불순물이온이 게이트절연막으로 투과되지 않을 정도의 에너지 및 도즈로 수행하는 것이 바람직하다.
일 예에서, 도핑된 p형 불순물이온을 확산시키기 위한 열처리를 수행하는 단계를 더 포함할 수 있다. 이 경우 열처리는 급속열처리공정(RTP)을 사용하여 수행할 수 있다.
다른 실시예에 따른 듀얼 폴리 게이트 형성방법은, n형 폴리 게이트가 배치되는 n형 영역 및 p형 폴리 게이트가 배치되는 p형 영역을 갖는 기판 위에 게이트절연막을 형성하는 단계와, 게이트절연막 위에 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계와, p형 영역의 폴리실리콘막을 노출시키는 단계와, 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 이온임플란트방법을 사용하여 도핑시키는 단계와, 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 플라즈마도핑방법을 사용하여 도핑시키는 단계와, 그리고 n형 불순물이온 및 p형 불순물이온을 확산시키기 위한 열처리를 수행하는 단계를 포함한다.
일 예에서, n형 불순물이온으로 포스포러스(P) 이온을 사용할 수 있고, p형 불순물이온으로 보론(B) 이온을 사용할 수 있다.
일 예에서, 이온임플란트방법을 사용하여 p형 불순물이온을 도핑시키는 단계는, p형 불순물이온이 게이트절연막으로 투과되지 않을 정도의 에너지 및 도즈로 수행하는 것이 바람직하다.
일 예에서, 열처리는 급속열처리공정(RTP)을 사용하여 수행할 수 있다.
본 발명에 따르면, p형 불순물 도핑을, 폴리실리콘막 내의 특정영역에서의 도핑농도를 조절할 수 있는 이온임플란트방법을 사용하여 수행하는 단계와 플라즈마도핑 방법을 사용하여 수행하는 단계의 두 단계로 수행함으로써 게이트절연막으로의 불순물이온 관통이 발생하지 않도록 하면서 폴리디플리션율(PDR)의 열화를 억제할 수 있다는 이점이 제공된다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 듀얼 폴리 게이트의 p형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법을 설명하기 위하여 나타내 보인 단면도들이다. 그리고 도 6은 p형 불순물이온의 도핑 프로파일을 단계별로 구분하여 나타내 보인 그래프이다.
먼저 도 2를 참조하면, 실리콘과 같은 기판(200) 위에 게이트절연막(210)을 형성한다. 기판(200)은 n형 영역(200N) 및 p형 영역(200P)을 갖는다. n형 영역(200N)은 n형 모스 트랜지스터가 배치되는 영역, 즉 n형 폴리 게이트가 형성될 영역이고, p형 영역(200P)은 p형 모스 트랜지스터가 배치되는 영역, 즉 p형 폴리게이트가 형성될 영역이다. 게이트절연막(210)은 실리콘산화막으로 형성할 수 있지만, 반드시 이에 한정되는 것은 아니다. 게이트절연막(210)을 형성한 후 그 위에 게이트도전막으로서 n형 불순물이온이 도핑된 폴리실리콘막(220)을 형성한다. n형 불순물이온으로는 포스포러스(P)를 사용하지만, 경우에 따라서 아스나이드(As)와 같은 다른 n형 도전형의 이온들을 사용할 수도 있다. 폴리실리콘막(220)에 대한 n형 불순물이온의 도핑은, 폴리실리콘막을 증착한 후에 별도의 n형 불순물이온 도핑공정을 통해 수행될 수 있거나, 또는 n형 불순물이온을 도핑시키면서 폴리실리콘막(220)을 증착시키는 방법을 통해 수행될 수 있다. 다음에 n형 영역(200N)의 폴리실리콘막(220)은 덮고, p형 영역(200P)의 폴리실리콘막(220)은 노출시키는 마스크막패턴(230)을 폴리실리콘막(220) 위에 형성한다. 마스크막패턴(230)은 이온주입마스크로 사용되며, 포토레지스트막으로 형성할 수 있다.
다음에 도 3을 참조하면, 노출된 p형 영역(200P)의 폴리실리콘막(220)에 대해 이온임플란트(ion implant) 방법을 사용한 p형 불순물이온 도핑을 수행한다. 여기서 이온임플란트 방법은, 통상의 이온주입장치를 사용하여 도핑과정을 수행하는 방법을 의미한다. p형 불순물이온으로는 보론(B) 이온을 사용한다. 이와 같은 이온임플란트 방법에 의해 p형 불순물이온을 도핑하게 되면, 도 6에서 참조부호 "610"으로 나타낸 바와 같이 특정 깊이에서 최고 농도(도면에서 "a"로 표시)를 나타내는 투영범위(Rp)를 갖는 프로파일이 형성된다. 또한 최대 깊이(도면에서 "b"로 표시)는 게이트절연막(210)으로의 보론(B) 이온이 관통되지 않을 정도의 깊이가 된다. 이와 같은 농도 프로파일에 따라, 최고 농도(a)를 나타내는 표면 부분에서의 보론(B) 이온은 후속의 확산공정을 통해 폴리실리콘막(220) 하부로 확산되어 폴리실리콘막(220)의 전체 영역 중에서 게이트절연막(210)과 인접한 영역에서의 보론(B) 이온의 농도를 충분히 증가시킬 수 있으며, 이에 따라 폴리디플리션율(PDR)의 열화을 억제시킬 수 있다. 또한 통상적으로 확산만을 통해서는 보론(B) 이온이 게이트절연막(210)으로 잘 관통되지 않으므로 이 과정에서 게이트절연막(210)으로의 보론(B) 이온의 관통 문제가 발생되지 않는다.
다음에 도 4를 참조하면, 노출된 p형 영역(200P)의 폴리실리콘막(220)에 대해 플라즈마도핑(PLAD) 방법을 사용한 p형 불순물이온 도핑을 수행한다. 여기서 v플라즈마도핑(PLAD) 방법은, 내부의 반응공간 내에 플라즈마를 여기시킨 후에 이 플라즈마를 이용하여 도핑시키는 플라즈마도핑챔버를 사용하여 도핑과정을 수행하는 방법을 의미한다. p형 불순물이온으로는 보론(B) 이온을 사용한다. 이와 같은 플라즈마도핑(PLAD) 방법에 의해 p형 불순물이온을 도핑하게 되면, 도 6에서 참조부호 "620"으로 나타낸 바와 같이 깊이에 반비례하는 농도 프로파일을 나타내게 된다. 프라즈마도핑(PLAD) 방법에 의한 보론(B) 이온 도핑시 에너지 또는 도즈를 적절하게 조절하여 보론(B) 이온이 게이트절연막(210)으로 관통되는 현상이 발생되지 않도록 한다. 이 경우 비록 폴리실리콘막(220) 하부에서의 도핑농도가 감소되지만, 도 2를 참조하여 설명한 바와 같이, 폴리실리콘막(220) 하부에서 감소된 보론(B) 이온의 도핑농도는 이온임플란트 방법을 통한 도핑에 의해 주입된 보론(B) 이온이 후속 확산공정에서 폴리실리콘막(220) 하부로 확산됨에 따라 보상된다.
다음에 도 5를 참조하면, 마스크막패턴(도 4의 230)을 제거하여 n형 영역(200N) 및 p형 영역(200P) 위의 폴리실리콘막(도 4의 220) 표면을 모두 노출시킨다. 다음에 열처리를 수행하여 폴리실리콘막(도 4의 220) 내에 주입된 n형 불순물이온 및 p형 불순물이온을 확산시킨다. 열처리는 급속열처리공정(RTP; Rapid Thermal Process)을 사용하여 수행할 수 있다. 이 열처리에 의해 n형 영역(200N)에는 n형 불순물이온이 도핑된 n형 폴리 게이트(220N)가 형성되고, p형 영역(200P)에는 p형 불순물이온이 도핑된 p형 폴리 게이트(220P)가 형성된다.
도 7은 본 실시예에 따라 도핑이 이루어진 보론(B) 이온의 농도 프로파일을 종래의 경우와 비교하기 위하여 나타내 보인 그래프이다. 도 7에서 참조부호 "710"으로 나타낸 선은, 본 실시예에서와 같이 보론(B) 이온을 이온임플란트 방법과 플라즈마도핑 방법을 사용하여 도핑시키고 열처리를 수행한 후의 농도 프로파일을 나타낸다. 그리고 참조부호 "720"으로 나타낸 선은, 종래의 경우와 같이 보론(B) 이 온을 플라즈마도핑 방법만을 사용하여 도핑시키고 열처리를 수행한 후의 농도 프로파일을 나타낸다. 도면에 나타난 바와 같이, 전체적으로 농도 차이가 크게 발생하지 않으며, 특히 도면에서 "E"로 나타낸 부분, 즉 게이트절연막에 인접한 폴리실리콘막의 하부에서의 도핑 농도는 본 실시예의 경우 상대적으로 더 높게 나타났으며, 이에 따라 p형 폴리 게이트의 폴리디플리션율(PDR) 특성이 종래의 경우에 비하여 향상된다는 것을 알 수 있다.
도 1a 및 도 1b는 플라즈마 도핑 방법을 이용한 p형 불순물이온의 농도 프로파일을 나타내 보인 그래프들이다.
도 2 내지 도 5는 본 발명의 일 실시예에 따른 듀얼 폴리 게이트의 p형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 6은 p형 불순물이온의 도핑 프로파일을 단계별로 구분하여 나타내 보인 그래프이다.
도 7은 본 실시예에 따라 도핑이 이루어진 보론(B) 이온의 농도 프로파일을 종래의 경우와 비교하기 위하여 나타내 보인 그래프이다.

Claims (9)

  1. 기판 위에 게이트절연막을 개재하여 형성되며, n형 불순물이온이 도핑된 폴리실리콘막의 p형 영역을 노출시키는 단계;
    상기 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 이온임플란트방법을 사용하여 n형 불순물이온이 도핑된 p형 영역의 폴리실리콘막을 p형으로 카운터 도핑시키는 단계; 및
    상기 노출된 p형 영역의 카운터 도핑된 폴리실리콘막에 p형 불순물이온을 플라즈마도핑방법을 사용하여 추가 도핑시키는 단계를 포함하는 듀얼 폴리 게이트의 p형 불순물 도핑방법.
  2. 제1항에 있어서,
    상기 p형 불순물이온으로 보론(B) 이온을 사용하는 듀얼 폴리 게이트의 p형 불순물 도핑방법.
  3. 제1항에 있어서,
    상기 이온임플란트방법을 사용하여 상기 p형 불순물이온을 도핑시키는 단계는, 상기 p형 불순물이온이 상기 게이트절연막으로 투과되지 않을 정도의 에너지 및 도즈로 수행하는 듀얼 폴리 게이트의 p형 불순물 도핑방법.
  4. 제1항에 있어서,
    상기 p형 불순물이온을 플라즈마도핑방법을 사용하여 도핑시킨 후, 상기 도핑된 p형 불순물이온을 확산시키기 위한 열처리를 수행하는 단계를 더 포함하는 듀얼 폴리 게이트의 p형 불순물 도핑방법.
  5. 제4항에 있어서,
    상기 열처리는 급속열처리공정(RTP)을 사용하여 수행하는 듀얼 폴리 게이트의 p형 불순물 도핑방법.
  6. n형 폴리 게이트가 배치되는 n형 영역 및 p형 폴리 게이트가 배치되는 p형 영역을 갖는 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 n형 불순물이온이 도핑된 n형 영역 및 p형 영역의 폴리실리콘막을 형성하는 단계;
    상기 p형 영역의 폴리실리콘막을 노출시키는 단계;
    상기 노출된 p형 영역의 폴리실리콘막에 p형 불순물이온을 이온임플란트방법을 사용하여 n형 불순물이온이 도핑된 p형 영역의 폴리실리콘막을 p형으로 카운터 도핑시키는 단계;
    상기 노출된 p형 영역의 카운터 도핑된 폴리실리콘막에 p형 불순물이온을 플라즈마도핑방법을 사용하여 추가 도핑시키는 단계; 및
    상기 n형 불순물이온 및 p형 불순물이온을 확산시키기 위한 열처리를 수행하는 단계를 포함하는 듀얼 폴리 게이트 형성방법.
  7. 제6항에 있어서,
    상기 n형 불순물이온으로 포스포러스(P) 이온을 사용하고, 상기 p형 불순물이온으로 보론(B) 이온을 사용하는 듀얼 폴리 게이트 형성방법.
  8. 제6항에 있어서,
    상기 이온임플란트방법을 사용하여 상기 p형 불순물이온을 도핑시키는 단계는, 상기 p형 불순물이온이 상기 게이트절연막으로 투과되지 않을 정도의 에너지 및 도즈로 수행하는 듀얼 폴리 게이트 형성방법.
  9. 제6항에 있어서,
    상기 열처리는 급속열처리공정(RTP)을 사용하여 수행하는 듀얼 폴리 게이트 형성방법.
KR1020090053063A 2009-06-15 2009-06-15 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법 KR101185987B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090053063A KR101185987B1 (ko) 2009-06-15 2009-06-15 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법
US12/650,833 US8003501B2 (en) 2009-06-15 2009-12-31 Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090053063A KR101185987B1 (ko) 2009-06-15 2009-06-15 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법

Publications (2)

Publication Number Publication Date
KR20100134439A KR20100134439A (ko) 2010-12-23
KR101185987B1 true KR101185987B1 (ko) 2012-09-25

Family

ID=43306784

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090053063A KR101185987B1 (ko) 2009-06-15 2009-06-15 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법

Country Status (2)

Country Link
US (1) US8003501B2 (ko)
KR (1) KR101185987B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8124515B2 (en) 2009-05-20 2012-02-28 Globalfoundries Inc. Gate etch optimization through silicon dopant profile change
CN103367146B (zh) * 2012-03-27 2015-12-16 南亚科技股份有限公司 半导体装置的制作方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4912065A (en) * 1987-05-28 1990-03-27 Matsushita Electric Industrial Co., Ltd. Plasma doping method
JPH09191111A (ja) * 1995-11-07 1997-07-22 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20010004934A (ko) 1999-06-30 2001-01-15 김영환 반도체 소자의 제조방법
KR100525092B1 (ko) 2003-02-20 2005-11-01 주식회사 하이닉스반도체 듀얼 게이트 씨모스 제조 공정에서의 폴리 디플리션개선방법
US7288788B2 (en) * 2004-12-03 2007-10-30 International Business Machines Corporation Predoped transfer gate for an image sensor
KR20060072681A (ko) * 2004-12-23 2006-06-28 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR20070047639A (ko) 2005-11-02 2007-05-07 주식회사 하이닉스반도체 반도체소자의 듀얼게이트 형성방법
US7919373B2 (en) 2007-08-30 2011-04-05 Hynix Semiconductor Inc. Method for doping polysilicon and method for fabricating a dual poly gate using the same
KR101057188B1 (ko) * 2008-11-11 2011-08-16 주식회사 하이닉스반도체 Ｐｍｏｓ 트랜지스터의 제조방법 및 이를 이용한 반도체 소자의 듀얼 게이트 형성방법

Also Published As

Publication number Publication date
US20100317180A1 (en) 2010-12-16
KR20100134439A (ko) 2010-12-23
US8003501B2 (en) 2011-08-23

Similar Documents

Publication Publication Date Title
KR100861835B1 (ko) 듀얼 게이트 ｃｍｏｓ형 반도체 소자의 제조 방법
KR100608368B1 (ko) 반도체소자의 제조방법
KR101185987B1 (ko) 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법
KR20100080159A (ko) 반도체 소자 및 그 제조방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
US20120302026A1 (en) Method for forming a transistor
US20080160710A1 (en) Method of fabricating mosfet device
KR100897821B1 (ko) 반도체 소자 제조 방법
KR100806139B1 (ko) 플라즈마도핑을 이용한 반도체소자의 제조 방법
KR101096251B1 (ko) 듀얼폴리게이트의 ｐ형 불순물이온 주입방법 및 이를 이용한 듀얼폴리게이트 형성방법
KR101137950B1 (ko) 듀얼 폴리실리콘 게이트를 구비한 반도체소자 및 그의 제조방법
KR100835519B1 (ko) 반도체 소자의 제조 방법
KR101096250B1 (ko) 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법
KR20110077963A (ko) ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법
CN108807533B (zh) 半导体装置及其形成方法
KR100665904B1 (ko) 듀얼 게이트 구조의 반도체 소자 제조방법
KR100679812B1 (ko) 모스 트랜지스터 및 그 제조 방법
KR100679810B1 (ko) 보론의 침투가 방지된 반도체 소자 및 그 제조 방법
CN101577230B (zh) 半导体器件的制造方法
KR100680472B1 (ko) 반도체 소자의 게이트 전극 형성방법
KR20090071768A (ko) 모스 트랜지스터 제조 방법
KR101128699B1 (ko) 반도체 소자의 제조방법
KR20100059048A (ko) Ｃｍｏｓ 트랜지스터의 리버스 쇼트 채널 효과 개선 방법
KR20060077160A (ko) 반도체 소자의 트랜지스터 제조 방법
JP2006332231A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150824

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160822

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170824

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee