KR20110077963A - ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법 - Google Patents

ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법 Download PDF

Info

Publication number
KR20110077963A
KR20110077963A KR1020090134666A KR20090134666A KR20110077963A KR 20110077963 A KR20110077963 A KR 20110077963A KR 1020090134666 A KR1020090134666 A KR 1020090134666A KR 20090134666 A KR20090134666 A KR 20090134666A KR 20110077963 A KR20110077963 A KR 20110077963A
Authority
KR
South Korea
Prior art keywords
polygate
region
impurity
type
forming
Prior art date
Application number
KR1020090134666A
Other languages
English (en)
Inventor
노경봉
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090134666A priority Critical patent/KR20110077963A/ko
Publication of KR20110077963A publication Critical patent/KR20110077963A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H01L21/2236—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase from or into a plasma phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명의 p형 폴리게이트(p-type poly-gate) 형성방법은, 도핑되지 않거나 n형으로 도핑된 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계와, 불순물 차단영역이 형성된 폴리게이트에 p형 불순물을 도핑시켜 p형 불순물이 불순물 차단영역에 축적되도록 하는 단계와, 그리고 열처리를 수행하여 불순물 차단영역에 축적된 p형 불순물을 폴리게이트 하부로 확산시키는 단계를 포함한다.
p형 폴리게이트, 보론 침투(Boron penetration). 폴리디플리션(poly depletion rate; PDR)

Description

ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법{Method of fabricating p-typed polygate and method of fabricating semiconductor device using the same}
본 발명은 반도체소자의 제조방법에 관한 것으로서, 특히 p형 폴리게이트 형성방법 및 이를 이용한 반도체소자의 제조방법에 관한 것이다.
최근 트랜지스터 구조에 있어서, p형 불순물로 도핑된 폴리게이트의 적용 범위가 점점 확대되고 있다. 일 예로, p형 트랜지스터와 n형 트랜지스터가 동일한 기판에 배치되는 상보형 모스(CMOS; Complementary MOS) 트랜지스터의 경우, p형 트랜지스터 영역에 배치되는 폴리게이트가 n형 불순물로 도핑될 경우 매몰된 채널구조(buried channel structure)가 나타난다. 반면에 상보형 모스 트랜지스터의 p형 트랜지스터 영역에 p형 불순물로 도핑된 폴리게이트를 배치시킬 경우, 표면 채널구조(surface channel structure)가 나타나며, 이에 따라 소자의 집적도가 증가하더라도 채널길이의 감소가 억제되는 효과가 나타난다.
그런데 p형 폴리게이트를 형성하는데 있어서 중요한 두 가지 특성이 서로 트레이드-오프(trade-off) 관계를 나타낸다는 문제가 있다. 하나는 보론 침투(Boron penetration) 현상이며, 다른 하나는 폴리디플리션율(PDR; Poly-Depletion Rate)이다. 보론 침투 현상은 폴리게이트 내에 도핑된 p형 불순물, 즉 보론(B)이 게이트절연막으로 침투되는 현상을 의미한다. 폴리디플리션율(PDR)은 폴리게이트 하부에서의 도핑농도가 낮음에 따라 마치 게이트절연막의 두께가 증가하는 것과 동일한 효과가 나타나는 것을 의미한다. 보론 침투 현상이 발생하거나 폴리디플리션율(PDR) 특성이 좋지 않은 경우 이는 소자의 동작특성을 열화시키는 결과를 초래한다.
보론 침투 현상을 억제하기 위해서는, p형 불순물 도핑시 에너지를 한계치 이하로 조절하여야 한다. 그러나 최근 p형 불순물 도핑시 사용되는 플라즈마 도핑(plasma doping) 방법을 사용할 경우 에너지를 증가시키지 못할 경우 후속의 열처리를 수행하여 불순물 확산공정을 수행하더라도 폴리게이트 상부에 도핑된 p형 불순물이 폴리게이트 하단부까지 확산되기가 어려우며, 그 결과 폴리게이트 하부에서의 p형 불순물 농도가 낮아져서 폴리디플리션율(PDR) 특성이 열악해진다. 반대로 폴리디플리션율(PDR) 특성을 양호하게 하기 위하여 플라즈마 도핑시 에너지를 증가시키게 되면, 보론 침투 현상의 발생이 증대된다.
본 발명이 해결하고자 하는 과제는, 보론 침투 현상을 억제하면서 동시에 폴리디플리션율(PDR) 특성을 개선할 수 있도록 하는 p형 폴리게이트 형성방법을 제공하는 것이다.
본 발명이 해결하고자 하는 다른 과제는, 상기 p형 폴리게이트 형성방법을 이용하여 반도체소자를 제조하는 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 p형 폴리게이트 형성방법은, 도핑되지 않거나 n형으로 도핑된 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계와, 불순물 차단영역이 형성된 폴리게이트에 p형 불순물을 도핑시켜 p형 불순물이 불순물 차단영역에 축적되도록 하는 단계와, 그리고 열처리를 수행하여 불순물 차단영역에 축적된 p형 불순물을 폴리게이트 하부로 확산시키는 단계를 포함한다.
상기 불순물 차단영역이 형성되는 폴리게이트의 내부영역은 폴리게이트의 하부로부터 폴리게이트 전체 두께의 1/3 내지 1/2에 해당하는 영역으로 설정할 수 있다.
상기 불순물 차단영역을 형성하는 단계는, 폴리게이트에 카본(C), 아르곤(Ar), 또는 나이트로전(N2)을 주입하여 수행할 수 있다.
상기 p형 불순물을 도핑시키는 단계는 플라즈마 도핑(PLAD) 방법을 사용하여 수행할 수 있다.
상기 열처리는 급속 열처리 방법을 사용하여 수행할 수 있다. 이 경우 상기 급속 열처리 방법은, 850℃ 내지 920℃의 온도로 20초 동안 수행할 수 있다.
본 발명의 일 실시예에 따른 반도체소자의 제조방법은, 기판 위에 게이트절연막을 형성하는 단계와, 게이트절연막 위에 도핑되지 않거나 n형으로 도핑된 폴리게이트를 형성하는 단계와, 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계와, 불순물 차단영역이 형성된 폴리게이트에 p형 불순물을 도핑시켜 p형 불순물이 불순물 차단영역에 축적되도록 하는 단계와, 그리고 열처리를 수행하여 불순물 차단영역에 축적된 p형 불순물을 게이트절연막에 인접하는 폴리게이트 하부로 확산시키는 단계를 포함한다.
상기 게이트절연막과 상기 폴리게이트 사이에 질화막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 따른 반도체소자의 제조방법은, 제1 영역 및 제2 영역을 갖는 기판 위에 게이트절연막을 형성하는 단계와, 게이트절연막 위에 불순물이 도핑되지 않은 폴리게이트를 형성하는 단계와, 제1 영역의 폴리게이트에 n형 불순물이온을 주입하는 단계와, 제2 영역의 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계와, 불순물 차단영역이 형성된 제2 영역의 폴리게이트에 p형 불순물을 도핑시켜 p형 불순물이 불순물 차단영역에 축적되도록 하는 단계와, 그리고 열처리를 수행하여 제1 영역의 n형 불순물 및 제2 영역의 p형 불순물을 폴리게이트 하부로 확산시키는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 반도체소자의 제조방법은, 제1 영역 및 제 2 영역을 갖는 기판 위에 게이트절연막을 형성하는 단계와, 게이트절연막 위에 n형 불순물이 도핑된 폴리게이트를 형성하는 단계와, 제2 영역의 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계와, 불순물 차단영역이 형성된 제2 영역의 폴리게이트에 p형 불순물을 카운터 도핑시켜 p형 불순물이 불순물 차단영역에 축적되도록 하는 단계와, 그리고 열처리를 수행하여 제1 영역의 n형 불순물 및 제2 영역의 p형 불순물을 폴리게이트 하부로 확산시키는 단계를 포함한다.
본 발명에 따르면, 폴리게이트의 중간 부분에 불순물 차단영역을 형성함으로써, 높은 에너지로 p형 불순물을 플라즈마 도핑시키더라도, 도핑되는 p형 불순물이 폴리게이트의 중간 부분에 위치한 불순물 차단영역으로 많은 양이 축적되고, 이후 후속의 열처리를 통한 확산을 수행함으로써 축적된 p형 불순물을 보론 침투 현상 없이 폴리게이트 하부로 확산시킬 수 있으며, 그 결과 폴리게이트 하부에서의 p형 불순물 농도가 증가되어 폴리디플리션율(PDR) 특성을 개선시킬 수 있다는 이점이 제공된다.
도 1 내지 도 6은 본 발명에 따른 p형 폴리게이트 도핑방법을 설명하기 위해 나타내 보인 도면들이다. 먼저 도 1에서 화살표로 나타낸 바와 같이, 도핑대상인 폴리게이트(110)에 카본(C)을 주입시킨다. 폴리게이트(110)는 불순물이 도핑되지 않은(undoped) 상태일 수도 있고, 또는 n형 불순물, 예커대 포스포러스(P)가 도핑되어 있는 상태일 수도 있다. 카본(C) 주입은 통상의 이온주입(Ion Implantation) 방법을 사용하여 수행하며, 이때 특정 깊이에서 최고 농도를 나타내는 투영범위(Rp; Projection Range)가 폴리게이트(110)의 전체 두께(T)의 1/3 두께(T1=1/3T) 내지 1/2 두께(T2=1/2T)에 해당하는 영역에 위치되도록 이온주입 설정을 조절한다. 그러면 전체 두께(T)의 1/3 두께(T)에 해당하는 부분이 하단으로 설정되고 전체 두께(T)의 1/2 두께(T2)에 해당하는 부분이 상단으로 설정되는 불순물 차단(blocking)영역(112)이 만들어진다. 도 2에서 참조부호 "210"으로 나타낸 농도 프로파일에 알 수 있듯이, 투영범위(Rp)가 불순물 차단영역(112) 내에 위치함에 따라 폴리게이트(110)의 불순물 차단영역(112) 내에 카본(C)의 농도의 많은 양이 주입되어 있으며, 이는 후속의 p형 불순물, 예컨대 보론(B) 도핑시 많은 양의 보론(B)이 불순물 차단영역(112)으로 축적되도록 하는 역할을 수행한다. 이와 같은 불순물 차단영역(112) 형성을 위해, 카본(C) 대신 아르곤(Ar)이나 나이트로전(N2)을 주입할 수도 있다.
다음에 도 3에서 화살표로 나타낸 바와 같이, p형 불순물인 보론(B)을 플라즈마 도핑 방법을 사용하여 폴리게이트(110)로 도핑시킨다. 이때 플라즈마 도핑시 도핑 에너지를 증가시켜도 무방하다. 구체적으로 도 4에는 일반적인 플라즈마 도핑 방법에서의 에너지 증가에 따른 농도 프로파일이 도시되어 있다. 도 4에서 화살표(410)로 나타낸 바와 같이, 플라즈마 도핑 방법을 사용하여 불순물 도핑시 에너지를 증가시킬수록 표면에서의 농도는 변화하지 않고(도면에서 "A" 참조), 단지 기울기만 변화되어 도핑되는 깊이가 점점 깊어지게 된다(도면에서 "B" 참조). 이와 같은 농도 프로파일을 나타내는 이유는, 플라즈마 도핑 방법의 경우 불순물의 투영 범위(Rp)가 없기 때문이다. 따라서 에너지를 증가시킬 경우 폴리게이트의 하부에서의 도핑농도를 증가시킬 수 있지만, 도핑되는 깊이가 깊어짐에 따라 보론 관통 현상이 심각하게 발생된다. 그러나 본 실시예에서와 같이, 폴리게이트(110) 내부에 불순물 차단영역(112)이 형성되어 있는 상태에서, 플라즈마 도핑방법을 사용하여 보론(B)을 도핑시킬 경우, 에너지를 증가시키더라도 종래의 경우 더 깊은 곳에 도핑될 보론(B)(도면에서 "C"로 나타낸 부분 참조)이 불순물 차단영역(112) 내에 축적되게 되며, 따라서 플라즈마 도핑시 에너지 증가에 따른 보론 관통 현상의 발생이 억제된다.
즉 도 5에 나타낸 바와 같이, 불순물 차단영역(112)을 형성한 후에 보론(B)을 상대적으로 높은 에너지 조건으로 플라즈마 도핑시키게 되면, 도면에서 "210"으로 나타낸 카본(C)(또는 아르곤(Ar)이나 나이트로전(N2))의 많은 양이 주입되어 있는 불순물 차단영역(112)으로 보론(B)이 축적(pile-up)되어 불순물 차단영역(112)에서의 보론(B)의 농도는 높아지게 된다(도면에서 "D"로 나타낸 부분 참조). 그리고 보론(B)이 불순물 차단영역(112)으로 축적됨에 따라 폴리게이트(110) 하부로 도핑되는 보론(B)의 농도는 종래의 상대적으로 낮은 에너지 조건에서의 플라즈마 도핑시와 큰 차이가 나지 않게 된다(도면에서 "E"로 나타낸 부분 참조). 따라서 보론 (B) 농도는 폴리게이트(110)의 중간 부분에 위치한 불순물 차단영역(112)에서 높게 나타나고, 폴리게이트(110) 하부에서는 큰 변화 없이 낮게 나타나게 된다.
다음에 도 6에서 화살표로 나타낸 바와 같이, 열처리를 수행하여 폴리게이트(110) 내에 도핑되어 있는 보론(B)을 확산시킨다. 열처리는 급속열처리(RTP; Rapid Thermal Processing) 방법을 사용하여 수행한다. 통상적으로 급속열처리는 20초 동안 수행할 경우 950℃의 온도에서 수행하지만, 본 실시예의 경우 폴리게이트(110) 표면 외에도 폴리게이트(110)의 중간 부분, 즉 불순물 차단영역(112) 내에서의 보론(B) 도핑농도가 높기 때문에 상대적으로 낮은 온도 조건, 예컨대 850℃ 내지 920℃의 온도로 20초 동안 급속열처리를 수행하더라도 충분한 보론(B) 확산이 이루어질 수 있다. 이와 같은 열처리가 이루어지는 동안, 폴리게이트(110)의 중간 부분에 축적되어 있는 높은 농도의 보론(B)이 폴리게이트(110)의 하단부까지 확산되며, 따라서 폴리게이트(110)의 하단부는 충분한 농도의 보론(B)이 분포되며, 그 결과 폴리디플리션율(PDR) 특성이 개선된다.
도 7 내지 도 9는 본 발명의 일 예에 따른 p형 폴리게이트 도핑방법을 이용한 반도체소자의 제조방법을 설명하기 위해 나타내 보인 도면들이다. 먼저 도 7을 참조하면, 기판(700) 위에 게이트절연막(710)을 형성한다. 기판(700)은 통상의 실리콘기판이지만 이에 한정되는 것은 아니다. 게이트절연막(710)은 실리콘산화막일 수 있다. 게이트절연막(710)을 형성한 후, 게이트절연막(710)에 대한 질화처리를 수행하여 게이트절연막(710) 상부에 얇은 질화막(711)을 형성한다. 질화처리는 플라즈마 질화처리방법을 사용하여 수행할 수 있다. 경우에 따라서 질화처리는 생략할 수도 있다. 질화막(711)은 후속의 보론(B) 도핑시 보론(B) 침투 현상이 억제되도록 한다. 질화막(711)을 형성한 후에는, 폴리게이트(730)를 형성한다. 폴리게이트(730)는 불순물이 도핑되지 않은(undoped) 폴리실리콘막이나, 또는 n형 불순물, 예컨대 포스포러스(P)가 도핑된 폴리실리콘막으로 형성한다.
다음에 도면에서 화살표로 나타낸 바와 같이, 폴리게이트(720)에 카본(C)을 주입시킨다. 카본(C) 대신에 아르곤(Ar)이나, 또는 나이트로전(N2)을 주입시킬 수도 있다. 카본(C) 주입은 통상의 이온주입(Ion Implantation)방법을 사용하여 수행하며, 이때 특정 깊이에서 최고 농도를 나타내는 투영범위(Rp)가 폴리게이트(110)의 전체 두께의 1/3 두께 내지 1/2 두께에 해당하는 영역, 즉 불순물 차단영역(721) 내에 위치되도록 이온주입 설정을 조절한다. 도 2를 참조하여 설명한 바와 같이, 투영범위(Rp)가 불순물 차단영역(721) 내에 위치함에 따라 폴리게이트(720)의 불순물 차단영역(721) 내에는 많은 농도의 카본(C)이 주입되어 있는 상태가 된다.
다음에 도 8을 참조하면, 도면에서 화살표로 나타낸 바와 같이, p형 불순물인 보론(B)을 플라즈마 도핑 방법을 사용하여 폴리게이트(720)로 도핑시킨다. 이때 플라즈마 도핑시 도핑 에너지를 증가시켜도 무방하다. 그 이유는 도 4 및 도 5를 참조하여 설명한 바와 동일하게, 도핑 에너지를 증가시키더라도 불순물 차단영역(721)으로 인해 보론(B)의 많은 양이 불순물 차단영역(721)으로 축적되며, 그 결과 보론 관통 현상이 억제될 수 있기 때문이다.
다음에 도 9를 참조하면, 도면에서 화살표로 나타낸 바와 같이, 열처리를 수행하여 폴리게이트(720) 내에 도핑되어 있는 보론(B)을 확산시킨다. 열처리는 급속열처리(RTP) 방법을 사용하여 수행한다. 통상적으로 급속열처리는 20초 동안 수행할 경우 950℃의 온도에서 수행하지만, 본 실시예의 경우 폴리게이트(720) 표면 외에도 폴리게이트(720)의 중간 부분, 즉 불순물 차단영역(721) 내에서의 보론(B) 도 핑농도가 높기 때문에 상대적으로 낮은 온도 조건, 예컨대 850℃ 내지 920℃의 온도로 20초 동안 급속열처리를 수행하더라도 충분한 보론(B) 확산이 이루어질 수 있다. 이와 같은 열처리가 이루어지는 동안, 폴리게이트(720)의 중간 부분에 축적되어 있는 높은 농도의 보론(B)이 폴리게이트(720)의 하단부까지 확산된다. 따라서 폴리게이트(720)의 하단부는 충분한 농도의 보론(B)이 분포되며, 그 결과 폴리디플리션율(PDR) 특성이 개선된다.
도 10 내지 도 14는 본 발명의 다른 예에 따른 p형 폴리게이트 도핑방법을 이용한 반도체소자의 제조방법을 설명하기 위해 나타내 보인 도면들이다. 본 예에 따른 반도체소자의 제조방법은 n형 트랜지스터가 배치되는 영역에는 n형 불순물, 예컨대 포스포러스(P)가 도핑된 n형 폴리게이트가 배치되고, p형 트랜지스터가 배치되는 영역에는 p형 불순물, 예컨대 보론(B)이 도핑된 p형 폴리게이트가 배치되는 듀얼게이트를 갖는 반도체소자를 제조하는데 적용될 수 있다. 먼저 도 10을 참조하면, 제1 영역(801) 및 제2 영역(802)을 갖는 기판(810) 위에 게이트절연막(820)을 형성한다. 제1 영역(801)은 n형 트랜지스터가 배치되는 영역이고, 제2 영역(802)은 p형 트랜지스터가 배치되는 영역이다. 비록 도면에 나타내지는 않았지만, 게이트절연막(820)을 형성한 후에 게이트절연막(820)에 대한 질화처리를 수행하여 게이트절연막(820) 위에 얇은 두께의 질화막(미도시)을 형성할 수도 있다. 다음에 게이트절연막(820) 위에 폴리게이트(830)를 형성한다. 폴리게이트(830)는 불순물이 도핑되지 않은(undoped) 폴리실리콘막으로 형성한다.
다음에 도 11을 참조하면, 제1 영역(801)의 폴리게이트(830)에 n형 불순물이 온인 포스포러스(P)를 주입시킨다. 이를 위해 먼저 제1 영역(801)의 폴리게이트(830)는 노출시키면서 제2 영역(802)의 폴리게이트(830)를 덮는 마스크막패턴(841)을 형성한다. 이 마스크막패턴(841)은 포토레지스트막으로 형성하지만 이에 한정되는 것은 아니다. 포스포러스(P)를 주입시킨 후에는 마스크막패턴(841)을 제거한다.
다음에 도 12를 참조하면, 제2 영역(802)의 폴리게이트(830)의 내부영역에 불순물 차단영역(850)을 형성한다. 이를 위해 먼저 제2 영역(802)의 폴리게이트(830)는 노출시키면서 제1 영역(801)의 폴리게이트(830)를 덮는 마스크막패턴(842)을 형성한다. 이 마스크막패턴(842)도 포토레지스트막으로 형성하지만 이에 한정되는 것은 아니다. 다음에 도면에서 화살표로 나타낸 바와 같이, 폴리게이트(830)에 카본(C)을 주입시킨다. 카본(C) 대신에 아르곤(Ar)이나, 또는 나이트로전(N2)을 주입시킬 수도 있다. 카본(C) 주입은 통상의 이온주입(Ion Implantation)방법을 사용하여 수행하며, 이때 특정 깊이에서 최고 농도를 나타내는 투영범위(Rp)가 폴리게이트(110)의 전체 두께의 1/3 두께 내지 1/2 두께에 해당하는 영역, 즉 불순물 차단영역(850) 내에 위치되도록 이온주입 설정을 조절한다.
다음에 도 13을 참조하면, 도면에서 화살표로 나타낸 바와 같이, p형 불순물인 보론(B)을 플라즈마 도핑 방법을 사용하여 폴리게이트(830)로 도핑시킨다. 이때 플라즈마 도핑시 도핑 에너지를 증가시켜도 무방하다. 그 이유는 도 4 및 도 5를 참조하여 설명한 바와 동일하게, 도핑 에너지를 증가시키더라도 불순물 차단영역(850)으로 인해 보론(B)의 많은 양이 불순물 차단영역(850)으로 축적되며, 그 결 과 보론 관통 현상이 억제될 수 있기 때문이다. 보론(B)을 도핑시킨 후에는 마스크막패턴(842)을 제거한다.
다음에 도 14를 참조하면, 도면에서 화살표로 나타낸 바와 같이, 열처리를 수행하여 폴리게이트(도 13의 830) 내에 도핑되어 있는 포스포러스(P) 및 보론(B)을 확산시킨다. 열처리는 급속열처리(RTP) 방법을 사용하여 수행한다. 통상적으로 급속열처리는 20초 동안 수행할 경우 950℃의 온도에서 수행하지만, 본 실시예의 경우 제2 영역(802)의 폴리게이트(도 13의 830) 표면 외에도 폴리게이트(도 13의 830)의 중간 부분, 즉 불순물 차단영역(850) 내에서의 보론(B) 도핑농도가 높기 때문에 상대적으로 낮은 온도 조건, 예컨대 850℃ 내지 920℃의 온도로 20초 동안 급속열처리를 수행하더라도 충분한 보론(B) 확산이 이루어질 수 있다. 이와 같은 열처리가 이루어지는 동안, 제2 영역(802)의 폴리게이트(도 13의 830)의 중간 부분에 축적되어 있는 높은 농도의 보론(B)이 제2 영역(802)의 폴리게이트(도 13의 830) 하단부까지 확산된다. 이와 같은 확산에 의해 제1 영역(801)에는 포스포러스(P)로 도핑이 이루어진 n형 폴리게이트(831)가 형성되고, 제2 영역(802)에는 보론(B)으로 도핑이 이루어진 p형 폴리게이트(832)가 형성된다. 이때 제2 영역(802)의 p형 폴리게이트(832)의 하단부에는 충분한 농도의 보론(B)이 분포되며, 그 결과 폴리디플리션율(PDR) 특성이 개선된다.
경우에 따라서 폴리게이트(도 10의 830)를 n형 불순물, 예컨대 포스포러스(P)가 도핑된 폴리실리콘막으로 형성할 수도 있다. 이 경우에는 도 11을 참조하여 설명한 포스포러스(P) 도핑과정을 생략한 상태로 도 11 내지 도 14의 과정을 수 행하면 보론(B) 관통 현상을 억제하면서 폴리디플리션율(PDR) 특성이 개선된 듀얼게이트를 만들 수 있다.
도 1 내지 도 6은 본 발명에 따른 p형 폴리게이트 도핑방법을 설명하기 위해 나타내 보인 도면들이다.
도 7 내지 도 9는 본 발명의 일 예에 따른 p형 폴리게이트 도핑방법을 이용한 반도체소자의 제조방법을 설명하기 위해 나타내 보인 도면들이다.
도 10 내지 도 14는 본 발명의 다른 예에 따른 p형 폴리게이트 도핑방법을 이용한 반도체소자의 제조방법을 설명하기 위해 나타내 보인 도면들이다.

Claims (25)

  1. 도핑되지 않거나 n형으로 도핑된 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계;
    상기 불순물 차단영역이 형성된 폴리게이트에 p형 불순물을 도핑시켜 상기 p형 불순물이 상기 불순물 차단영역에 축적되도록 하는 단계; 및
    열처리를 수행하여 상기 불순물 차단영역에 축적된 p형 불순물을 상기 폴리게이트 하부로 확산시키는 단계를 포함하는 p형 폴리게이트 형성 방법
  2. 제1항에 있어서,
    상기 불순물 차단영역이 형성되는 폴리게이트의 내부영역은 상기 폴리게이트의 하부로부터 상기 폴리게이트 전체 두께의 1/3 내지 1/2에 해당하는 영역으로 설정하는 p형 폴리게이트 형성방법.
  3. 제1항에 있어서,
    상기 불순물 차단영역을 형성하는 단계는, 상기 폴리게이트에 카본(C), 아르곤(Ar), 또는 나이트로전(N2)을 주입하여 수행하는 p형 폴리게이트 형성방법.
  4. 제1항에 있어서,
    상기 p형 불순물을 도핑시키는 단계는 플라즈마 도핑(PLAD) 방법을 사용하여 수행하는 p형 폴리게이트 형성방법.
  5. 제1항에 있어서,
    상기 열처리는 급속 열처리 방법을 사용하여 수행하는 p형 폴리게이트 형성방법.
  6. 제5항에 있어서,
    상기 급속 열처리 방법은, 850℃ 내지 920℃의 온도로 20초 동안 수행하는 p형 폴리게이트 형성방법.
  7. 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 도핑되지 않거나 n형으로 도핑된 폴리게이트를 형성하는 단계;
    상기 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계;
    상기 불순물 차단영역이 형성된 폴리게이트에 p형 불순물을 도핑시켜 상기 p형 불순물이 상기 불순물 차단영역에 축적되도록 하는 단계; 및
    열처리를 수행하여 상기 불순물 차단영역에 축적된 p형 불순물을 상기 게이트절연막에 인접하는 상기 폴리게이트 하부로 확산시키는 단계를 포함하는 반도체소자의 제조방법.
  8. 제7항에 있어서,
    상기 게이트절연막과 상기 폴리게이트 사이에 질화막을 형성하는 단계를 더 포함하는 반도체소자의 제조방법.
  9. 제7항에 있어서,
    상기 불순물 차단영역이 형성되는 폴리게이트의 내부영역은 상기 폴리게이트의 하부로부터 상기 폴리게이트 전체 두께의 1/3 내지 1/2에 해당하는 영역으로 설정하는 반도체소자의 제조방법.
  10. 제7항에 있어서,
    상기 불순물 차단영역을 형성하는 단계는, 상기 폴리게이트에 카본(C), 아르곤(Ar), 또는 나이트로전(N2)을 주입하여 수행하는 반도체소자의 제조방법.
  11. 제7항에 있어서,
    상기 p형 불순물을 도핑시키는 단계는 플라즈마 도핑(PLAD) 방법을 사용하여 수행하는 반도체소자의 제조방법.
  12. 제7항에 있어서,
    상기 열처리는 급속 열처리 방법을 사용하여 수행하는 반도체소자의 제조방법.
  13. 제12항에 있어서,
    상기 급속 열처리 방법은, 850℃ 내지 920℃의 온도로 20초 동안 수행하는 반도체소자의 제조방법.
  14. 제1 영역 및 제2 영역을 갖는 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 불순물이 도핑되지 않은 폴리게이트를 형성하는 단계;
    상기 제1 영역의 폴리게이트에 n형 불순물이온을 주입하는 단계;
    상기 제2 영역의 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계;
    상기 불순물 차단영역이 형성된 제2 영역의 폴리게이트에 p형 불순물을 도핑시켜 상기 p형 불순물이 상기 불순물 차단영역에 축적되도록 하는 단계; 및
    열처리를 수행하여 상기 제1 영역의 n형 불순물 및 상기 제2 영역의 p형 불순물을 상기 폴리게이트 하부로 확산시키는 단계를 포함하는 반도체소자의 제조방법.
  15. 제14항에 있어서,
    상기 불순물 차단영역이 형성되는 폴리게이트의 내부영역은 상기 폴리게이트의 하부로부터 상기 폴리게이트 전체 두께의 1/3 내지 1/2에 해당하는 영역으로 설 정하는 반도체소자의 제조방법.
  16. 제14항에 있어서,
    상기 불순물 차단영역을 형성하는 단계는, 상기 폴리게이트에 카본(C), 아르곤(Ar), 또는 나이트로전(N2)을 주입하여 수행하는 반도체소자의 제조방법.
  17. 제14항에 있어서,
    상기 p형 불순물을 도핑시키는 단계는 플라즈마 도핑(PLAD) 방법을 사용하여 수행하는 반도체소자의 제조방법.
  18. 제14항에 있어서,
    상기 열처리는 급속 열처리 방법을 사용하여 수행하는 반도체소자의 제조방법.
  19. 제18항에 있어서,
    상기 급속 열처리 방법은, 850℃ 내지 920℃의 온도로 20초 동안 수행하는 반도체소자의 제조방법.
  20. 제1 영역 및 제2 영역을 갖는 기판 위에 게이트절연막을 형성하는 단계;
    상기 게이트절연막 위에 n형 불순물이 도핑된 폴리게이트를 형성하는 단계;
    상기 제2 영역의 폴리게이트의 내부영역에 불순물 차단영역을 형성하는 단계;
    상기 불순물 차단영역이 형성된 제2 영역의 폴리게이트에 p형 불순물을 카운터 도핑시켜 상기 p형 불순물이 상기 불순물 차단영역에 축적되도록 하는 단계; 및
    열처리를 수행하여 상기 제1 영역의 n형 불순물 및 상기 제2 영역의 p형 불순물을 상기 폴리게이트 하부로 확산시키는 단계를 포함하는 반도체소자의 제조방법.
  21. 제20항에 있어서,
    상기 불순물 차단영역이 형성되는 폴리게이트의 내부영역은 상기 폴리게이트의 하부로부터 상기 폴리게이트 전체 두께의 1/3 내지 1/2에 해당하는 영역으로 설정하는 반도체소자의 제조방법.
  22. 제20항에 있어서,
    상기 불순물 차단영역을 형성하는 단계는, 상기 폴리게이트에 카본(C), 아르곤(Ar), 또는 나이트로전(N)을 주입하여 수행하는 반도체소자의 제조방법.
  23. 제20항에 있어서,
    상기 p형 불순물을 도핑시키는 단계는 플라즈마 도핑(PLAD) 방법을 사용하여 수행하는 반도체소자의 제조방법.
  24. 제20항에 있어서,
    상기 열처리는 급속 열처리 방법을 사용하여 수행하는 반도체소자의 제조방법.
  25. 제24항에 있어서,
    상기 급속 열처리 방법은, 850℃ 내지 920℃의 온도로 20초 동안 수행하는 반도체소자의 제조방법.
KR1020090134666A 2009-12-30 2009-12-30 ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법 KR20110077963A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090134666A KR20110077963A (ko) 2009-12-30 2009-12-30 ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134666A KR20110077963A (ko) 2009-12-30 2009-12-30 ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20110077963A true KR20110077963A (ko) 2011-07-07

Family

ID=44917486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134666A KR20110077963A (ko) 2009-12-30 2009-12-30 ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20110077963A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368586B2 (en) 2012-06-29 2016-06-14 SK Hynix Inc. Transistor with recess gate and method for fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9368586B2 (en) 2012-06-29 2016-06-14 SK Hynix Inc. Transistor with recess gate and method for fabricating the same

Similar Documents

Publication Publication Date Title
JP5235486B2 (ja) 半導体装置
CN100547793C (zh) 双栅cmos半导体器件及其制造方法
US9112055B2 (en) Semiconductor device and method of fabricating the same
KR20100080159A (ko) 반도체 소자 및 그 제조방법
JP4559938B2 (ja) 半導体装置の製造方法
KR20110077963A (ko) ｐ형 폴리게이트 형성 방법 및 이를 이용한 반도체소자의 제조방법
KR101185987B1 (ko) 듀얼 폴리 게이트의 ｐ형 불순물 도핑방법 및 이를 이용한 듀얼 폴리 게이트 형성방법
KR100881017B1 (ko) 반도체 소자의 제조 방법
KR100897821B1 (ko) 반도체 소자 제조 방법
KR100835519B1 (ko) 반도체 소자의 제조 방법
JPH11163345A (ja) 半導体装置の製造方法
KR100722998B1 (ko) 반도체 소자 제조 방법
KR101180500B1 (ko) 트랜지스터 제조 방법
KR101096251B1 (ko) 듀얼폴리게이트의 ｐ형 불순물이온 주입방법 및 이를 이용한 듀얼폴리게이트 형성방법
KR100431298B1 (ko) 반도체장치의 제조방법
KR101051954B1 (ko) 반도체 소자의 트랜지스터 형성방법
KR100678319B1 (ko) 반도체 소자의 제조 방법
KR100679810B1 (ko) 보론의 침투가 방지된 반도체 소자 및 그 제조 방법
KR100567031B1 (ko) 반도체 소자의 제조방법
KR100665904B1 (ko) 듀얼 게이트 구조의 반도체 소자 제조방법
KR101090462B1 (ko) 반도체 소자의 이중 게이트 형성 방법
JP2008108907A (ja) 半導体装置およびその製造方法
KR20050104209A (ko) 피모스 트랜지스터의 제조방법
KR100881387B1 (ko) 반도체소자의 제조방법
KR100400781B1 (ko) 피모스 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application