KR101096250B1 - 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법 - Google Patents
심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법 Download PDFInfo
- Publication number
- KR101096250B1 KR101096250B1 KR1020090053062A KR20090053062A KR101096250B1 KR 101096250 B1 KR101096250 B1 KR 101096250B1 KR 1020090053062 A KR1020090053062 A KR 1020090053062A KR 20090053062 A KR20090053062 A KR 20090053062A KR 101096250 B1 KR101096250 B1 KR 101096250B1
- Authority
- KR
- South Korea
- Prior art keywords
- type impurity
- type
- doping
- ions
- impurity ion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title description 2
- 150000002500 ions Chemical class 0.000 claims abstract description 151
- 239000012535 impurity Substances 0.000 claims abstract description 103
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 83
- 229920005591 polysilicon Polymers 0.000 claims abstract description 83
- 239000000758 substrate Substances 0.000 claims abstract description 15
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 27
- 229910052698 phosphorus Inorganic materials 0.000 claims description 27
- 239000011574 phosphorus Substances 0.000 claims description 27
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 8
- 239000007943 implant Substances 0.000 claims description 7
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 claims description 5
- 238000011065 in-situ storage Methods 0.000 claims description 3
- 239000012495 reaction gas Substances 0.000 claims description 3
- 238000000137 annealing Methods 0.000 claims 1
- 230000009977 dual effect Effects 0.000 abstract description 6
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- -1 phosphorus (P) ions Chemical class 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910001423 beryllium ion Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
- H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
- H01L21/2251—Diffusion into or out of group IV semiconductors
- H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
- H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 폴리게이트 도핑방법은, 기판 내에 일정 깊이의 트랜치를 형성하는 단계와, 트랜치 내에 게이트절연막을 형성하는 단계와, 트랜치를 채우도록 게이트절연막 위에 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계와, 그리고 n형 불순물이온이 도핑된 폴리실리콘막에 대해 폴리실리콘막의 하부 또는 표면 부분의 도핑농도를 선택적으로 증가시키기 위한 n형 불순물이온 도핑을 수행하는 단계를 포함한다.
듀얼폴리게이트, 폴리게이트 심(seam), 심 이동
Description
본 발명은 반도체소자의 제조방법에 관한 것으로서, 구체적으로 듀얼폴리게이트(dual poly gate)에서의 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법에 관한 것이다.
최근 p형 모스트랜지스터와 n형 모스트랜지스터가 동일한 기판에 배치되는 상보형 모스(CMOS; Complementary Metal Oxide Semiconductor) 트랜지스터의 응용범위가 점점 확대되고 있다. 일반적인 상보형 모스 트랜지스터에 있어서, p형 모스 트랜지스터는 매몰된 채널구조(buried channel structure)를 갖는 것으로 알려져 있다. 매몰된 채널구조를 갖는 경우, 소자의 집적도가 증가함에 따라 채널길이가 감소되고, 채널길이가 감소됨에 따라 인가되는 전계의 영향을 크게 받아 결국 누설전류특성이 열화된다. 따라서 최근에는 표면 채널구조의 p형 모스 트랜지스터를 구현하기 위해 듀얼 게이트 구조를 채용하고 있다. 듀얼 게이트 구조는, p형 모스 트랜지스터가 형성되는 영역에는 p형 불순물영역, 예컨대 보론(B)을 주입한 p형 게이 트가 배치되고, n형 모스 트랜지스터가 형성되는 영역에는 n형 불순물영역, 예컨대 포스포러스(P)를 주입한 n형 게이트가 배치되는 구조를 의미한다. 더욱이 최근 반도체소자의 집적도가 50㎚ 이하로 급격하게 증가함에 따라 트랜지스터 구조도 플래너(planar) 구조에서 핀(FIN) 형태와 같이 입체적인 구조로 변화하고 있다.
도 1은 일반적인 트랜치 게이트 구조의 모스 트랜지스터를 나타내 보인 단면도이다. 도 1을 참조하면, 반도체기판(100)에 일정 깊이의 트랜치(100T)가 배치된다. 트랜치(100T)에는 게이트스택이 배치되는데, 게이트스택은, 트랜치(100T)에 형성되는 게이트절연막(110)과, 트랜치(100T)를 채우도록 게이트절연막(110) 위에 배치되는 게이트도전막으로서의 폴리실리콘막(120)과, 그리고 폴리실리콘막(120) 위에 배치되는 게이트전극막으로서의 금속막(130)이 순차적으로 배치되는 구조를 갖는다. 이와 같은 트랜치 게이트 구조의 모스 트랜지스터를 듀얼 게이트 구조에 적용하기 위해서는, 먼저 n형 불순물이온이 도핑된 폴리실리콘막(120)을 형성한 후, p형 모스 트랜지스터가 형성될 영역의 폴리실리콘막(120)을 노출시킨 후, p형 불순물이온을 도핑시킴으로써 p형 모스 트랜지스터가 형성될 영역의 폴리실리콘막(120) 도전형을 n형에서 p형으로 변화시키는 공정을 수행하여야 한다.
그런데 폴리실리콘막(120)을 형성하는 과정에서, 트랜치(100T)의 폭이 좁아질수록 폴리실리콘막(120)의 매립 특성이 열악해져서 일부 공간에는 폴리실리콘막(120)이 채워지지 않는 심(seam)(125)이 발생될 수 있다. 이와 같은 심(125)은 공정 진행, 특히 열처리 공정에 의해 폴리실리콘막(120) 내부의 다른 부분으로 이동되는 것으로 알려져 있다. 특히 폴리실리콘막(120) 하부로 이동하여 게이트절연 막(110)과 인접되거나, 또는 폴리실리콘막(120) 표면쪽으로 이동하여 금속막(130)과 인접되게 되면, 트랜지스터로서의 동작특성에 나쁜 영향을 끼친다.
통상적으로 폴리실리콘막(120) 내부의 심(125)은 불순물이온의 도핑농도가 높은 쪽에서 낮은 쪽으로 잘 이동하는 경향이 있다는 것은 잘 알려져 있는 사실이다. 따라서 이와 같은 심(125)의 이동을 억제하기 위해서는, 폴리실리콘막(120)의 도핑 농도를 증가시켜야 한다. 그러나 폴리실리콘막(120) 내의 n형 불순물이온의 도핑농도를 너무 증가시키게 되면, 듀얼 폴리게이트 형성을 위한 p형 불순물이온 도핑시 p형 모스 트랜지스터 영역의 폴리실리콘막(120)에서의 p형으로의 도전형 변환이 잘 이루어지지 않으며, 그 결과 폴리디플리션율(PDR) 특성이 열화되어, 마치 게이트절연막(110)의 두께가 두꺼워지는 것과 동일한 효과가 나타난다. 따라서 폴리디플리션율(PDR) 특성의 열화를 방지하기 위하여, p형 불순물이온의 도핑농도를 증가시키거나 에너지를 증가시키는 경우 p형 불순물이온이 게이트절연막(110)으로 관통되는 현상이 발생하므로, 도핑농도 증가나 에너지 증가에는 한계가 있다.
본 발명이 해결하고자 하는 과제는, p형 불순물이온의 게이트절연막 관통 및 폴리디플리션율(PDR)의 열화가 방지되면서 폴리 심(seam)의 이동이 억제되도록 하는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법을 제공하는 것이다.
본 발명의 일 예에 따른 폴리게이트 도핑방법은, 기판 내에 일정 깊이의 트랜치를 형성하는 단계와, 트랜치 내에 게이트절연막을 형성하는 단계와, 트랜치를 채우도록 게이트절연막 위에 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계와, 그리고 n형 불순물이온이 도핑된 폴리실리콘막에 대해 폴리실리콘막의 하부 또는 표면 부분의 도핑농도를 선택적으로 증가시키기 위한 n형 불순물이온 도핑을 수행하는 단계를 포함한다.
일 예에서, n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, n형 불순물이온의 도핑 농도가 n형 불순물이온의 전체 도핑 농도의 50% 이하가 되도록 수행하는 것이 바람직하다. 이 경우 n형 불순물이온 도핑을 수행하는 단계는, n형 불순물이온의 전체 도핑 농도에서 폴리실리콘막 내의 n형 불순물이온의 도핑 농도를 뺀 나머지 도핑 농도로 수행할 수 있다.
일 예에서, 기판은 n형 폴리게이트가 배치되는 n형 영역 및 p형 폴리게이트가 배치되는 p형 영역을 포함할 수 있다. 이 경우, 기판의 p형 영역의 폴리실리콘막을 노출시키는 단계와, 그리고 노출된 p형 영역의 폴리실리콘막에 대해 p형 불순 물이온을 도핑시키는 단계를 더 포함할 수 있다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, 폴리실리콘막 표면으로부터 일정 각도 기울어진 각으로 n형 불순물이온이 주입되도록 하는 틸트 이온주입방법을 사용하여 수행할 수 있다.
일 예에서, n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, n형 불순물이온으로서 포스포러스(P) 이온을 사용하여 수행할 수 있다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, n형 불순물이온으로서 포스포러스(P) 이온, 아세닉(As) 이온 및 안티모니(Sb) 이온 중 적어도 어느 하나를 포함할 수 있다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, n형 불순물이온 대신에 불활성이온을 사용하여 수행할 수도 있다.
일 예에서, n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, 폴리실리콘막을 증착하면서 n형 불순물이온을 포함하는 반응가스를 인-시츄(in-situ)로 공급하여 수행할 수 있다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, 이온 임플란트 방법 또는 클러스터 임플란트 방법을 사용하여 수행할 수 있다.
본 발명의 일 예에 따른 폴리게이트 형성방법은, n형 폴리게이트가 배치되는 n형 영역 및 p형 폴리게이트가 배치되는 p형 영역을 갖는 기판 내에 트랜치를 형성하는 단계와, 트랜치 내에 게이트절연막을 형성하는 단계와, 트랜치를 채우도록 게이트절연막 위에 n형 불순물이온이 도핑된 폴리실리콘막을 형성하되, n형 불순물이 온의 도핑 농도가 n형 불순물이온의 전체 도핑 농도의 50% 이하가 되도록 하는 단계와, n형 불순물이온이 도핑된 폴리실리콘막에 대해 폴리실리콘막의 하부 또는 표면 부분의 도핑농도를 증가시키기 위한 n형 불순물이온 도핑을 수행하되, 이온 임플란트 방법 또는 클러스터 임플란트 방법을 사용하여 n형 불순물이온의 전체 도핑 농도에서 폴리실리콘막 내의 n형 불순물이온의 도핑 농도를 뺀 나머지 도핑 농도로 수행하는 단계와, 기판의 p형 영역의 폴리실리콘막을 노출시키는 단계와, 노출된 p형 영역의 폴리실리콘막에 대해 p형 불순물이온을 도핑시키는 단계와, 그리고 n형 불순물이온 및 p형 불순물이온을 확산시키기 위한 열처리를 수행하여 n형 영역 및 p형 영역에 각각 n형 폴리게이트 및 p형 폴리게이트를 형성하는 단계를 포함한다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, 폴리실리콘막 표면으로부터 일정 각도 기울어진 각으로 n형 불순물이온이 주입되도록 하는 틸트 이온주입방법을 사용하여 수행할 수 있다.
일 예에서, n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, n형 불순물이온으로서 포스포러스(P) 이온을 사용하여 수행할 수 있다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, n형 불순물이온으로서 포스포러스(P) 이온, 아세닉(As) 이온 및 안티모니(Sb) 이온 중 적어도 어느 하나를 포함할 수 있다.
일 예에서, n형 불순물이온 도핑을 수행하는 단계는, n형 불순물이온 대신에 불활성이온을 사용하여 수행할 수도 있다.
일 예에서, n형 폴리게이트 및 p형 폴리게이트 위에 게이트금속막을 형성하 는 단계를 더 포함할 수 있다.
본 발명에 따르면, 폴리게이트를 형성하는 과정에서 폴리실리콘막을 증착하는 과정에서 도핑되는 n형 불순물이온의 도핑농도를 최종 농도의 50% 이하로 설정하고, 나머지 도핑 농도를 추가적인 이온주입을 통해 폴리 심(seam)이 위치하지 말아야 할 수행함으로써 폴리실리콘 내에 선택적으로 불순물이온의 도핑농도를 증대시킬 수 있으며, 이에 따라 폴리 심의 이동을 억제시킬 수 있다는 이점이 제공된다. 또한 폴리실리콘의 일부 영역에서의 n형 불순물이온의 도핑농도를 선택적으로 증대시킴으로써 p형 불순물이온의 도핑량을 감소시킬 수 있으며, 이에 따라 폴리디플리션율(PDR)의 열화가 억제되고 p형 불순물이온의 게이트절연막 관통 현상이 억제되도록 할 수 있다는 이점도 제공된다.
도 2 내지 도 6은 본 발명에 따른 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 2를 참조하면, 제1 영역(200-1) 및 제2 영역(200-2)을 갖는 기판(200)에 일정 깊이의 트랜치(200T)를 형성한다. 기판(200)의 제1 영역(200-1)은 n형 모스 트랜지스터가 배치되는 영역, 즉 n형 폴리게이트가 형성되는 영역이고, 제2 영역(200-2)은 p형 모스 트랜지스터가 배치되는 영역, 즉 p형 폴리게이트가 형성되는 영역이다. 다음에 트랜치(200T) 내에 게이트절연막(210)을 형성한다. 게이트절연막(210)을 실리콘산화막으로 형성할 수 있지만, 이에 한정되는 것은 아니다. 다음 에 트랜치(200T)가 채워지도록 게이트절연막(210) 위에 게이트도전막으로서 n형 불순물이온, 예컨대 포스포러스(P) 이온이 도핑된 폴리실리콘막(220)을 형성한다. 포스포러스(P) 이온의 도핑농도는 최종 농도의 대략 50% 이하가 되도록 한다. 여기서 포스포러스(P) 이온의 "최종 농도"는 제1 영역(200-1) 내의 폴리실리콘막(220), 즉 n형 폴리게이트가 n형 모스 트랜지스터의 게이트로서 충분히 동작할 수 있을 정도의 도핑농도를 의미한다. 일 예에서 포스포러스(P) 이온의 도핑농도는 최종 농도의 1/3이 되도록 할 수 있다. 포스포러스(P) 이온의 도핑은 폴리실리콘막(220) 증착과 동시에 인-시츄(in-situ)로 수행한다. 즉 증착 챔버, 예컨대 화학기상증착(CVD; Chemical Vapor Deposition)용 챔버 내에 폴리실리콘막(220) 증착을 위한 반응가스와 함께 포스포러스(P) 소스가스도 함께 공급하면서 폴리실리콘막(220) 증착을 수행한다. 한편 폴리실리콘막(220)을 증착하는 과정에서 트랜치(200T)의 좁은 폭으로 인해 트랜치(200T) 내부가 모두 채워지지 못하고 폴리 심(poly seam)(225)이 형성될 수도 있다.
도 3a을 참조하면, 도면에서 화살표로 나타낸 바와 같이 폴리실리콘막(220)에 대한 포스포러스(P) 이온의 추가 이온주입을 수행한다. 추가 이온주입에 의해 도핑되는 포스포러스(P) 이온의 농도는 최종 농도에서 이미 도핑되어 있는 농도를 뺀 나머지 농도가 되도록 한다. 일 예로, 폴리실리콘막(220)에 도핑되어 있는 포스포러스(P) 이온의 농도가 최종 농도의 30%인 경우 추가 이온주입에 의해 도핑되는 포스포러스(P) 이온의 농도는 최종 농도의 70%가 되도록 한다. 추가 이온주입은 이온주입장치 내에서 이온 가속을 통해 주입하는 이온 임플란트(ion implant) 방법이 나, 또는 클러스터 이온주입장치 내에서 클러스터 이온(cluster ion)을 사용하여 주입하는 클러스터 이온주입 방법을 사용한다. 어느 경우이던지 주입 에너지를 조절하여 폴리실리콘막(220) 내의 "특정 영역"에서의 도핑 농도가 증대되도록 한다. 여기서 폴리실리콘막(220) 내의 "특정 영역"은 폴리실리콘막(220) 내에서 폴리 심(225)이 이동되지 말아야 할 영역을 의미한다. 일 예에서 특정 영역은 폴리실리콘막(220)의 하부, 즉 게이트절연막(210)과 인접한 영역이거나, 또는 폴리실리콘막(220)의 상부, 즉 후속 공정에서 형성될 게이트 금속막과 인접한 영역일 수 있다. 바람직하게는 폴리실리콘막(220)의 하부 및 상부를 모두 포함한다. 다른 예에서는 폴리실리콘막(220)의 모서리 부분일 수도 있다. 즉 도 3b를 참조하면, 포스포러스(P) 이온의 추가 이온주입은, 도면에서 화살표(301, 302)로 나타낸 바와 같이, 틸트(tilt) 방법으로 수행할 수 있다. 이는 폴리실리콘막(220)의 모서리, 특히 하부 모서리 부분에서의 포스포러스(P) 이온의 도핑농도를 선택적으로 증가시키기 위한 것이다. 본 실시예에서는 추가 이온주입되는 n형 불순물이온으로서 포스포러스(P)를 예시했지만, 경우에 따라서는 아세닉(As) 이온 및 안티모니(Sb) 이온 중 적어도 어느 하나를 포함할 수도 있다. 또한 n형 불순물이온 대신에 아르곤(Ar)과 같은 불활성이온을 사용할 수도 있다.
도 4를 참조하면, 제1 영역(200-1)의 폴리실리콘막(220)은 덮으면서 제2 영역(200-2)의 폴리실리콘막(220)은 노출시키는 마스크막패턴(400)을 형성한다. 이 마스크막패턴(400)은 제2 영역(200-2)의 폴리실리콘막(220)에 대해 선택적으로 p형 불순물이온을 주입시키기 위한 이온주입마스크로서 사용된다. 일 예에서 마스크막 패턴(400)은 포토레지스트막으로 형성할 수 있다. 다음에 도면에서 화살표로 나타낸 바와 같이, 노출된 제2 영역(200-2)의 폴리실리콘막(220)에 대해 p형 불순물이온, 예컨대 보론(B) 이온을 주입시킨다. 일 예에서, 보론(B) 이온의 주입은 플라즈마 도핑(PLAD; Plasma Doping) 방법을 사용하여 수행할 수 있다. 보론(B) 이온의 주입시 폴리실리콘막(220) 내의 포스포러스(P) 이온의 도핑 농도는 일부 특정 영역에서만 높고 나머지 영역에서는 상대적으로 낮으므로, 보론(B) 이온의 주입 조건, 특히 도핑량과 주입 에너지를 증가시키지 않아도 제2 영역(200-2)에서의 n형에서 p형으로의 도전형 변경이 충분히 이루어지며, 이에 따라 보론(B) 이온이 게이트절연막(210)으로 관통되는 현상을 억제시킬 수 있다. 보론(B) 이온을 주입한 후에는 마스크막패턴(400)을 제거한다.
도 5를 참조하면, 도핑된 n형 불순물이온 및 p형 불순물이온의 확산을 위한 열처리를 수행한다. 일 예에서 열처리는 급속열처리공정(RTP: Rapid Thermal Process)을 사용하여 수행할 수 있다. 이 열처리에 의해 불순물이온들, 즉 포스포러스(P) 및 보론(B) 이온은 확산하게 되며, 이 과정에서 폴리실리콘막(220)의 하부 및 상부에서의 도핑 농도가 증대되었기 때문에 폴리 심(225)이 게이트절연막(210)에 인접되거나 폴리실리콘막(220) 표면에 인접되도록 이동하지 않는다. 이 열처리에 의해, 제1 영역(200-1)에는 n형의 도전형을 갖는 n형 폴리게이트(220-1)이 형성되고, 제2 영역(200-2)에는 p형의 도전형을 갖는 p형 폴리게이트(220-2)가 형성된다.
도 6을 참조하면, n형 폴리게이트(220-1) 및 p형 폴리게이트(220-2) 위에 게 이트금속막(230-1, 230-2)을 형성한다. 다음에 통상의 패터닝을 수행하여 제1 영역(200-1)에 n형 게이트스택을 형성하고 제2 영역(200-2)에 p형 게이트스택을 형성한다. n형 게이트스택은 제1 게이트절연막(210-1), n형 폴리게이트(220-1) 및 제1 게이트금속막(230-1)이 순차적으로 적층되는 구조로 형성된다. p형 게이트스택은 제2 게이트절연막(210-2), p형 폴리게이트(220-2) 및 제2 게이트금속막(230-2)이 순차적으로 적층되는 구조로 형성된다.
도 7은 본 발명에 따라 형성된 폴리게이트에서의 농도 프로파일을 종래의 경우와 비교하기 위하여 나타내 보인 그래프이다. 도 7에서 참조부호 "710"으로 나타낸 선은 종래의 방법에 의해 도핑된 포스포러스(P) 이온의 농도 프로파일을 나타낸 SIMS(Secondary Ion Mass Spectrometry) 결과이며, 참조부호 "720"으로 나타낸 선은 본 실시예에 따라 도핑된 포스포러스(P) 이온의 농도 프로파일을 나타낸 SIMS 결과이다. 도면에서 "A"로 나타낸 바와 같이, 폴리실리콘막(220-1)의 표면 부분, 즉 게이트 금속막(230-1)과 인접되는 부분에서의 포스포러스(P) 이온의 농도가 증대되었으며, 이에 따라 폴리 심이 폴리실리콘막(220-1) 표면 부분으로의 이동이 억제된다는 것을 알 수 있다. 마찬가지로 도면에서 "B"로 나타낸 바와 같이, 폴리실리콘막(220-1)의 하부 부분, 즉 게이트 절연막(210-1)과 인접되는 부분에서의 포스포러스(P) 이온의 농도도 증대되었으며, 이에 따라 폴리 심이 폴리실리콘막(220-1) 하부 부분으로의 이동이 억제된다는 것을 알 수 있다.
도 1은 일반적인 트랜치 게이트 구조의 모스 트랜지스터를 나타내 보인 단면도이다.
도 2 내지 도 6은 본 발명에 따른 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법을 설명하기 위하여 나타내 보인 단면도들이다.
도 7은 본 발명에 따라 형성된 폴리게이트에서의 농도 프로파일을 종래의 경우와 비교하기 위하여 나타내 보인 그래프이다.
Claims (17)
- 기판 내에 일정 깊이의 트랜치를 형성하는 단계;상기 트랜치 내에 게이트절연막을 형성하는 단계;상기 트랜치를 채우도록 상기 게이트절연막 위에 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계; 및상기 n형 불순물이온이 도핑된 폴리실리콘막에 대해 상기 폴리실리콘막의 하부 또는 표면 부분의 도핑농도를 증가시키기 위한 n형 불순물이온 도핑을 수행하는 단계를 포함하는 폴리게이트 도핑방법.
- 청구항 2은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, 상기 n형 불순물이온의 도핑 농도가 상기 n형 불순물이온의 전체 도핑 농도의 50% 이하가 되도록 수행하는 폴리게이트 도핑방법.
- 청구항 3은(는) 설정등록료 납부시 포기되었습니다.제2항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, n형 불순물이온의 전체 도핑 농도에서 상기 폴리실리콘막 내의 n형 불순물이온의 도핑 농도를 뺀 나머지 도핑 농도로 수행하는 폴리게이트 도핑방법.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.상기 기판은 n형 폴리게이트가 배치되는 n형 영역 및 p형 폴리게이트가 배치되는 p형 영역을 포함하는 폴리게이트 도핑방법.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제4항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계를 수행한 후에 상기 기판의 p형 영역의 폴리실리콘막을 노출시키는 단계; 및상기 노출된 p형 영역의 폴리실리콘막에 대해 p형 불순물이온을 도핑시키는 단계를 더 포함하는 폴리게이트 도핑방법.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 상기 폴리실리콘막 표면으로부터 일정 각도 기울어진 각으로 상기 n형 불순물이온이 주입되도록 하는 틸트 이온주입방법을 사용하여 수행하는 폴리게이트 도핑방법.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, 상기 n형 불순물이온으로서 포스포러스(P) 이온을 사용하여 수행하는 폴리게이트 도핑방법.
- 청구항 8은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 상기 n형 불순물이온으로서 포스포러스(P) 이온, 아세닉(As) 이온 및 안티모니(Sb) 이온 중 적어도 어느 하나를 포함하는 폴리게이트 도핑방법.
- 청구항 9은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 상기 n형 불순물이온 대신에 불활성이온을 사용하여 수행하는 폴리게이트 도핑방법.
- 청구항 10은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온이 도핑된 폴리실리콘막을 형성하는 단계는, 상기 폴리실리콘막을 증착하면서 상기 n형 불순물이온을 포함하는 반응가스를 인-시츄(in-situ)로 공급하여 수행하는 폴리게이트 도핑방법.
- 청구항 11은(는) 설정등록료 납부시 포기되었습니다.제1항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 이온 임플란트 방법 또는 클러스터 임플란트 방법을 사용하여 수행하는 폴리게이트 도핑방법.
- n형 폴리게이트가 배치되는 n형 영역 및 p형 폴리게이트가 배치되는 p형 영역을 갖는 기판 내에 트랜치를 형성하는 단계;상기 트랜치 내에 게이트절연막을 형성하는 단계;상기 트랜치를 채우도록 상기 게이트절연막 위에 n형 불순물이온이 도핑된 폴리실리콘막을 형성하되, 상기 n형 불순물이온의 도핑 농도가 상기 n형 불순물이온의 전체 도핑 농도의 50% 이하가 되도록 하는 단계;상기 n형 불순물이온이 도핑된 폴리실리콘막에 대해 상기 폴리실리콘막의 하부 또는 표면 부분의 도핑농도를 증가시키기 위한 n형 불순물이온 도핑을 수행하되, 이온 임플란트 방법 또는 클러스터 임플란트 방법을 사용하여 상기 n형 불순물이온의 전체 도핑 농도에서 상기 폴리실리콘막 내의 n형 불순물이온의 도핑 농도를 뺀 나머지 도핑 농도로 수행하는 단계;상기 기판의 p형 영역의 폴리실리콘막을 노출시키는 단계;상기 노출된 p형 영역의 폴리실리콘막에 대해 p형 불순물이온을 도핑시키는 단계; 및상기 n형 불순물이온 및 p형 불순물이온을 확산시키기 위한 열처리를 수행하여 상기 n형 영역 및 p형 영역에 각각 n형 폴리게이트 및 p형 폴리게이트를 형성하는 단계를 포함하는 폴리게이트 형성방법.
- 청구항 13은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 상기 폴리실리콘막 표면으로부터 일정 각도 기울어진 각으로 상기 n형 불순물이온이 주입되도록 하는 틸트 이온주입방법을 사용하여 수행하는 폴리게이트 형성방법.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 상기 n형 불순물이온으로서 포스포러스(P) 이온, 아세닉(As) 이온 및 안티모니(Sb) 이온 중 적어도 어느 하나를 포함하는 폴리게이트 형성방법.
- 청구항 16은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 n형 불순물이온 도핑을 수행하는 단계는, 상기 n형 불순물이온 대신에 불활성이온을 사용하여 수행하는 폴리게이트 형성방법.
- 청구항 17은(는) 설정등록료 납부시 포기되었습니다.제12항에 있어서,상기 n형 폴리게이트 및 p형 폴리게이트 위에 게이트금속막을 형성하는 단계를 더 포함하는 폴리게이트 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090053062A KR101096250B1 (ko) | 2009-06-15 | 2009-06-15 | 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020090053062A KR101096250B1 (ko) | 2009-06-15 | 2009-06-15 | 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100134438A KR20100134438A (ko) | 2010-12-23 |
| KR101096250B1 true KR101096250B1 (ko) | 2011-12-22 |
Family
ID=43509365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020090053062A KR101096250B1 (ko) | 2009-06-15 | 2009-06-15 | 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101096250B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101075192B1 (ko) | 2009-03-03 | 2011-10-21 | 도레이첨단소재 주식회사 | 전자부품 제조용 점착테이프 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624697B1 (ko) * | 2005-06-29 | 2006-09-15 | 주식회사 하이닉스반도체 | 리세스 트랜지스터의 듀얼폴리게이트 제조방법 |
| KR100811386B1 (ko) * | 2007-03-15 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
-
2009
- 2009-06-15 KR KR1020090053062A patent/KR101096250B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100624697B1 (ko) * | 2005-06-29 | 2006-09-15 | 주식회사 하이닉스반도체 | 리세스 트랜지스터의 듀얼폴리게이트 제조방법 |
| KR100811386B1 (ko) * | 2007-03-15 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100134438A (ko) | 2010-12-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20090075064A (ko) | 차등 게이트 유전막을 갖는 반도체소자의 제조방법 및관련된 소자 | |
| US8329539B2 (en) | Semiconductor device having recessed gate electrode and method of fabricating the same | |
| CN110047908B (zh) | 半导体器件及其制造方法 | |
| JPH0824145B2 (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| KR101028800B1 (ko) | 듀얼 게이트 불순물 도핑방법 및 이를 이용한 듀얼 게이트 형성방법 | |
| KR100940264B1 (ko) | 반도체 소자의 듀얼 게이트 제조방법 | |
| KR100458086B1 (ko) | 반도체소자의 콘택 형성 방법 및 그를 이용한 피모스소자의 제조 방법 | |
| US6815301B2 (en) | Method for fabricating bipolar transistor | |
| KR101194884B1 (ko) | 반도체 소자 및 그 형성방법 | |
| KR101096250B1 (ko) | 심 이동을 억제시키는 폴리게이트 도핑방법 및 이를 이용한 폴리게이트 형성방법 | |
| JP5060002B2 (ja) | 半導体装置の製造方法 | |
| US8003501B2 (en) | Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same | |
| KR101082101B1 (ko) | 듀얼 게이트의 게이트 전극 형성방법 | |
| KR20090111481A (ko) | 주상폴리실리콘막을 이용한 폴리실리콘게이트 제조 방법 및그를 이용한 반도체장치 제조 방법 | |
| KR102349420B1 (ko) | 메탈 실리사이드층 형성방법 및 그 방법을 이용한 반도체 소자의 제조방법 | |
| US20120273853A1 (en) | Semiconductor device and method of manufacturing same | |
| KR101150462B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20120079300A (ko) | 반도체 소자의 형성 방법 | |
| KR20090044550A (ko) | 반도체 소자 형성 방법 | |
| KR20090043328A (ko) | 반도체 소자의 불순물 영역 형성방법 | |
| KR101096264B1 (ko) | 리세스 게이트 구조의 듀얼 폴리게이트를 갖는 반도체소자 제조방법 | |
| US9263448B2 (en) | Semiconductor device with buried metal layer | |
| KR101096251B1 (ko) | 듀얼폴리게이트의 ｐ형 불순물이온 주입방법 및 이를 이용한 듀얼폴리게이트 형성방법 | |
| KR100745930B1 (ko) | 반도체 소자의 제조 방법 | |
| KR20090071768A (ko) | 모스 트랜지스터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |