KR20090043328A - 반도체 소자의 불순물 영역 형성방법 - Google Patents
반도체 소자의 불순물 영역 형성방법 Download PDFInfo
- Publication number
- KR20090043328A KR20090043328A KR1020070109122A KR20070109122A KR20090043328A KR 20090043328 A KR20090043328 A KR 20090043328A KR 1020070109122 A KR1020070109122 A KR 1020070109122A KR 20070109122 A KR20070109122 A KR 20070109122A KR 20090043328 A KR20090043328 A KR 20090043328A
- Authority
- KR
- South Korea
- Prior art keywords
- ion
- ion implantation
- impurity region
- semiconductor substrate
- diffusion barrier
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000005468 ion implantation Methods 0.000 claims abstract description 47
- 150000002500 ions Chemical class 0.000 claims abstract description 47
- 239000012535 impurity Substances 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 230000004888 barrier function Effects 0.000 claims abstract description 26
- 238000009792 diffusion process Methods 0.000 claims abstract description 22
- 125000006850 spacer group Chemical group 0.000 claims abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 239000007789 gas Substances 0.000 claims description 5
- 238000010884 ion-beam technique Methods 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 description 14
- 238000002955 isolation Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000004148 unit process Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001878 scanning electron micrograph Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26566—Bombardment with radiation with high-energy radiation producing ion implantation of a cluster, e.g. using a gas cluster ion beam
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66537—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a self aligned punch through stopper or threshold implant under the gate region
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명의 반도체 소자의 불순물 영역 형성방법은, 게이트 스택 및 스페이서막이 형성된 반도체 기판 상에 클러스터 이온(Cluster Ion)을 주입하여 반도체 기판 내에 이온 확산 배리어막을 형성하는 단계; 및 스페이서막을 이온주입배리어막으로 한 이온주입공정을 진행하여 이온 확산 배리어막과 반도체 기판의 표면 사이에 불순물 영역을 형성하는 단계를 포함한다.
클러스터 이온, 이온 확산 배리어막, 불순물 영역
Description
본 발명은 반도체 소자에 관한 것으로서, 보다 상세하게는 균일하면서 많은 이온주입량을 가지면서 얕은 깊이로 형성된 불순물 영역을 포함하는 반도체 소자의 불순물 영역 형성방법에 관한 것이다.
일반적으로 반도체 소자, 특히 디램(DRAM; Dynamic Random Access Memory)과 같은 반도체 메모리소자를 제조하기 위해서는 많은 수의 단위공정들이 수행되어야 한다. 이 단위공정들은 적층공정, 식각공정, 이온주입공정, 포토리소그래피공정 등을 포함하며, 통상적으로 웨이퍼 단위로 이루어진다. 이와 같은 단위공정들 중에서 이온주입공정은, 강한 전기장에 의해 보론, 아스닉 등과 같은 도펀트 이온들을 가속시켜 웨이퍼 표면을 통과시키는 공정기술로서, 이와 같은 이온주입을 통해 물질의 전기적인 특성을 변화시킬 수 있다.
도 1은 종래 기술에 따른 트랜지스터의 불순물 영역을 개략적으로 나타내보인 도면이다.
도 1을 참조하면, 반도체 기판(100) 위에 트랜지스터(Transistor)가 형성되 어 있고, 트랜지스터가 형성된 반도체 기판(100) 내에 불순물 영역(junction region, 135)이 형성되어 있다. 여기서 트랜지스터는 게이트 스택(125) 및 스페이서막(130)을 포함하여 이루어진다. 이때, 게이트 스택(125)은 게이트 절연막(105), 게이트 전극(110) 및 하드마스크막(120)을 포함한다. 그리고 트랜지스터가 배치된 반도체 기판(100) 내부에 형성되어 있는 불순물 영역(135)은 전하가 이동하는 채널 영역을 설정한다.
그런데 반도체 소자의 집적도가 높아짐에 따라 불순물 영역(135)을 형성하는데 있어서, 반도체 기판(100) 내에 균일하게 배치되면서 얕은 깊이에 많은 이온주입량(dose)으로 형성되는 것이 요구되고 있다. 또한 이와 함께 누설전류(Leakage Current)는 감소하는 불순물 영역(135)이 요구되고 있다. 그러나 종래의 이온주입장비 및 기술로는 균일하면서도 얕은 깊이의 많은 이온주입량을 갖는 불순물 영역을 형성하는데 한계가 있다.
본 발명의 실시예에 따른 반도체 소자의 불순물 영역 형성방법은, 게이트 스택 및 스페이서막이 형성된 반도체 기판 상에 클러스터 이온(Cluster Ion)을 주입하여 상기 반도체 기판 내에 이온 확산 배리어막을 형성하는 단계; 및 상기 스페이서막을 이온주입배리어막으로 한 이온주입공정을 진행하여 상기 이온 확산 배리어막과 상기 반도체 기판의 표면 사이에 불순물 영역을 형성하는 단계를 포함하는 것을 특징으로 한다.
상기 클러스터 이온은 산소(O2) 클러스터 이온을 포함하는 것이 바람직하다.
상기 클러스터 이온은 이온 주입 에너지는 적어도 7KeV으로 공급하면서 이온 주입량(dose)은 적어도 1E16 atoms/㎠으로 공급하고, 2분을 넘지 않는 시간 동안 주입하는 것이 바람직하다.
상기 이온 확산 배리어막은 상기 불순물 영역보다 깊은 위치에 형성하며, 실리콘옥사이드(SiO2)막을 포함하여 형성할 수 있다.
상기 클러스터 이온은 가스 클러스터 이온 빔(Gas Cluster Ion Beam) 장치를 이용하여 주입하는 것이 바람직하다.
상기 이온주입공정은 p형 불순물 또는 n형 불순물을 주입하는 것이 바람직하다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명하고자 한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 불순물 영역 형성방법을 설명하기 위해 나타내보인 도면들이다. 도 5는 이온 주입 방법에 따른 표면 거칠기 차이를 나타내보인 그래프이다. 그리고 도 6 및 도 7은 이온 주입 방법에 따른 표면 거칠기 차이를 나타내보임 셈(SEM) 사진이다.
도 2를 참조하면, 소자분리막(205)에 의해 활성 영역(202)이 정의된 반도체 기판(200) 상에 게이트 스택(230) 및 스페이서막(235)을 형성한다.
구체적으로, 반도체 기판(200) 내에 활성 영역(202)을 정의하는 소자분리막(205)을 형성한다. 이 소자분리막(205)은 반도체 기판(200) 내에 소정 깊이의 트렌치를 형성하고, 트렌치를 절연막으로 매립한다. 다음에 반도체 기판(200) 상에 평탄화 공정을 수행하여 활성 영역(202)을 분리하는 소자분리막(205)을 형성한다. 여기서 평탄화 공정은 화학적기계적연마(CMP; Chemical Mechanical Polishing)방법 또는 에치백(Etch-back)방법을 이용하여 진행할 수 있다.
다음에 반도체 기판(200)의 활성 영역(202) 상에 게이트 스택(230)을 형성한다. 이를 위해 먼저 반도체 기판(200) 상에 게이트 절연막(210), 게이트 도전막(215), 금속막(220) 및 하드마스크막(225)을 순차적으로 형성한다. 여기서 게이트 절연막(210)은 산화 공정을 이용하여 산화막으로 형성할 수 있다. 게이트 도전막(215)은 도전성 물질, 예를 들어 폴리실리콘막으로 형성할 수 있다. 금속막(220)은 텅스텐(W)막을 포함하여 형성할 수 있다. 여기서 금속막(220)은 금속실리사이드막, 예를 들어 텅스텐실리사이드(WSix)막을 포함하여 형성할 수도 있다. 그리고 하드마스크막(225)은 나이트라이드(nitride)막으로 형성할 수 있다.
다음에 적층된 하드마스크막(225) 내지 게이트 절연막(210)을 패터닝하여 반도체 기판(200)의 활성 영역(202) 상에 게이트 스택(230)을 형성한다. 게이트 스택(230)은 하드마스크막(225) 위에 게이트 형성영역을 정의하는 마스크막 패턴(미도시함)을 형성하고, 이 마스크막 패턴을 식각 마스크로 하드마스크막(225) 내지 게이트 절연막(210)을 식각하여 형성할 수 있다.
다음에 게이트 스택(230) 상에 스페이서용 대상막을 형성하고, 식각 공정을 진행하여 게이트 스택(230) 양 측면에 스페이서막(235)을 형성한다. 여기서 스페이서용 대상막은 나이트라이드(nitride)막을 포함하여 형성할 수 있다.
도 3을 참조하면, 반도체 기판(200) 상에 클러스터 이온(Cluster Ion)을 주입하는 이온 주입 공정을 실시하여 반도체 기판(200) 내에 이온 확산 배리어막(Ion diffusion barrier layer, 240)을 형성한다.
구체적으로, 게이트 스택(230) 및 스페이서막(235)이 형성된 반도체 기판(200)을 클러스터 이온주입기 상에 배치한다. 여기서 클러스터 이온주입기는 가스 클러스터 이온 빔(Gas Cluster Ion Beam) 장치를 이용할 수 있다. 다음에 반도체 기판(200) 상에 질량이 무거운 이온 소스, 즉 클러스터 이온을 사용하여 도면에서 화살표로 나타낸 바와 같이, 이온 주입 공정을 실시한다. 여기서 클러스터 이온 소스는 산소(O2)를 포함하여 주입할 수 있다. 이때, 이온 주입량(dose)은 적어도 1E16 atoms/㎠으로 주입하는 것이 바람직하다. 또한 이온 주입 공정은 2분을 넘지 않도록 진행하여 종래의 경우 이온 주입 시간이 6분 이상 요구되는 것과 비교하여 상대적으로 이온주입시간이 감소하게 된다.
이와 같이, 산소(O2) 클러스터 이온을 반도체 기판(200) 내에 주입하면, 반도체 기판(200) 내의 실리콘(Si) 소스와 주입된 산소(O2) 클러스터 이온과 반응하면서, 실리콘옥사이드(SiO2)를 포함하는 이온 확산 배리어막(240)이 형성된다. 이때, 산소(O2) 클러스터 이온을 주입하는 이온 주입 에너지는 이온 확산 배리어막(240)이 이후 불순물 영역이 형성될 영역보다 깊은 부분에 형성되도록 충분히 큰 에너지로 공급하는 것이 바람직하다. 여기서 이온 주입 에너지는 적어도 7KeV으로 공급하는 것이 바람직하다. 이에 따라 이온 확산 배리어막(240)은 반도체 기판(200)의 표면으로부터 소정 깊이(d) 내에 형성된다.
도 4를 참조하면, 이온 확산 배리어막(240)이 형성된 반도체 기판(200) 상에 스페이서막(235)을 이온주입배리어막으로 정션 이온(Junction Ion)을 주입하여 반도체 기판(200) 내에 불순물 영역(Junction region, 245)을 형성한다.
구체적으로, 반도체 기판(200) 상에 형성된 게이트 스택(230) 및 스페이서막(235)을 이온주입배리어막으로 이온 주입 소스를 공급하여 도면에서 화살표로 나타낸 바와 같이, 정션 이온 주입을 실시한다. 여기서 정션 이온 주입 소스는 p형 불순물, 예를 들어 붕소(B; Boron) 이온 또는 n형 불순물, 포스포러스(P; Phosphorus) 이온을 포함한다. 이에 따라 반도체 기판(200) 내에 불순물 영역(245)이 형성된다. 여기서 불순물 영역(245)은 하부에 형성된 이온 주입 확산 배리어막에 의해 불순물이 내부로 확산되는 것이 억제되면서 얕은 불순물 영역(245)을 형성할 수 있다.
이에 따라, 불순물 영역(245) 하부에 형성된 이온 주입 확산 배리어막(240)에 의해 불순물 영역(245)을 형성할 때 균일하면서 얕은 깊이의 많은 이온주입량을 주입할 수 있다. 아울러 불순물 영역(245)과 반도체 기판(200)과의 누설전류를 감 소시킬 수 있다.
이온 주입 방법에 따른 표면 거칠기(Surface Roughness) 차이를 나타내보인 도 5를 참조하면, 참조 부호 'A'는 클러스터 이온을 이용하지 않은 이온주입공정시 표면 거칠기이고, 참조 부호'B'는 클러스터 이온을 이용시 표면 거칠기이다. 그리고 참조 부호 'C'는 본 발명의 실시예에 따라 가스 클러스터 이온 빔(Gas Cluster Ion Beam) 장치를 이용하여 7KeV의 이온 주입 에너지로 주입한 경우의 표면 거칠기이다. 참조 부호 'A' 내지 'C'를 참조하면, 클러스터 이온을 이용하지 않고, 종래의 방법을 이용하여 이온 주입을 진행한 경우, 표면 거칠기가 1.7nm 정도로 나타나나 본 발명의 실시예에 따른 참조 부호 'C'의 경우 표면 거칠기가 0.3nm 정도로 현저하게 감소하는 것을 확인할 수 있다.
즉, 종래 기술의 이온 주입 방법을 이용하여 이온 확산 배리어막을 형성하면, 이온 확산 배리어막과 반도체 기판의 경계면의 표면 거칠기가 1.7nm 정도로 거칠어지게 되고, 이는 균일한 불순물 영역을 형성하는데 있어 문제점으로 작용하게 된다. 이에 대하여 본 발명의 실시예에 따른 이온 주입 방법을 이용하여 이온 확산 배리어막을 형성하면, 이온 확산 배리어막과 반도체 기판의 경계면의 표면 거칠기가 0.3nm 정도로 현저하게 감소시킬 수 있어 이후 불순물 영역을 형성시 균일하게 형성할 수 있다.
도 6 및 도 7을 참조하면, 종래의 이온 주입 방법을 이용하여 불순물 영역을 형성한 도 6에 도시한 바와 같이, 실리콘옥사이드막과 인접하는 표면 거칠기가 좋지 않으며, 그레인(grain)이 형성되어 있는 것을 확인할 수 있다. 이와 같이 그레 인이 형성되면, 이 그레인을 통해 누설전류가 증가할 수 있다. 이에 대하여 본 발명의 실시예에 따른 이온 주입 방법을 이용한 도 7을 참조하면, 도 6과 비교하여 표면 거칠기가 좋으며, 그레인이 형성되지 않은 비정질의 실리콘옥사이드막이 형성되어 있는 것을 확인할 수 있다. 이에 따라 누설전류가 발생할 수 있는 원인이 제거되어 균일한 불순물 영역을 형성할 수 있다.
도 1은 종래 기술에 따른 트랜지스터의 불순물 영역을 개략적으로 나타내보인 도면이다.
도 2 내지 도 4는 본 발명의 실시예에 따른 반도체 소자의 제조방법을 설명하기 위해 나타내보인 도면들이다.
도 5는 이온 주입 방법에 따른 표면 거칠기 차이를 나타내보인 그래프이다.
도 6 및 도 7은 이온 주입 방법에 따른 표면 거칠기 차이를 나타내보임 셈(SEM) 사진이다.
Claims (7)
- 게이트 스택 및 스페이서막이 형성된 반도체 기판 상에 클러스터 이온(Cluster Ion)을 주입하여 상기 반도체 기판 내에 이온 확산 배리어막을 형성하는 단계; 및상기 스페이서막을 이온주입배리어막으로 한 이온주입공정을 진행하여 상기 이온 확산 배리어막과 상기 반도체 기판의 표면 사이에 불순물 영역을 형성하는 단계를 포함하는 반도체 소자의 불순물 영역 형성방법.
- 제1항에 있어서,상기 클러스터 이온은 산소(O2) 클러스터 이온을 포함하는 반도체 소자의 불순물 영역 형성방법.
- 제1항에 있어서,상기 클러스터 이온은 이온 주입 에너지는 적어도 7KeV으로 공급하면서 이온 주입량(dose)은 적어도 1E16 atoms/㎠으로 공급하고, 2분을 넘지 않는 시간 동안 주입하는 반도체 소자의 불순물 영역 형성방법.
- 제1항에 있어서,상기 이온 확산 배리어막은 상기 불순물 영역보다 깊은 위치에 형성하는 반도체 소자의 불순물 영역 형성방법.
- 제1항에 있어서,상기 이온 확산 배리어막은 실리콘옥사이드(SiO2)막을 포함하여 형성하는 반도체 소자의 불순물 영역 형성방법.
- 제1항에 있어서,상기 클러스터 이온은 가스 클러스터 이온 빔(Gas Cluster Ion Beam) 장치를 이용하여 주입하는 반도체 소자의 불순물 영역 형성방법.
- 제1항에 있어서,상기 이온주입공정은 p형 불순물 또는 n형 불순물을 주입하는 반도체 소자의 불순물 영역 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070109122A KR20090043328A (ko) | 2007-10-29 | 2007-10-29 | 반도체 소자의 불순물 영역 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070109122A KR20090043328A (ko) | 2007-10-29 | 2007-10-29 | 반도체 소자의 불순물 영역 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20090043328A true KR20090043328A (ko) | 2009-05-06 |
Family
ID=40854187
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020070109122A KR20090043328A (ko) | 2007-10-29 | 2007-10-29 | 반도체 소자의 불순물 영역 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20090043328A (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140003692A (ko) * | 2012-06-22 | 2014-01-10 | 엘지전자 주식회사 | 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법 |
| KR101680036B1 (ko) * | 2015-07-07 | 2016-12-12 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
-
2007
- 2007-10-29 KR KR1020070109122A patent/KR20090043328A/ko not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20140003692A (ko) * | 2012-06-22 | 2014-01-10 | 엘지전자 주식회사 | 태양 전지의 불순물층 형성 방법 및 태양 전지의 제조 방법 |
| KR101680036B1 (ko) * | 2015-07-07 | 2016-12-12 | 엘지전자 주식회사 | 태양 전지 및 이의 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101618465B1 (ko) | 임베디드 트랜지스터 | |
| TWI557913B (zh) | Semiconductor device and manufacturing method thereof | |
| CN106206686B (zh) | 具有共形氧化物层的鳍式场效应晶体管及其形成方法 | |
| US7960286B2 (en) | Narrow channel width effect modification in a shallow trench isolation device | |
| US8853021B2 (en) | Embedded transistor | |
| US7265011B2 (en) | Method of manufacturing a transistor | |
| US20080032483A1 (en) | Trench isolation methods of semiconductor device | |
| US8476136B2 (en) | Method and a structure for enhancing electrical insulation and dynamic performance of MIS structures comprising vertical field plates | |
| TW202002021A (zh) | 半導體裝置及其形成方法 | |
| KR20070068736A (ko) | 매몰절연막 상에 형성된 다중 채널을 갖는 모스트랜지스터를 구비하는 반도체 장치 제조 방법 | |
| KR100554836B1 (ko) | 플래시 메모리 소자의 제조방법 | |
| KR101194884B1 (ko) | 반도체 소자 및 그 형성방법 | |
| US8785267B2 (en) | Methods of manufacturing semiconductor devices including transistors | |
| CN104282681A (zh) | 半导体器件 | |
| JP2007123439A (ja) | 半導体装置及びその製造方法 | |
| JP5060002B2 (ja) | 半導体装置の製造方法 | |
| KR20040006413A (ko) | 반도체 소자의 소자분리막 형성 방법 | |
| KR20090043328A (ko) | 반도체 소자의 불순물 영역 형성방법 | |
| US20130049122A1 (en) | Semiconductor device and method of manufacturing the same | |
| US10090201B2 (en) | Method of manufacturing semiconductor device reducing variation in thickness of silicon layer among semiconductor wafers | |
| KR101098590B1 (ko) | 리세스 게이트를 갖는 반도체 소자의 제조방법 | |
| KR100951573B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101090466B1 (ko) | 낮은 컨택 저항을 갖는 반도체 메모리소자 및 그 제조방법 | |
| WO2010029681A1 (ja) | 半導体装置及びその製造方法 | |
| KR100743656B1 (ko) | 모스펫 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |