CN102981333A - 阵列基板及其制造方法和显示装置 - Google Patents

Abstract

本发明公开了一种阵列基板及其制造方法和显示装置，涉及液晶技术领域，用以减小公共电极电阻，进而降低公共电极的负载，解决了现有像素结构中的绿附问题，同时过孔的下方增加一层保护层，防止在刻蚀过孔的时候刻蚀过度导致栅线层和数据线层的短路。本发明实施例提供的一种阵列基板，包括与所述公共电极位于不同层的金属线；所述金属线所在层与所述公共电极所在层之间设置有绝缘层；所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接；所述过孔下方所述金属线层或所述公共电极层下方设置有保护层。

Description

阵列基板及其制造方法和显示装置

技术领域

本发明涉及液晶技术领域，尤其涉及一种阵列基板及其制造方法，以及一种显示装置及其驱动方法。

背景技术

液晶显示器现已广泛的应用于各个显示领域，如家庭，公共场所，办公场所以及个人电子相关产品等。其中TN型液晶显示器以其制作简单，成本低廉占据大量市场份额。TN型液晶显示器由液晶在下基板与上基板间旋转90度而形成，当在像素电极和彩膜侧公共电极施加一定的电压后，液晶分子发生旋转，从而进行显示。然而，对于TN型液晶而言，由于液晶分子的这种排列方式，造成了其视角较小的问题，在一些特定角度还会发生灰阶反转。为了改善视角问题，高级超维场转换液晶显示技术(Advanced Super Dimension Switch，ADS)模式被人们提出。ADS模式液晶是在下基板与上基板间旋转180度而形成，长轴方向水平排列，依靠像素电极与下基板的公共电极间边缘场使液晶分子在水平面内发生旋转，从而进行显像。后续，为了进一步提高开口率进而提高面板的透过率，HADS像素结构被广泛采用。

图1是现有针对双栅线Dual Gate驱动方式的HADS像素结构示意图，主要包括两条栅线(Gate line)10,数据线(Data line)20,薄膜晶体管(Thin FilmTransistor，TFT)30，与薄膜晶体管电性连接的像素电极(Pixel electrode)40，位于SD数据线层的金属线50，该金属线连接公共电压信号，以及公共电极层60；同时对于位置A处的剖面结构，如图2所示。其中SD层相比ITO层电阻率小很多(约1/60)；在每一像素单元中的公共电极60呈狭缝状；公共电极层和公共电极线连接的是同样的公共电压信号。其中，每两行像素单元之间有两条栅线10，分别驱动上下对应的像素单元的TFT，每两列像素单元之间排列一数据线或公共电极线，其中数据线20和公共电极线50间隔排列。像素电极和公共电极多数采用ITO材料制作，由于ITO面电阻较大并且公共电极分布于整个面板内，所以公共电极的电阻较大。并且公共电极与数据线、栅极线、像素电极存在非常大的耦合电容，从而公共电极上的负载较大，这样公共电极上的波动较大，引起的绿附问题(greenish)较严重。

影响绿附的主要因素有两个，一个为公共电极Vcom电平漂移(LevelShift),另一个为公共电极Vcom失真衰减(Distortion Decay)，其影响的示意图如图3所示。

从图3中可以看出，其中Level Shift的影响因素可以表示为：Qdistortion=C×V×r，其中Q为总的distorted电荷量，C为Data线与Com的耦合电容，V为data电压的变化量,r为分辨率;Vcom Decay的影响因素可以表示为：Vcom_decay=R×C，其中R为Com Line电阻，C为Com的耦合电容(Cst，Cdc等)。

从以上绿附影响因素的分析可以看出，绿附与耦合电容，分辨率，电阻等有密切的联系。由于HADS结构中，Com电极多数采用ITO材料，其方块电阻较大，所以Com电极本身电阻较大。并且HADS像素结构中，Com与其他电极耦合电容较大。现在产品对于分辨率的要求越来越高，这在一定程度上加重HADS产品绿附的问题，而且HADS产品决定了通过电路进行补偿比较困难。

发明内容

本发明实施例提供了一种阵列基板及其制备方法和显示装置，用以减小公共电极电阻，进而降低了公共电极的负载，解决了HADS像素结构中绿附的问题，同时过孔的下方增加一层保护层，防止在刻蚀过孔的时候刻蚀过度导致栅线层和数据线层的短路。

本发明实施例提供的一种阵列基板，包括多个像素单元，所述像素单元包括薄膜晶体管、像素电极、公共电极和钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层和源漏极，还包括：

与所述公共电极位于不同层的金属线；所述金属线所在层与所述公共电极所在层之间设置有绝缘层；所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接；所述过孔下方所述金属线层或所述公共电极层下方对应过孔区域设置有保护层。

较佳地，所述过孔设置于所述栅线与所述金属线重叠的区域。

较佳地，所述金属线设置于相邻的两列像素单元之间。

较佳地，所述保护层的面积大于与过孔区域对应的金属线的面积和所述过孔的截面面积。

较佳地，每行像素单元分为多个像素单元组，每个像素单元组由相邻的两个像素单元组成；

每行像素单元上方设置有第一栅线，每行像素单元下方设置有第二栅线，所述第一栅线和第二栅线用于分别驱动所述每个像素单元组中的两个像素单元，每个像素单元组中的两个像素单元连接于同一条数据线；

相邻的像素单元组之间设置有虚拟数据线，所述金属线为所述虚拟数据线。

具体地，所述钝化层位于所述金属线和数据线层上方；所述公共电极位于所述钝化层上方，且所述公共电极为狭缝状；所述过孔设置于相邻两行像素单元之间相邻的第一栅线和第二栅线与所述虚拟数据线重叠的区域；所述保护层设置于所述金属线与所述栅绝缘层之间。

具体地，所述保护层与所述有源层同层制作。

具体地，所述保护层与有源层采用相同材料制作。

本发明实施例还提供的一种阵列基板的制造方法，包括：

在基板上形成包括栅线的图案；

在形成上述图案的基板上形成栅绝缘层；

在形成上述图案的基板上形成有源层和保护层；

在形成上述图案的基板上形成包括数据线、金属线和像素电极的图案；

在形成上述图案的基板上形成钝化层，并通过构图工艺，在所述钝化层上形成多个过孔；

在形成上述图案的基板上形成包括公共电极的图案，所述公共电极通过所述过孔与所述金属线连接，所述保护层位于所述金属线下方。

本发明实施例提供的一种显示装置，包括上述的阵列基板。

本发明实施例提供的阵列基板及其制造方法和显示装置，在不影响像素开口率也不增加曝光工艺的前提下，减小了阵列基板像素结构中公共电极层的电阻，进而降低了公共电极的负载，从而解决了显示中出现的greenish问题，同时过孔的下方增加一层保护层，防止在刻蚀过孔的时候刻蚀过度导致栅线层和数据线层的短路。

附图说明

图1为现有Dual Gate驱动方式的HADS像素结构示意图；

图2为图1所示的结构中A对应的剖面示意图；

图3为图1所示的结构中出现的绿附问题的影响因素的趋势变化图；

图4(a)为本发明实施例提供的一种阵列基板中多个像素单元结构的俯视示意图；

图4(b)为本发明实施例提供的一种阵列基板中一个像素单元结构的俯视示意图；

图4(c)为图4(b)所示的阵列基板中过孔结构的剖面示意图；

图5(a)为本发明实施例提供的一种如图4(b)所示的阵列基板的制备过程中形成栅线图案后的结构示意图；

图5(b)为在图5(a)的基础上形成有源层和保护层后的结构示意图；

图5(c)为在图5(b)的基础上形成数据线和金属线后的结构示意图；

图5(d)为在图5(c)的基础上形成像素电极后的结构示意图；

图5(e)为在图5(d)的基础上形成钝化层中的过孔后的结构示意图；

图5(f)为在图5(e)的基础上形成公共电极后的结构示意图。

具体实施方式

本发明实施例提供了一种阵列基板及其制造方法和显示装置，用以减小公共电极电阻，进而降低了公共电极的负载，解决了HADS像素结构中greenish的问题，同时过孔的下方增加一层保护层，防止在刻蚀过孔的时候刻蚀过度导致栅线层和数据线层的短路。

本发明实施例提供的一种阵列基板，包括多个像素单元，所述像素单元包括薄膜晶体管，像素电极、公共电极和钝化层PVX，所述薄膜晶体管包括栅极、栅绝缘层、有源层和源漏极，还包括：

与所述公共电极位于不同层的金属线；

所述金属线所在层与所述公共电极所在层之间设置有绝缘层，其中所述绝缘层为钝化层或栅绝缘层或其它绝缘层；

所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接；

在所述过孔下方，并且在所述金属线或所述公共电极的下方对应过孔区域设置有保护层。例如，若金属线层在公共电极层之下，则保护层设置在金属线层的下方；若金属线层在公共电极层之上，则保护层设置在公共电极层的下方。

较佳地，所述过孔设置于所述栅线与所述金属线重叠的区域。

较佳地，所述金属线位于相邻的像素单元之间，例如，该金属线可以横向排列，也可以为纵向排列。

较佳地，所述金属线设置于相邻的两列像素单元之间，即每相邻的所述金属线相隔每一像素单元列。

较佳地，每隔两列像素单元设置一列所述金属线，即每相邻的所述金属线之间相隔两列像素单元。

较佳地，所述保护层的面积大于与过孔区域对应的金属线的面积和所述过孔的截面面积。

下面结合附图和具体实施例，对本发明进行说明。

较佳地，针对Dual gate HADS结构的显示面板，本发明实施例提供的阵列基板的结构包括：如图4(a)所示多个像素单元的结构示意图以及图4(b)中所示一个像素单元的结构示意图，所述像素单元包括薄膜晶体管TFT30，像素电极40、公共电极60和钝化层PVX(图中未示出)，所述薄膜晶体管包括栅极、栅绝缘层GI(图中未示出)、有源层和源漏极；每行像素单元分为多个像素单元组，如图4(a)中虚线框包括的图形所示，每个像素单元组由相邻的两个像素单元组成；每行像素单元上方设置有第一栅线101，每行像素单元下方设置有第二栅线102，所述第一栅线101和第二栅线102用于分别驱动所述每个像素单元组中的两个像素单元，每个像素单元组中的两个像素单元连接于同一条数据线20；

以及，相邻的像素单元组之间设置有虚拟数据线，与所述数据线20同层制作；所述虚拟数据线为：与所述公共电极60位于不同层的金属线50；

所述金属线50所在层与所述公共电极60所在层之间设置有钝化层PVX；

所述钝化层PVX位于金属线和数据线层上方，公共电极60位于钝化层PVX上方，钝化层PVX在所述金属线50的区域设置有多个过孔70，所述金属线50通过所述过孔70与所述公共电极60连接；在驱动过程中，该金属线50连接公共电压信号，起到公共电极线的作用。

所述保护层80设置于金属线50与栅绝缘层GI之间。

较佳地，所述过孔70设置于相邻两行像素单元之间相邻的第一栅线101和第二栅线102与所述虚拟数据线，即与金属线50重叠的区域。

所述保护层80位于所述过孔70区域，且所述保护层的面积大于与过孔区域对应的金属线的面积和所述金属所述过孔的截面面积。

较佳地，所述保护层80与所述TFT的有源层同层制作，且保护层80与TFT的有源层材料相同，本实施例中有源层材料为半导体非晶硅材料。

具体地，位于钝化层PVX中的过孔，该过孔的剖面结构如图4(b)所示；

对比图1所示的结构中，对于位置A的剖面图，如图2所示的公共电极层60与公共电极线50是绝缘的，它们分别各自连接公共电压信号，位于第二ITO层的像素单元内的狭缝状的公共电极接收到的公共电压信号来源于该公共电极层接收的公共电压信号；

而本发明实施例通过将金属线与第二ITO公共电极层连接，如此，像素单元区域内的公共电极一方面通过金属线接收公共电压信号，另一方面接收该公共电极层接收并传输过来的公共电压信号；由于数据线层相比ITO层电阻率小很多(约1/60)，因此整个面板内部公共电极(Vcom)电阻降低很多，因此极大了缓解了像素结构中greenish的问题，同时过孔的下方增加一层保护层，防止在刻蚀过孔的时候刻蚀过度导致栅线层和数据线层的短路。并且，本发明中在过孔的下方设置保护层，即在金属线层的下方，与有源层同层制作的保护层，防止刻蚀PVX层的过孔时刻蚀过度而导致数据线层与栅线层的短路。

同时，本发明实施例提供的阵列基板的结构，解决了公共电极电阻大引起的greenish问题，同时并不影响像素的开口率。由于过孔设置于相邻两行像素单元之间相邻的第一栅线101和第二栅线102与金属线50重叠的区域，而保护层设置在过孔的下方的金属线层的下表面，过孔的截面小于过孔下方的与过孔区域对应的金属线的面积，过孔下方的与过孔区域对应的金属线的面积小于保护层的面积，并且，以过孔的中心为中心，过孔截面区域完全在过孔下方的金属线的区域内，而过孔下方的与过孔区域对应的金属线完全落在保护层区域内。

因此，在透光方向上，所述保护层的投影落在彩膜基板侧的黑矩阵的投影内；同时，过孔下方的与过孔区域对应的金属线的投影完全落在保护层的投影内，过孔透过的光完全落在过孔下方的与过孔区域对应的金属线的区域内。

例如，将该保护层设置为正方形，那么该正方形的边长小于其对应的黑矩阵的宽度；若所述保护层为一正方形，则过孔下方的与过孔区域对应的金属线也可以设置为正方形，过孔也可以为正方形，同时，过孔、过孔下方与过孔区域对应的的金属线、保护层的中心重合，且正方形过孔的边长小于正方形金属线的边长，正方形与过孔区域对应的金属线的边长小于正方形保护层的边长；

又例如，将该保护层设置为圆形，那么该圆形的直径小于其对应的黑矩阵的宽度；若所述保护层为一圆形，则过孔下方的与过孔区域对应的金属线也可以设置为圆形，过孔也可以为圆形，同时，过孔、过孔下方的与过孔区域对应的金属线、保护层的中心重合，且圆形过孔的直径小于正方向金属线的直径，圆形金属线的直径小于圆形保护层的直径。

需要说明的是，根据目前的工艺条件，过孔的截面最小为4μm×4μm，同时也保证了金属线和公共电极的有效接触。

同时，上述举例中所列举的形状仅是为了更好的理解本发明，但不限制本发明。

下面结合附图对本实施例提供的阵列基板的制造方法进行说明。

本发明实施例提供的一种阵列基板的制造方法，包括：

在基板上形成包括栅线的图案；

在形成上述图案的基板上形成栅绝缘层；

在形成上述图案的基板上形成有源层和保护层；

在形成上述图案的基板上形成包括数据线、金属线和像素电极的图案；

在形成上述图案的基板上形成钝化层，并通过构图工艺，在所述钝化层上形成多个过孔；

在形成上述图案的基板上形成包括公共电极的图案，所述公共电极通过所述过孔与所述金属线连接，所述保护层位于所述金属线下方。

较佳地，所述保护层为非晶硅材料。

具体地，参见图5(a)至图5(f)所示，制造方法的具体步骤包括：

第一步：在基板上形成包括栅线的图案，包括经过沉积、曝光、显影、刻蚀制备出栅线层，每两行像素单元之间有两条栅线10，包括第一栅线101和第二栅线102，分别驱动上下两行对应的像素单元的TFT，如附图5(a)所示；

第二步，在形成上述图案的基板上形成栅绝缘层，包括沉积出栅极绝缘层GI；

第三步：在形成上述图案的基板上形成有源层和保护层，包括经过沉积、曝光、显影、刻蚀制备出Active层(材料为非晶硅a-si)，该层包括TFT30的有源层，以及保护层80，如附图5(b)所示；

第四步：在形成上述图案的基板上形成包括数据线、金属线，包括：经过沉积、曝光、显影、刻蚀制备出SD层，该SD层包括数据线20、金属线50，以及TFT的漏电极和源电极，其中数据线20与TFT漏源极连接，如附图5(c)所示；

第五步：在SD层的同一层，经过沉积、曝光、显影、刻蚀制备出第一ITO，即像素电极层40，如附图5(d)所示，从图中可以看出，该像素电极与TFT的漏极直接电性相连，但其边缘与金属线50、数据线20、栅线102等均有一定的间隔，以防止短路；

第六步：在形成上述图案的基板上形成钝化层，并通过构图工艺，在所述钝化层上形成多个过孔，包括：经过沉积、曝光、显影、刻蚀制备出PVX层，其中包括过孔70，如附图5(e)所示，该过孔连接SD层的金属线50与后续第二ITO层的公共电极(图中未示出)；

第七步：在形成上述图案的基板上形成包括公共电极的图案，所述公共电极通过所述过孔与所述金属线连接，所述保护层位于所述金属线下方，包括：经过沉积、曝光、显影、刻蚀制备出第二ITO层的公共电极60，如附图5(f)所示；对应图5(f)中的A位置处的剖面细节结构，如图4(c)所示，即制作完成的阵列基板上，保护层80位于金属层50的下方，栅绝缘层GI的上方，过孔70位于钝化层PVX中，连接金属线50和公共电极60。其中，参照图5(f)，在每一像素单元内，该公共电极60呈现狭缝状，在像素单元之外的区域，均被该第二ITO层覆盖。

在上述制造方法中，没有增加任何新的曝光工艺，能够制备出减小公共电极的电阻却不影响像素开口率的阵列基板。

本发明实施例提供的一种显示装置，包括上述的阵列基板。在该显示装置中，位于TFT侧的第一栅线和第二栅线相邻的位置，在彩膜侧均对应着黑矩阵，因此对于本发明提供的阵列基板，在透光方向上，其中的过孔位置以及为了防止过度刻蚀而增加的保护层的投影均落在双栅线对应的黑矩阵内，从而不会出现漏光，更不会增加开口率。

本发明实施例提供的一种驱动上述显示装置的方法，包括：将公共电压信号通过金属线传输到公共电极层。包括：

像素单元内的公共电极通过位于TFT侧中SD层的金属线接收公共电压信号，以及接收该公共电极层接收的公共电压信号。由于SD层相比ITO层电阻率小很多(约1/60)，因此整个面板内部Com电极电阻降低很多，因此解决了像素结构中greenish的问题。

综上所述，本发明实施例在不影响像素开口率也不增加曝光工艺的前提下，减小了阵列基板的公共电极的电阻，进而减小了公共电极的负载，从而解决了显示greenish的问题，同时过孔的下方增加一层保护层，防止在刻蚀过孔的时候刻蚀过度导致栅线层和数据线层的短路。尤其针对dual gate驱动方式的HADS，本发明提供的技术方案减小了HADS像素结构中由第二ITO形成的Com电极的电阻，进而降低了Com电极的负载，从而对于解决绿附问题，在对应PVX绝缘层中的过孔位置，在数据线SD层下面增加一层a-si的保护层,防止PVX刻蚀时由于过刻导致的数据线层与栅线层的短路。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种阵列基板，包括多个像素单元，所述像素单元包括薄膜晶体管、像素电极、公共电极和钝化层，所述薄膜晶体管包括栅极、栅绝缘层、有源层和源漏极，其特征在于，还包括：

与所述公共电极位于不同层的金属线；

所述金属线所在层与所述公共电极所在层之间设置有绝缘层；

所述绝缘层在所述金属线的区域设置有多个过孔，所述金属线通过所述过孔与所述公共电极连接；

在所述过孔下方，并且在所述金属线或所述公共电极的下方对应过孔区域设置有保护层。

2.根据权利要求1所述的阵列基板，其特征在于，所述过孔设置于所述栅线与所述金属线重叠的区域。

3.根据权利要求1所述的阵列基板，其特征在于，所述金属线设置于相邻的两列像素单元之间。

4.根据权利要求1所述的阵列基板，其特征在于，所述保护层的面积大于与过孔区域对应的金属线的面积和所述过孔的截面面积。

5.根据权利要求1至4任一所述的阵列基板，其特征在于，

每行像素单元分为多个像素单元组，每个像素单元组由相邻的两个像素单元组成；

每行像素单元上方设置有第一栅线，每行像素单元下方设置有第二栅线，所述第一栅线和第二栅线用于分别驱动所述每个像素单元组中的两个像素单元，每个像素单元组中的两个像素单元连接于同一条数据线；

相邻的像素单元组之间设置有虚拟数据线，所述金属线为所述虚拟数据线。

6.根据权利要求5所述的阵列基板，其特征在于，

所述钝化层位于所述金属线和数据线层上方；

所述公共电极位于所述钝化层上方，且所述公共电极为狭缝状；

所述过孔设置于相邻两行像素单元之间相邻的第一栅线和第二栅线与所述虚拟数据线重叠的区域；

所述保护层设置于所述金属线与所述栅绝缘层之间。

7.根据权利要求6所述的阵列基板，其特征在于，所述保护层与所述有源层同层制作。

8.根据权利要求7所述的阵列基板，其特征在于，所述保护层与有源层采用相同材料制作。

9.一种显示装置，其特征在于，包括如权利要求1～8任一所述的阵列基板。

10.一种阵列基板的制造方法，其特征在于，该方法包括：

在基板上形成包括栅线的图案；

在形成上述图案的基板上形成栅绝缘层；

在形成上述图案的基板上形成有源层和保护层；

在形成上述图案的基板上形成包括数据线、金属线和像素电极的图案；

在形成上述图案的基板上形成第二绝缘层，并通过构图工艺，在所述钝化层上形成多个过孔；

在形成上述图案的基板上形成包括公共电极的图案，所述公共电极通过所述过孔与所述金属线连接，所述保护层位于所述金属线下方。

Images