CN110265483A - 显示装置及其制备方法 - Google Patents
显示装置及其制备方法 Download PDFInfo
- Publication number
- CN110265483A CN110265483A CN201910409044.2A CN201910409044A CN110265483A CN 110265483 A CN110265483 A CN 110265483A CN 201910409044 A CN201910409044 A CN 201910409044A CN 110265483 A CN110265483 A CN 110265483A
- Authority
- CN
- China
- Prior art keywords
- layer
- light shield
- metal light
- shield layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title description 2
- 239000002184 metal Substances 0.000 claims abstract description 110
- 229910052751 metal Inorganic materials 0.000 claims abstract description 110
- 238000002161 passivation Methods 0.000 claims abstract description 43
- 238000000034 method Methods 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 238000009826 distribution Methods 0.000 claims description 4
- 230000008859 change Effects 0.000 claims description 2
- 230000000737 periodic effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000012216 screening Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000010408 sweeping Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请公开了一种显示装置，包括像素阵列，以及耦合到所述像素阵列的扫描线和数据线；所述像素阵列至少包括依次堆叠的衬底层、金属遮光层、钝化层、有源层、介质层、以及控制电极层，其中所述控制电极层与所述扫描线耦合；其中，所述金属遮光层包括多个部分，第一部分基本位于所述有源区下方，第二部分位于所述有源区下方以外的区域，其中所述金属遮光层的第一部分和第二部分彼此电隔离；所述数据线与所述金属遮光层第二部分至少部分彼此重叠，并且所述扫描线与所述金属遮光层第二部分通过扫描线接触孔彼此电连接。本申请还提供了制备这种显示装置的方法。
Description
技术领域
本申请属于信息显示领域，尤其涉及一种TFT显示装置和制备这种显 示装置的方法。
背景技术
目前，显示屏的发展趋势是更大规模和更高的显示精度，例如98寸或 110寸的显示屏，其显示精度可以达到16K或32K。但是，这样的发展趋势 会导致显示屏的扫描线与数据线的数量成倍增加，二者的交叉点数量也就 倍增，从而导致数据线的寄生电容增大，RC延迟大幅提高，充电时间成倍 减小，从而导致数据信号无法准确的被传入相应的像素。
与传统的a-Si TFT相比，IGZO TFT具有高迁移率的优势，适用于驱动 大尺寸、高PPI的显示屏。与LTPS TFT相比，IGZO TFT不需要高成本的激 光退火和离子注入，成本低；IGZO TFT的非晶结构具有更好的短程均匀性； IGZO TFT更适合大尺寸面板；IGZO TFT制作工艺简单，光罩数目少。因此， IGZO TFT是驱动超大尺寸且超高解析度面板的最佳选择。
发明内容
本申请针对上述问题，本申请提供了一种显示装置，包括像素阵列，以 及耦合到所述像素阵列的扫描线和数据线；所述像素阵列至少包括依次堆 叠的衬底层、金属遮光层、钝化层、有源层、介质层、以及控制电极层，其 中所述控制电极层与所述扫描线耦合；其中，所述金属遮光层包括多个部分， 第一部分基本位于所述有源区下方，第二部分位于所述有源区下方以外的 区域，其中所述金属遮光层的第一部分和第二部分彼此电隔离；所述数据线 与所述金属遮光层第二部分至少部分重叠，并且所述扫描线与所述金属遮 光层第二部分通过扫描线接触孔彼此电连接。
特别的，所述金属遮光层第二部分中未与所述扫描线重叠的区域的宽 度至少为1微米。
特别的，所述扫描线接触孔相对于所述像素阵列中的像素周期性分布。
特别的，越靠近所述像素阵列中心所述扫描线接触孔分布的密度越高。
特别的，所述显示装置还包括公共电极线，其中所述金属遮光层还包括 第三部分，其位于所述公共电极线下方并通过公共电极线接触孔彼此相连， 且所述金属遮光层的第三部分与金属遮光层的第一和第二部分电隔离。
本申请还提供了一种制备显示装置的方法，包括在衬底上形成金属遮 光层，并对所述金属遮光层进行图形化使其至少形成彼此电隔离的第一部 分和第二部分；在所述金属遮光层上形成钝化层，并且在所述金属遮光层的 第一部分上方的钝化层上形成有源层；在所述有源层和所述钝化层上形成 介质层，并对所述金属遮光层的第二部分上方的介质层和钝化层进行图形 化，以形成暴露所述金属遮光层第二部分的扫描线接触孔，对所述有源层上 方的介质层进行图形化，形成暴露出所述有源层的第一和第二电极接触孔； 在所述金属遮光层第一部分上方位于所述第一和第二电极接触孔之间的介 质层上以及在所述扫描线接触孔中形成控制电极层；在所述控制电极两侧 形成的所述电极接触孔中形成与所述有源层接触的第一和第二电极层；以 及将所述控制电极层与扫描线相连，将所述第一和第二电极层与数据线相 连。
特别的，对所述金属遮光层进行图形化还包括形成与金属遮光层第一 和第二部分电隔离的第三部分；在形成所述扫描线接触孔的同时在所述金 属遮光层第三部分的上方形成暴露所述金属遮光层第三部分的公共电极线 接触孔，并使得所述金属遮光层第三部分与公共电极线相连。
本申请还提供了一种制备显示装置的方法，包括在衬底上形成金属遮 光层，并对所述金属遮光层进行图形化使其至少形成彼此电隔离的第一部 分和第二部分；在所述金属遮光层上形成钝化层，并且在所述金属遮光层的 第一部分上方的钝化层上形成有源层，并对所述金属遮光层的第二部分上 方的钝化层进行图形化以形成暴露所述金属遮光层第二部分的扫描线接触 孔；在所述有源层和所述钝化层上形成介质层，对所述有源层上方的介质层 进行图形化，形成暴露出所述有源层的第一和第二电极接触孔，对所述扫描 线接触孔中的介质层图形化，从而使得所述金属遮光层第二部分仍然通过 所述扫描线接触孔暴露；在所述金属遮光层第一部分上方位于所述第一和 第二电极接触孔之间的介质层上以及在所述扫描线接触孔中形成控制电极 层；在所述控制电极两侧形成的所述电极接触孔中形成与所述有源层接触 的第一和第二电极层；以及将所述控制电极层与扫描线相连，将所述第一和 第二电极层与数据线相连。
特别的，对所述金属遮光层进行图形化还包括形成与金属遮光层第一 和第二部分电隔离的第三部分；在形成所述扫描线接触孔的同时在所述金 属遮光层第三部分的上方形成暴露所述金属遮光层第三部分的公共电极线 接触孔，并使得所述金属遮光层第三部分与公共电极线相连。
采用本申请提供的方案，通过增加简单的工艺步骤的调整，对顶栅TFT 工艺中的金属遮光层加以充分的利用，赋予其遮光以外的降低数据线寄生 电容的作用，允许扫描线尺寸的缩小但不会增大扫描线的阻抗，降低了数据 线的RC延迟。
附图说明
参考附图示出并阐明实施例。这些附图用于阐明基本原理，从而仅仅示 出了对于理解基本原理必要的方面。这些附图不是按比例的。在附图中，相 同的附图标记表示相似的特征。
图1所示为根据本申请一个实施例的TFT显示屏局部结构的示意性剖 面图；
图2所示为根据本申请一个实施例的TFT显示屏局部的示意性版图；
图3所示为根据本申请一个实施例的TFT显示屏局部的层间电容示意 图；
图4(a)-(h)所示为根据本申请一个实施例制备上述TFT显示屏的部分 工艺状态流程图；以及
图5(a)-(h)所示为根据本申请另一个实施例制备上述TFT显示屏的部 分工艺状态流程图；以及
图6为依据本申请实施例的TFT显示设备的电路示意图。
具体实施方式
在以下优选的实施例的具体描述中，将参考构成本申请一部分的所附 的附图。所附的附图通过示例的方式示出了能够实现本申请的特定的实施 例。示例的实施例并不旨在穷尽根据本申请的所有实施例。可以理解，在不 偏离本申请的范围的前提下，可以利用其他实施例，也可以进行结构性或者 逻辑性的修改。因此，以下的具体描述并非限制性的，且本申请的范围由所 附的权利要求所限定。
对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨 论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。 对于附图中的各单元之间的连线，仅仅是为了便于说明，其表示至少连线两 端的单元是相互通信的，并非旨在限制未连线的单元之间无法通信。
在以下的详细描述中，可以参看作为本申请一部分用来说明本申请的 特定实施例的各个说明书附图。在附图中，相似的附图标记在不同图式中描 述大体上类似的组件。本申请的各个特定实施例在以下进行了足够详细的 描述，使得具备本领域相关知识和技术的普通技术人员能够实施本申请的 技术方案。应当理解，还可以利用其它实施例或者对本申请的实施例进行结 构、逻辑或者电性的改变。
如前所述，由于显示屏尺寸的增加和解析度的提高，导致数据线和扫描 线交叉点数量的增加，从而导致像素阵列电容增大。为了减少数据线的寄生 电容，一种方法是减小扫描线或数据线的宽度、增加其厚度的方法，但是这 样会导致电阻的增加，这样做有可能反而导致RC延迟的升高。例如当作为 数据线的金属线宽为4微米左右，厚度超过8000埃时，容易造成金字塔状 结构，无法达到低电阻的需求，并且会有突出的数据线断线问题。
本申请提供的方法是在不影响电阻的前提下减小数据线寄生电容的方 法。
顶栅结构的IGZO TFT寄生电容小，与BCE结构的TFT相比，更适合驱 动高解析度的大尺寸面板。更重要的是，顶栅TFT为了遮挡背光对IGZO有 源层的照射，在衬底上设有金属遮光层。本申请正是利用了这层金属遮光层 来降低TFT显示屏数据线的寄生电容以及扫描线的电阻。
图1所示为根据本申请一个实施例的TFT显示屏局部结构的示意性剖 面图。为了示意性说明，以下描述中采用MOS晶体管举例说明。当然本领域 技术人员知晓的是本申请方案并不仅仅适用于MOS晶体管，对于其他类型 的晶体管形成的TFT显示屏同样适用。另外，本领域技术人员也知晓得失， 本申请的方案不仅仅适用于LCD显示屏，也适用于OLED显示屏或其他类型 的显示屏。其宗旨都是为了前面提到的在大尺寸高解析度的情况下降低数 据线的RC延迟。
根据一个实施例，衬底101上方设有金属遮光层1021和1022，如图1 所示，这两部分的金属遮光层彼此电隔离。在金属遮光层1021上方依次堆 叠设置钝化层103以及有源层104。在有源层104上形成介质层105，例如 栅介质层。在介质层105上形成控制电极层106，例如栅电极层，和钝化层 107。另外，在钝化层107上形成接触孔B和C，并且在接触孔B和C中形 成与有源层104直接接触的第一、第二电极层108，例如源或漏电极。并且 在电极层108上形成钝化层109。
根据一个实施例，在金属遮光层1022上方形成通过接触孔A与金属遮 光层1022直接接触的控制电极层106，并与扫描线相连。因此，金属遮光 层1022也被称为底层扫描线。
图2所示为根据本申请一个实施例的TFT显示屏局部的示意性版图。 其中W1是金属遮光层1022与数据线交叠部分的宽度，W2是扫描线与数据线 交叠部分的宽度，W3是金属遮光层1022在其他区域的宽度，W4是扫描线在 其他区域的宽度，其中W3大于W1，W4大于W2，W1大于W2。由图可见，金属遮 光层1022与金属遮光层1021彼此电隔离，并且金属遮光层1022通过接触 孔A与扫描线106相连接。TFT晶体管的源或漏电极层108可以耦合到数据 线。这样一来由于扫描线与金属遮光层1022相连，相当于多了一条扫描线， 因此扫描线电阻减小。同时，原有扫描线与数据线交叉点的宽度变窄，并且 由于增加了金属遮光层1022或者说底层扫描线与数据线之间的距离，因此 使得数据线寄生电容减小。
根据一个实施例，如图2所示，公共电极线110下方的金属遮光层(未 示出)可以与公共电极线110构成平行的通路从而降低公共电极线的电阻。 当然，公共电极线110下方的金属遮光层部分要与金属遮光层1021和1022 部分彼此电隔离。
图3所示为根据本申请一个实施例的TFT显示屏局部的层间电容示意 图。在这个实施例中，数据线的寄生电容包括两个并联的部分，一个是数据 线与扫描线之间的电容Cgd2，另一个是数据线与金属遮光层1022(与扫描线 相连)之间的电容Cgd1。前面提到过，如果减少扫描线的宽度来减小数据线 与扫描线交叉的面积以降低数据线的RC延迟的做法并不可取，是因为这样 一来扫面线的电阻会增大，反而可能影响整个显示屏的工作效率。但是在本 申请中，扫描线的宽度W1虽然被减小，但是传输扫描信号的阻抗并没有增 大，甚至可能降低，其原因在于利用与扫描线相连接的金属遮光层部分来平 行的进行扫描信号的传输。这样一来，扫描线与数据线交叉的面积减小，寄 生电容减小。另外，数据线与金属遮光层1022之间的距离大于数据线与扫 描线之间的距离，通过增大原有扫描线线与遮光层之间的距离d1可以调节 Cgd1的大小，因此本申请的方案中数据线的寄生电容被大大减小。
具体来说，如图3所示，在数据线与扫描线之间可以设置有钝化层107， 其厚度可以是d2，扫描线的宽度可以是W2。在数据线与金属遮光层1022之 间设置有钝化层103，介质层105和钝化层107，其厚度可以是d1,金属遮 光层1022的宽度可以是W1。这样，数据线的总体寄生电容可以通过下面的 公式来表达：
其中，Wdata为数据线宽度，例如取5微米，W1取18微米，W2取6微米， 取厚度d1＝2d2，根据上述公式获得的耦合电容Cgd是现有的只有单层扫描线 的TFT晶体管的电容的55.56％。根据一个实施例，在钝化层102、介质层 105和钝化层107三层绝缘膜(例如这三层均为二氧化硅,εSiO2为其介电常 数)中，介质层105的膜厚不能变(因为影像TFT晶体管的属性)，其他两 层都可以改变膜厚以调节耦合电容Cgd的值。
根据一个实施例，W3之间的宽度差W4至少要满足1微米，这是也为了 使数据线在从扫描线区域跨越到金属遮光层1022的区域时在高度上不发生 过大的落差而产生折断。
根据一个实施例，可以在扫描线与金属遮光层1022或底层扫描线之间 设置一个或多个扫描线接触孔，保证双层扫描线等电位传输。例如可以对应 每个像素相应的设置这样的扫描线接触孔，但是为了简化工艺和减小接触 孔占用面积等考量，也可以以一定的空间间隔频率来设置接触孔。根据一个 实施例，扫描线接触孔可以相对于像素周期性的排列，例如每十个像素可以 设置一个扫描线接触孔。根据另一个实施例，在越靠近像素阵列中心的位置， 扫描线接触孔的密度可以越大。这是因为像素阵列的中心距离信号源的位置更远，因此传输线的阻抗越大，因此更加需要保持金属遮光层1022与扫 描线的等电位状态。
图4(a)-(h)所示为根据本申请一个实施例制备上述TFT显示屏的部分 工艺状态流程图。
如图4(a)所示，在步骤401，可以先在衬底101上形成一层金属遮光 层，并对其进行图形化形成彼此电隔离的两个部分，1021和1022。根据一 个实施例，可以通过刻蚀的方法将金属遮光层分为两个部分。
如图4(b)所示，在步骤402，可以在衬底101和金属遮光层1021和 1022上形成钝化层103，并且可以对其图形化，从而在金属遮光层1022上 方形成接触孔A1。
如图4(c)所示，在步骤403，在金属遮光层1021上方的钝化层上形成 有源层104。
如图4(d)所示，在步骤404，在有源层104，钝化层103上形成介质层 105，并且对其进行图形化，从而形成暴露出有源层104一部分的电极接触 孔B1和C1，以及在步骤402中的接触孔A1仍然能够暴露出金属遮光层 1022的一部分。当然，根据其他的实施例，也可以不在这个步骤形成电极 B1和C1接触孔，而是在4(f)形成这两个接触孔。如图4(e)所示，在步骤 405，可以在钝化层105上形成控制电极层106，并对其进行图形化，仅保 留金属遮光层1021上方的部分，以及通过接触孔A1与金属遮光层1022直 接接触的部分(用于与扫描线相连)。
如图4(f)所示，在步骤406，可以在控制电极层106上形成钝化层107， 并对其进行图形化，使得与有源层104上的电极接触孔B1和C1仍然保留。 根据另一个实施例，可以在本步骤通过一次性刻蚀形成电极接触孔B1和C1。
如图4(g)所示，在步骤407，可以在与有源层104上的电极接触孔B1 和C1中形成电极108层。
如图4(h)所示，在步骤408，可以在整个器件的表面形成钝化层109。
图5(a)-(h)所示为根据本申请另一个实施例制备上述TFT显示屏的部 分工艺状态流程图。
如图5(a)所示，在步骤501，可以先在衬底101上形成一层金属遮光 层，并对其进行图形化形成彼此电隔离的两个部分，1021和1022。根据一 个实施例，可以通过刻蚀的方法将金属遮光层分为两个部分。
如图5(b)所示，在步骤502，可以在衬底101和金属遮光层1021和1022上形成钝化层103。
如图5(c)所示，在步骤503，在金属遮光层1021上方的钝化层上形成 有源层104。
如图5(d)所示，在步骤404，在有源层104，钝化层103上形成介质层 105，并且对其进行图形化，从而形成暴露出有源层104一部分的电极接触 孔B2和C2，以及暴露出金属遮光层1022的一部分接触孔A2。与图4所示 的方法不同，在本实施例中，形成暴露出金属遮光层1022的接触孔A2需 要对钝化层103和介质层105进行统一刻蚀。可以选择对有源层材料和钝 化层材料刻蚀选择比差异非常大的刻蚀剂来进行刻蚀，从而在刻蚀完介质 层105以后可以继续对钝化层103进行刻蚀从而形成接触孔A2，同时并不 影响有源层104的厚度。
如图5(e)所示，在步骤505，可以在钝化层105上形成控制电极层106， 并对其进行图形化，仅保留金属遮光层1021上方的部分，以及通过接触孔 A2与金属遮光层1022直接接触的部分(用于与扫描线相连)。
如图5(f)所示，在步骤506，可以在控制电极层106上形成钝化层107， 并对其进行图形化，使得与有源层104上的电极接触孔B2和C2仍然保留。
如图5(g)所示，在步骤507，可以在与有源层104上的电极接触孔B2 和C2中形成电极108层。
如图5(h)所示，在步骤508，可以在整个器件的表面形成钝化层109。
图6为依据本申请实施例的TFT显示设备600的电路示意图。根据一 个实施例，显示设备600可以包括像素装置阵列610、栅极驱动电路630、 数据驱动电路620，其中像素装置阵列610中的像素可以具有以上描述的结 构。根据一个实施例，如果栅极驱动电路、数据驱动电路与像素阵列形成在 相同的衬底上，那么这两个电路也可以适用本申请的方案，利用金属遮光层 来降低寄生电容和电阻从而减轻RC延迟。
以上应用了具体示例对本申请进行阐述，只是用于帮助理解本申请，并 不用以限制本申请。对于本申请所属技术领域的技术人员，依据本申请的思 想，还可以做出若干简单推演、变形或替换。
Claims (9)
1.一种显示装置，包括
像素阵列，以及耦合到所述像素阵列的扫描线和数据线；
所述像素阵列至少包括依次堆叠的衬底层、金属遮光层、钝化层、有源层、介质层、以及控制电极层，其中所述控制电极层与所述扫描线耦合；
其中，所述金属遮光层包括多个部分，第一部分基本位于所述有源区下方，第二部分位于所述有源区下方以外的区域，其中所述金属遮光层的第一部分和第二部分彼此电隔离；
所述数据线与所述金属遮光层第二部分至少部分重叠，并且所述扫描线与所述金属遮光层第二部分通过扫描线接触孔彼此电连接。
2.如权利要求1所述的显示装置，其中
所述金属遮光层第二部分中未与所述扫描线重叠的区域的宽度至少为1微米。
3.如权利要求1所述的显示装置，其中所述扫描线接触孔相对于所述像素阵列中的像素周期性分布。
4.如权利要求1或3所述的显示装置，其中越靠近所述像素阵列中心所述扫描线接触孔分布的密度越高。
5.如权利要求1所述的显示装置，还包括公共电极线，其中所述金属遮光层还包括第三部分，其位于所述公共电极线下方并通过公共电极线接触孔彼此相连，且所述金属遮光层的第三部分与金属遮光层的第一和第二部分电隔离。
6.一种制备显示装置的方法，包括
在衬底上形成金属遮光层，并对所述金属遮光层进行图形化使其至少形成彼此电隔离的第一部分和第二部分；
在所述金属遮光层上形成钝化层，并且在所述金属遮光层的第一部分上方的钝化层上形成有源层；
在所述有源层和所述钝化层上形成介质层，并对所述金属遮光层的第二部分上方的介质层和钝化层进行图形化，以形成暴露所述金属遮光层第二部分的扫描线接触孔，对所述有源层上方的介质层进行图形化，形成暴露出所述有源层的第一和第二电极接触孔；
在所述金属遮光层第一部分上方位于所述第一和第二电极接触孔之间的介质层上以及在所述扫描线接触孔中形成控制电极层；
在所述控制电极两侧形成的所述电极接触孔中形成与所述有源层接触的第一和第二电极层；以及
将所述控制电极层与扫描线相连，将所述第一和第二电极层与数据线相连。
7.如权利要求6所述的方法，其中对所述金属遮光层进行图形化还包括形成与所述金属遮光层第一和第二部分电隔离的第三部分；
在形成所述扫描线接触孔的同时在所述金属遮光层第三部分的上方形成暴露所述金属遮光层第三部分的公共电极线接触孔，并使得所述金属遮光层第三部分与公共电极线相连。
8.一种制备显示装置的方法，包括
在衬底上形成金属遮光层，并对所述金属遮光层进行图形化使其至少形成彼此电隔离的第一部分和第二部分；
在所述金属遮光层上形成钝化层，并且在所述金属遮光层的第一部分上方的钝化层上形成有源层，并对所述金属遮光层的第二部分上方的钝化层进行图形化以形成暴露所述金属遮光层第二部分的扫描线接触孔；
在所述有源层和所述钝化层上形成介质层，对所述有源层上方的介质层进行图形化，形成暴露出所述有源层的第一和第二电极接触孔，对所述扫描线接触孔中的介质层图形化，从而使得所述金属遮光层第二部分仍然通过所述扫描线接触孔暴露；
在所述金属遮光层第一部分上方位于所述第一和第二电极接触孔之间的介质层上以及在所述扫描线接触孔中形成控制电极层；
在所述控制电极两侧形成的所述电极接触孔中形成与所述有源层接触的第一和第二电极层；以及
将所述控制电极层与扫描线相连，将所述第一和第二电极层与数据线相连。
9.如权利要求8所述的方法，其中对所述金属遮光层进行图形化还包括形成与所述金属遮光层第一和第二部分电隔离的第三部分；
在形成所述扫描线接触孔的同时在所述金属遮光层第三部分的上方形成暴露所述金属遮光层第三部分的公共电极线接触孔，并使得所述金属遮光层第三部分与公共电极线相连。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910409044.2A CN110265483B (zh) | 2019-05-16 | 2019-05-16 | 显示装置及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910409044.2A CN110265483B (zh) | 2019-05-16 | 2019-05-16 | 显示装置及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN110265483A true CN110265483A (zh) | 2019-09-20 |
| CN110265483B CN110265483B (zh) | 2021-09-28 |
Family
ID=67913246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910409044.2A Active CN110265483B (zh) | 2019-05-16 | 2019-05-16 | 显示装置及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110265483B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111161632A (zh) * | 2020-01-22 | 2020-05-15 | 京东方科技集团股份有限公司 | 彩膜基板、其制造方法、显示面板及显示装置 |
| CN112864174A (zh) * | 2021-01-12 | 2021-05-28 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制备方法、显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP4170719A1 (en) * | 2021-10-21 | 2023-04-26 | InnoLux Corporation | Electronic device |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102269900A (zh) * | 2010-06-03 | 2011-12-07 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
| US20110309397A1 (en) * | 2010-06-22 | 2011-12-22 | Au Optronics Corporation | Pixel structure and manufacturing method thereof |
| CN102981333A (zh) * | 2012-11-21 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| US20130234144A1 (en) * | 2012-03-07 | 2013-09-12 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| CN107093618A (zh) * | 2017-05-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 像素电路结构及使用其的显示器件 |
| CN107527927A (zh) * | 2017-09-18 | 2017-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN107799565A (zh) * | 2016-08-31 | 2018-03-13 | 乐金显示有限公司 | 用于平板显示器的薄膜晶体管基板 |
-
2019
- 2019-05-16 CN CN201910409044.2A patent/CN110265483B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102269900A (zh) * | 2010-06-03 | 2011-12-07 | 北京京东方光电科技有限公司 | Tft阵列基板及其制造方法 |
| US20110309397A1 (en) * | 2010-06-22 | 2011-12-22 | Au Optronics Corporation | Pixel structure and manufacturing method thereof |
| US20130234144A1 (en) * | 2012-03-07 | 2013-09-12 | Samsung Display Co., Ltd. | Display substrate and method of manufacturing the same |
| CN102981333A (zh) * | 2012-11-21 | 2013-03-20 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
| CN107799565A (zh) * | 2016-08-31 | 2018-03-13 | 乐金显示有限公司 | 用于平板显示器的薄膜晶体管基板 |
| CN107093618A (zh) * | 2017-05-04 | 2017-08-25 | 京东方科技集团股份有限公司 | 像素电路结构及使用其的显示器件 |
| CN107527927A (zh) * | 2017-09-18 | 2017-12-29 | 深圳市华星光电半导体显示技术有限公司 | 一种阵列基板及其制备方法、显示装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111161632A (zh) * | 2020-01-22 | 2020-05-15 | 京东方科技集团股份有限公司 | 彩膜基板、其制造方法、显示面板及显示装置 |
| WO2021147692A1 (zh) * | 2020-01-22 | 2021-07-29 | 京东方科技集团股份有限公司 | 彩膜基板、其制造方法、显示面板及显示装置 |
| CN111161632B (zh) * | 2020-01-22 | 2022-06-03 | 京东方科技集团股份有限公司 | 彩膜基板、其制造方法、显示面板及显示装置 |
| CN112864174A (zh) * | 2021-01-12 | 2021-05-28 | 京东方科技集团股份有限公司 | 一种tft阵列基板及其制备方法、显示装置 |
| US11984457B2 (en) | 2021-01-12 | 2024-05-14 | Boe Technology Group Co., Ltd. | TFT array substrate, preparation method thereof, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| CN110265483B (zh) | 2021-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4843719B2 (ja) | アレイ及び製品 | |
| CN105159001B (zh) | 阵列基板及其制造方法、显示面板以及显示装置 | |
| JP3654474B2 (ja) | アクティブマトリックス液晶表示装置のマトリックスアレイ及び液晶表示装置並びにその製造方法 | |
| CN110265483A (zh) | 显示装置及其制备方法 | |
| JPH10198292A (ja) | 半導体装置およびその作製方法 | |
| DE112014003894T5 (de) | Displays mit Silicium- und Halbleiteroxid-Dünnfilmtransistoren | |
| JP2008009360A (ja) | 液晶表示装置用アレイ基板及びその製造方法 | |
| US8242507B2 (en) | Pixel structure having capacitor compensation | |
| CN104380189B (zh) | 有源矩阵基板、液晶显示装置和有源矩阵基板的制造方法 | |
| CN110928090A (zh) | 阵列基板和液晶显示面板 | |
| DE102018202462B4 (de) | Flüssigkristallanzeigefeld und Flüssigkristallanzeigevorrichtung | |
| EP0721215B1 (en) | Forming array with metal scan lines to control semiconductor gatelines | |
| US20080297678A1 (en) | Display substrate, a method of manufacturing the display substrate and a display apparatus having the display substrate | |
| CN111916492B (zh) | Tft器件及其制备方法、阵列基板 | |
| US6504581B1 (en) | Liquid crystal display apparatus and manufacturing method thereof | |
| CN110289214A (zh) | 显示装置及薄膜晶体管的制造方法 | |
| CN105572992A (zh) | 像素结构、阵列基板及像素结构制作方法 | |
| CN102436104A (zh) | 像素结构及像素结构的制造方法 | |
| CN111916464B (zh) | 阵列基板及其制备方法、显示面板 | |
| EP0721213B1 (en) | Array with metal scan lines controlling semiconductor gate lines | |
| US7528407B2 (en) | Thin film transistor array substrate and fabricating method thereof | |
| US20060065894A1 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN110137086A (zh) | Tft基板的制作方法及tft基板 | |
| JP3286843B2 (ja) | 液晶パネル | |
| CN107065324B (zh) | 像素结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |