CN112289194A - 显示面板和显示装置 - Google Patents

显示面板和显示装置 Download PDF

Info

Publication number
CN112289194A
CN112289194A CN202011196958.4A CN202011196958A CN112289194A CN 112289194 A CN112289194 A CN 112289194A CN 202011196958 A CN202011196958 A CN 202011196958A CN 112289194 A CN112289194 A CN 112289194A
Authority
CN
China
Prior art keywords
layer
functional
display panel
display
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011196958.4A
Other languages
English (en)
Other versions
CN112289194B (zh
Inventor
陶子超
张九占
刘权
韩珍珍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei Visionox Technology Co Ltd
Original Assignee
Hefei Visionox Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hefei Visionox Technology Co Ltd filed Critical Hefei Visionox Technology Co Ltd
Priority to CN202011196958.4A priority Critical patent/CN112289194B/zh
Publication of CN112289194A publication Critical patent/CN112289194A/zh
Priority to KR1020227040741A priority patent/KR20220162840A/ko
Priority to PCT/CN2021/108701 priority patent/WO2022088792A1/zh
Application granted granted Critical
Publication of CN112289194B publication Critical patent/CN112289194B/zh
Priority to US17/990,128 priority patent/US20230086876A1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/302—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements characterised by the form or geometrical disposition of the individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/57—Mechanical or electrical details of cameras or camera modules specially adapted for being embedded in other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本申请公开了一种显示面板和显示装置，包括：具有第一显示区和至少部分围绕第一显示区分布的第二显示区，第一显示区的透光率大于第二显示区的透光率，第二显示区包括：发光元件层，发光元件层包括多个阵列排布的子像素；像素电路层，像素电路层包括与每个子像素一一对应的多个像素电路，像素电路层包括用于形成晶体管的多层中间膜层，多层中间膜层层叠设置且相互绝缘，每层中间膜层包括绝缘设置的多个模块，每个模块包括用于形成晶体管的功能区和用于连接相邻两个功能区的非功能区，至少部分模块中的至少部分功能区与非功能区不同层设置。该显示面板可降低各个同种元器件之间的性能差异，改善显示面板的分屏现象，使得显示效果更好。

Description

显示面板和显示装置
技术领域
本申请属于显示设备技术领域，尤其涉及一种显示面板和显示装置。
背景技术
近年来，为实现全面屏，先后出现了刘海屏、水滴屏和打孔屏等形态的移动终端产品，这些产品均采用了去除显示面板中特定位置的像素驱动电路，并将摄像头等元件集成在该特定位置内的设计方案，这样的设计会造成产品的显示屏中，位于摄像头上方的显示区域与其他位置显示区域的亮度存在差异，从而发生分屏现象，使得产品的显示效果不佳。
发明内容
本申请实施例提供了一种显示面板和显示装置，本申请提供的显示面板可减小同种元器件之间的性能差异，改善显示面板的分屏现象，使得显示效果更好。
本申请实施例一方面提供了一种显示面板，具有第一显示区和至少部分围绕所述第一显示区分布的第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第二显示区包括：
发光元件层，所述发光元件层包括多个阵列排布的子像素；
像素电路层，所述像素电路层包括与每个所述子像素一一对应的多个像素电路，所述像素电路层包括用于形成晶体管的多层中间膜层，所述多层中间膜层层叠设置且相互绝缘，每层所述中间膜层包括绝缘设置的多个模块，每个所述模块包括用于形成晶体管的功能部和用于连接相邻两个功能部的非功能部，至少部分模块中的至少部分功能部与非功能部不同层设置。
可选地，所述像素电路层还包括用于形成电容上极板层的第二金属层，每相邻所述像素电路的所述第二金属层彼此间隔设置。
可选地，所述中间膜层包括用于形成晶体管有源层的半导体层和用于形成栅极的第一金属层中的至少一者。
可选地，所述像素电路层还包括用于形成晶体管源漏极的第三金属层，所述第三金属层设置于所述中间膜层朝向所述发光元件层一侧，当所述半导体层的部分模块中的部分功能部与非功能部不同层设置时，所述部分非功能部与所述第一金属层同层设置，和/或，所述部分非功能部与所述第三金属层同层设置；
当所述第一金属层的部分模块中的部分功能部与非功能部不同层设置时，所述部分非功能部与所述第三金属层同层设置。
可选地，所述中间膜层中位于同层且连续的各个部分的面积相同。
可选地，多层所述中间膜层的各个所述模块中，位于相邻像素电路之间的非功能部与相邻的两个功能部不同层设置，位于每个所述像素电路内部的非功能部和功能部均同层设置。
可选地，位于每个所述像素电路内部的部分非功能部和功能部不同层设置。
可选地，当相邻的功能部与位于相邻两个功能部之间的非功能部不同层设置时，所述非功能部与相邻两个功能部之间通过过孔连接。
本申请还提供了另一种显示面板，具有第一显示区和至少部分围绕所述第一显示区分布的第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第二显示区包括：
发光元件层，所述发光元件层包括多个阵列排布的子像素；
像素电路层，所述像素电路层包括与每个所述子像素一一对应的多个像素电路，所述像素电路层包括用于形成电容上极板层的第二金属层，每相邻所述像素电路的所述第二金属层彼此间隔设置。
本申请还提供了一种显示装置，包括上述技术方案中提供的任意一种显示面板。
本申请实施例提供的显示面板，通过降低用于形成同种元器件的各个膜层位于同层且连续部分面积的差异，从而使得各同种元器件之间的性能差异减小，改善显示面板的分屏现象，使得显示效果更好，其中所述膜层包括用于形成晶体管的中间膜层以及用于形成电容上极板层的第二金属层中的一层或多层。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，显而易见地，下面所描述的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的显示面板的俯视示意图；
图2是本申请第一实施例提供的显示面板中局部区域的像素电路的结构示意图；
图3是图2中B区域的局部放大示意图；
图4是本申请第一实施例提供的显示面板中一个像素电路的结构电路图；
图5是本申请第一实施例提供的显示面板中局部区域的像素电路的半导体层的结构示意图；
图6是本申请第二实施例提供的显示面板中局部区域的像素电路的结构示意图；
图7是本申请第三实施例提供的显示面板中局部区域的像素电路的结构示意图。
具体实施方式
下面将详细描述本申请的各个方面的特征和示例性实施例。在下面的详细描述中，提出了许多具体细节，以便提供对本申请的全面理解。但是，对于本领域技术人员来说很明显的是，本申请可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本申请的示例来提供对本申请的更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
为了更好地理解本申请，下面结合图1至图7根据本申请实施例的显示面板110及显示装置进行详细描述。
现有技术的显示面板中，包括第一显示区和至少部分围绕第一显示区分布的第二显示区，第一显示区用于设置摄像头等元件，第一显示区包括与第二显示区同层且连续的发光元件层，但不包括像素电路层，即在制备过程中，将像素电路层中与第一显示区相对的区域除去，从而形成用于放置摄像头等元件的区域，除去像素电路层中与第一显示区相对的区域后，会造成像素电路层中部分晶体管和电容等元器件的缺失，从而使得与这部分缺失的元器件位于同一行或同一列的元器件与其他元器件相比受到工艺制程的影响不相同，从而使得与这部分缺失的元器件位于同一行或同一列的元器件的特性发生差异，主要表现在：与这部分缺失的元器件位于同一行或同一列的元器件与其他元器件相比，受到静电的影响不相同，从而使得显示面板的第二显示区发生分屏现象。
像素电路层中与第一显示区中缺失的元器件位于同一行或同一列的元器件与其他元器件相比，受到静电的影响不相同，主要是由于与这部分元器件对应的各膜层在第一显示区断开后形成的各部分的面积比其他各连续膜层的面积小，因此受到静电的影响不同，从而使得第二显示区中同种元器件之间的性能差异较大。
请一并参阅图1、图2和图5，本申请实施例提供了一种显示面板110，该显示面板110具有第一显示区DA1和至少部分围绕第一显示区DA1分布的第二显示区DA2，第一显示区DA1的透光率大于第二显示区DA2的透光率，第二显示区包括发光元件层和像素电路层，发光元件层包括多个阵列排布的子像素。像素电路层包括与每个子像素一一对应的多个像素电路PC，像素电路层包括用于形成晶体管的多层中间膜层，多层中间膜层层叠设置且相互绝缘，每层中间膜层包括绝缘设置的多个模块A，每个模块A包括用于形成晶体管的功能部和用于连接相邻两个功能部的非功能部160，至少部分模块A中的至少部分功能部与非功能部160不同层设置。
静电对于同种元器件之间性能差异的影响主要在于：第二显示区DA2中，用于形成同种元器件的各个膜层中位于同层且连续部分面积的差异，面积差异越小，同种元器件之间的性能差异越小，面积差异越大，同种元器件之间的性能差异越大。
本申请实施例提供的显示面板110中，通过将至少部分模块A中的至少部分功能部与非功能部160设置为不同层，使得整个显示面板110中，至少部分中间膜层中非功能部160和功能部中同层设置且连续部分的面积的差异减小，从而减小晶体管之间的性能差异，改善显示面板110的分屏现象，使得显示效果更好。
在可选实施例中，如图6所示，像素电路层还包括用于形成电容上极板层的第二金属层140，每相邻像素电路的第二金属层140彼此间隔设置。
可以理解的是显示面板110中，通过将相邻像素电路的第二金属层140彼此间隔设置，使得用于形成电容上极板层的第二金属层140连续部分面积的差异减小或消失，从而可有效提高电容之间的性能差异，改善显示面板110的分屏现象，使得显示效果更好，由于每个像素电路的第二金属层140均与用于提供供电信号的供电线电连接，因此相邻像素电路的第二金属层140间隔设置后无需再进行相邻第二金属层140之间的电连接。
具体地，中间膜层包括用于形成晶体管有源层的半导体层120和用于形成栅极的第一金属层130中的至少一者。
如图2和图5所示，显示面板110中用于形成晶体管有源层的半导体层120包括沿第一方向X排列的多个模块A，每个模块A中均包括多个相间排布的多个功能部和非功能部160，每个模块中的全部功能部均与同一条数据线电性连接，相邻功能部之间通过非功能部160电连接，由于半导体层120中与第一显示区相对的位置被去除，使得部分模块中位于同层且连续的部分的面积减小，从而使得不同元器件之间的性能差异减小，通过将半导体层120中至少部分模块中的至少部分功能部与非功能部160不同层设置，使得半导体层120中位于同层且连续的各个部分的面积差异减小，进而使得同种元器件的性能差异减小、显示效果更好。
如图7所示，显示面板110中用于形成晶体管栅极的第一金属层130包括沿与第一方向X垂直的第二方向Y排列的多个模块A，每个模块A中均包括多个相间排布的多个功能部和非功能部160，每个模块中的全部功能部均与同一条扫描线电性连接，相邻功能部之间通过非功能部160电连接，通过将第一金属层130中至少部分模块A中的至少部分功能部与非功能部160不同层设置，使得第一金属层130中位于同层且连续的各个部分的面积差异减小，进而使得同种元器件的性能差异减小，使得显示效果更好。
本申请实施例提供的显示面板110中，如图2至图7所示，可通过降低半导体层120、第一金属层130和第二金属层140之中的一层或多层中位于同层且连续的各部分面积的差异，以使显示面板110中同种元器件的性能差异减小，从而改善分屏现象，提高显示效果。
在一种可选的实施例中，可以仅调节一层膜层的各部分面积的差异以改善显示面板的显示效果，以半导体层为例进行说明，如图2所示半导体层的至少部分模块A中，至少部分功能部与非功能部160不同层设置，从而使得半导体层中，位于同层且连续的各部分的面积的差异减小，进而提高显示效果；对第一金属层的调节方式与半导体层类似，在此不在赘述。
在另一种可选的实施方式中，可以调节两层膜层中位于同层且连续的各部分的面积差异以改善显示面板的显示效果，以半导体层和第二金属层为例进行说明，如图6所示，半导体层的至少部分模块A中，至少部分功能部与非功能部160不同层设置，从而使得半导体层中，位于同层且连续的各部分的面积差异减小，进而提高显示效果，第二金属层的调节方式为将相邻像素电路的第二金属层140间隔设置，从而使得第二金属层中，位于同层且连续的各部分的面积差异减小，进而提高显示效果；也可以调节半导体层和第一金属层中各部分的面积差异，或者调节第一金属层和第二金属层中各部分的面积差异，对第一金属层的调节方式与半导体层类似，在此不在赘述。
在另一种可选的实施方式中，可以调节三层膜层中各部分的面积差异以改善显示面板的显示效果，如图7所示，半导体层的至少部分模块A中，至少部分功能部与非功能部160不同层设置，从而使得半导体层中，位于同层且连续的各部分的面积差异减小，进而提高显示效果，第一金属层的至少部分模块A中，至少部分功能部与非功能部160不同层设置，从而使得第一金属层中，位于同层且连续的各部分的面积差异减小，进而提高显示效果，第二金属层的调节方式为将相邻像素电路的第二金属层140间隔设置，从而使得第二金属层中，位于同层且连续的个部分的面积差异减小，进而提高显示效果。
具体地，像素电路层还包括用于形成晶体管源漏极的第三金属层，第三金属层设置于中间膜层朝向发光元件层一侧，当半导体层120的部分模块中的部分功能部与非功能部160不同层设置时，部分非功能部160与第一金属层130同层设置，和/或，部分非功能部160与第三金属层同层设置；
当第一金属层130的部分模块中的部分功能部与非功能部160不同层设置时，部分非功能部160与第三金属层同层设置。
像素电路层中包括依次层叠设置的第一绝缘层、半导体层120、第二绝缘层、第一金属层130、第三绝缘层、第二金属层140、第四绝缘层和第三金属层，当半导体层120的部分模块中的部分功能部与非功能部160不同层设置时，部分非功能部160与第一金属层130同层设置，和/或，部分非功能部160与第三金属层同层设置，从而可以减少单独制备半导体层120中非功能部160的制备工艺；当第一金属层130的部分模块中的部分功能部与非功能部160不同层设置时，部分非功能部160与第三金属层同层设置，而可以减少单独制备第一金属层130中非功能部160的制备工艺。
具体地，中间膜层中位于同层且连续的各个部分的面积相同。
当中间膜层中位于同层且连续的各个部分的面积相同时，各同种元器件的性能差异减小，从而可达到更好的显示效果。
本申请中不限于将中间膜层中位于同层且连续的各个部分的面积设置为相同，通过将半导体层和/或第一金属层中部分功能部和功能部设置为不同层时亦可达到减小各同种元器件性能差异的效果，将中间膜层中位于同层且连续的各个部分的面积均设置为相同时显示效果更佳。
具体的，多层中间膜层的各个模块中，位于相邻像素电路之间的非功能部160与相邻的两个功能部不同层设置，位于每个像素电路内部的非功能部160和功能部均同层设置。
在一种可选的实施例中，如图4所示，像素电路PC为7T1C电路，即包括7个晶体管M1至M7以及存储电容，如图2和图3所示，以半导体层的各个模块A为例进行说明：相邻两个像素电路中，其中一个像素电路中的晶体管M2与另一个像素电路中的晶体管M1相邻设置，将半导体层中用于形成晶体管M2的功能部、用于形成晶体管M1的功能部设置为与半导体层中位于晶体管M2和晶体管M1之间的非功能部不同层，从而使得相邻像素电路的半导体层之间相互独立且面积相等，从而使晶体管的性能差异减小，以使显示面板的显示效果更好；关于第一金属层的设置方式与半导体层类似，在此不再赘述。
在上述实施例中，各个像素电路内部的各中间膜层中位于同层且连续的部分面积相同，从而各个像素电路相对独立，各个像素电路受到工艺制程的影响相同，各个晶体管的性能差异减小，可以有效改善分屏现象。
在另一种可选的实施例中，位于每个像素电路内部的部分非功能部160和功能部不同层设置。
当位于像素电路之间的各中间膜层不满足将非功能部160与功能部不同层设置的条件时，可以选择将每个像素电路内部的部分非功能部160和功能部设置为不同层，从而在工艺制程允许的条件下改善各个晶体管之间的性能差异，进而改善分屏现象。
具体地，如图2、图6和图7所示，当相邻的功能部与位于相邻两个功能部之间的非功能部160不同层设置时，非功能部160与相邻两个功能部之间通过过孔150连接。
在制备与功能部位于不同层的非功能部160时，可以先制备功能部然后制备非功能部160，非功能部160与相邻两个功能部之间通过过孔150连接。
本申请还提供了另一种显示面板110，具有第一显示区和至少部分围绕第一显示区分布的第二显示区，第一显示区的透光率大于第二显示区的透光率，第二显示区包括：
发光元件层，发光元件层包括多个阵列排布的子像素；
像素电路层，像素电路层包括与每个子像素一一对应的多个像素电路，像素电路层包括用于形成电容上极板层的第二金属层140，每相邻像素电路的第二金属层140彼此间隔设置。
本申请提供的显示面板110中，可仅通过减小用于形成电容的第二金属层140中位于同层且连续的各部分的面积差异，以使显示面板110中同种元器件的性能差异减小，从而改善分屏现象，提高显示效果。
本申请还提供了一种显示装置，包括上述技术方案中提供的任意一种显示面板110。
本申请提供的显示装置可有效改善分屏现象，使得显示效果更好。
依照本申请如上文的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本申请的原理和实际应用，从而使所属技术领域技术人员能很好地利用本申请以及在本申请基础上的修改使用。本申请仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种显示面板，其特征在于，具有第一显示区和至少部分围绕所述第一显示区分布的第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第二显示区包括：
发光元件层，所述发光元件层包括多个阵列排布的子像素；
像素电路层，所述像素电路层包括与每个所述子像素一一对应的多个像素电路，所述像素电路层包括用于形成晶体管的多层中间膜层，所述多层中间膜层层叠设置且相互绝缘，每层所述中间膜层包括绝缘设置的多个模块，每个所述模块包括用于形成晶体管的功能部和用于连接相邻两个所述功能部的非功能部，至少部分模块中的至少部分功能部与非功能部不同层设置。
2.根据权利要求1所述的显示面板，其特征在于，所述像素电路层还包括用于形成电容上极板层的第二金属层，每相邻所述像素电路的所述第二金属层彼此间隔设置。
3.根据权利要求1所述的显示面板，其特征在于，所述中间膜层包括用于形成晶体管有源层的半导体层和用于形成栅极的第一金属层中的至少一者。
4.根据权利要求3所述的显示面板，其特征在于，所述像素电路层还包括用于形成晶体管源漏极的第三金属层，所述第三金属层设置于所述中间膜层朝向所述发光元件层一侧，当所述半导体层的部分模块中的部分功能部与非功能部不同层设置时，所述部分非功能部与所述第一金属层同层设置，和/或，所述部分非功能部与所述第三金属层同层设置；
当所述第一金属层的部分模块中的部分功能部与非功能部不同层设置时，所述部分非功能部与所述第三金属层同层设置。
5.根据权利要求1所述的显示面板，其特征在于，所述中间膜层中位于同层且连续的各个部分的面积相同。
6.根据权利要求5所述的显示面板，其特征在于，多层所述中间膜层的各个所述模块中，位于相邻像素电路之间的非功能部与相邻的两个功能部不同层设置，位于每个所述像素电路内部的非功能部和功能部均同层设置。
7.根据权利要求5所述的显示面板，其特征在于，位于每个所述像素电路内部的部分非功能部和功能部不同层设置。
8.根据权利要求1所述的显示面板，其特征在于，当相邻的功能部与位于相邻两个功能部之间的非功能部不同层设置时，所述非功能部与相邻两个功能部之间通过过孔连接。
9.一种显示面板，其特征在于，具有第一显示区和至少部分围绕所述第一显示区分布的第二显示区，所述第一显示区的透光率大于所述第二显示区的透光率，所述第二显示区包括：
发光元件层，所述发光元件层包括多个阵列排布的子像素；
像素电路层，所述像素电路层包括与每个所述子像素一一对应的多个像素电路，所述像素电路层包括用于形成电容上极板层的第二金属层，每相邻所述像素电路的所述第二金属层彼此间隔设置。
10.一种显示装置，其特征在于，包括如权利要求1-9任一项所述的显示面板。
CN202011196958.4A 2020-10-30 2020-10-30 显示面板和显示装置 Active CN112289194B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011196958.4A CN112289194B (zh) 2020-10-30 2020-10-30 显示面板和显示装置
KR1020227040741A KR20220162840A (ko) 2020-10-30 2021-07-27 표시 패널 및 표시 장치
PCT/CN2021/108701 WO2022088792A1 (zh) 2020-10-30 2021-07-27 显示面板和显示装置
US17/990,128 US20230086876A1 (en) 2020-10-30 2022-11-18 Display panel and display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011196958.4A CN112289194B (zh) 2020-10-30 2020-10-30 显示面板和显示装置

Publications (2)

Publication Number Publication Date
CN112289194A true CN112289194A (zh) 2021-01-29
CN112289194B CN112289194B (zh) 2022-06-14

Family

ID=74352862

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011196958.4A Active CN112289194B (zh) 2020-10-30 2020-10-30 显示面板和显示装置

Country Status (4)

Country Link
US (1) US20230086876A1 (zh)
KR (1) KR20220162840A (zh)
CN (1) CN112289194B (zh)
WO (1) WO2022088792A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112992931A (zh) * 2021-02-04 2021-06-18 厦门天马微电子有限公司 一种阵列基板母板、阵列基板、显示面板及显示装置
WO2022088792A1 (zh) * 2020-10-30 2022-05-05 合肥维信诺科技有限公司 显示面板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373303A (zh) * 2007-08-21 2009-02-25 奇美电子股份有限公司 液晶显示面板、像素结构及像素结构制作方法
CN105679768A (zh) * 2016-01-25 2016-06-15 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN110516637A (zh) * 2019-08-30 2019-11-29 上海中航光电子有限公司 阵列基板及其制作方法、显示装置
CN110707139A (zh) * 2019-11-07 2020-01-17 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111048573A (zh) * 2019-12-27 2020-04-21 厦门天马微电子有限公司 一种显示面板及显示装置
CN111754934A (zh) * 2020-06-22 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112234092B (zh) * 2020-10-30 2023-03-24 云谷（固安）科技有限公司 显示面板及显示装置
CN112289194B (zh) * 2020-10-30 2022-06-14 合肥维信诺科技有限公司 显示面板和显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101373303A (zh) * 2007-08-21 2009-02-25 奇美电子股份有限公司 液晶显示面板、像素结构及像素结构制作方法
CN105679768A (zh) * 2016-01-25 2016-06-15 武汉华星光电技术有限公司 阵列基板、液晶显示面板及液晶显示装置
CN110516637A (zh) * 2019-08-30 2019-11-29 上海中航光电子有限公司 阵列基板及其制作方法、显示装置
CN110707139A (zh) * 2019-11-07 2020-01-17 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN111048573A (zh) * 2019-12-27 2020-04-21 厦门天马微电子有限公司 一种显示面板及显示装置
CN111754934A (zh) * 2020-06-22 2020-10-09 武汉华星光电半导体显示技术有限公司 显示面板及显示装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022088792A1 (zh) * 2020-10-30 2022-05-05 合肥维信诺科技有限公司 显示面板和显示装置
CN112992931A (zh) * 2021-02-04 2021-06-18 厦门天马微电子有限公司 一种阵列基板母板、阵列基板、显示面板及显示装置
CN112992931B (zh) * 2021-02-04 2022-11-15 厦门天马微电子有限公司 一种阵列基板母板、阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
KR20220162840A (ko) 2022-12-08
US20230086876A1 (en) 2023-03-23
WO2022088792A1 (zh) 2022-05-05
CN112289194B (zh) 2022-06-14

Similar Documents

Publication Publication Date Title
CN110690265B (zh) 一种显示基板及其制作方法、显示装置
CN107742481B (zh) 一种异形显示面板及显示装置
CN111554693B (zh) 显示面板及其制备方法、显示装置
CN111477672B (zh) 一种显示基板及其制备方法、显示面板和显示装置
US20230086876A1 (en) Display panel and display apparatus
US11950464B2 (en) Display panel and electronic device
CN105788466A (zh) 一种显示面板、其制作方法及显示装置
CN107561800B (zh) 一种阵列基板、显示面板和显示装置
CN114497151A (zh) 一种显示面板
CN104965367A (zh) 一种阵列基板、显示装置及制作方法
US20220376003A1 (en) Display panel and display apparatus
US20220181357A1 (en) Array substrate, display panel and display device
CN106886112A (zh) 阵列基板、显示面板和显示装置
US20230316985A1 (en) Display panel, method of manufacturing the same, and display device
CN110491905A (zh) 显示面板、显示装置及显示面板的制造方法
CN110082975A (zh) 阵列基板以及显示面板
CN110473883B (zh) 阵列基板及oled显示装置
US11387310B2 (en) Array substrate with connection portion connecting power bus and power line and display panel
US20230189596A1 (en) Display panel and display device
CN115398638B (zh) 显示面板
CN113410278B (zh) 一种显示装置及显示设备
CN101383355B (zh) 像素结构、显示面板、光电装置及其制造方法
CN103077683A (zh) 一种amoled面板的驱动电路及相应的驱动方法
CN101853848B (zh) 主动元件阵列基板
US20230091187A1 (en) Display panel and display apparatus

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant