CN112992931B - 一种阵列基板母板、阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板母板、阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN112992931B
CN112992931B CN202110158827.5A CN202110158827A CN112992931B CN 112992931 B CN112992931 B CN 112992931B CN 202110158827 A CN202110158827 A CN 202110158827A CN 112992931 B CN112992931 B CN 112992931B
Authority
CN
China
Prior art keywords
metal layer
array substrate
sub
area
along
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110158827.5A
Other languages
English (en)
Other versions
CN112992931A (zh
Inventor
李奎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Tianma Microelectronics Co Ltd
Original Assignee
Xiamen Tianma Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Tianma Microelectronics Co Ltd filed Critical Xiamen Tianma Microelectronics Co Ltd
Priority to CN202110158827.5A priority Critical patent/CN112992931B/zh
Publication of CN112992931A publication Critical patent/CN112992931A/zh
Priority to US17/361,243 priority patent/US11749689B2/en
Application granted granted Critical
Publication of CN112992931B publication Critical patent/CN112992931B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G02F1/13685—Top gates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/02—Composition of display devices
    • G09G2300/023—Display panel composed of stacked panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0876—Supplementary capacities in pixels having special driving circuits and electrodes instead of being connected to common electrode or ground; Use of additional capacitively coupled compensation electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明实施例公开了一种阵列基板母板、阵列基板、显示面板及显示装置。阵列基板母板包括多个阵列基板，阵列基板包括部件设置区；阵列基板包括衬底基板和驱动电路层，驱动电路层包括第一金属层，第一金属层包括多个沿第一方向和第二方向阵列排布的电容极板；多个阵列基板包括多个第一类阵列基板，多个第一类阵列基板沿第一方向排布，且与阵列基板母板中沿第一方向延伸的边界相邻；第一类阵列基板中，沿第二方向，部件设置区两侧包括第一子区和第二子区，第一子区和第二子区均包括多个电容极板，且沿第二方向，任意两个电容极板在第一金属层不连接。本发明实施例提供的技术方案可以改善部件设置区两侧第一子区和第二子区分屏问题，提高显示效果。

Description

一种阵列基板母板、阵列基板、显示面板及显示装置
技术领域
本发明实施例涉及显示技术领域，尤其涉及一种阵列基板母板、阵列基板、显示面板及显示装置。
背景技术
随着显示技术的发展，为了获取较高的屏占比，刘海屏，水滴屏、挖孔屏等各种显示面板应运而生，它们均是通过在显示面板上设置一个开口，该开口内不设置像素单元以及各种信号走线，而是用来放置摄像头、指纹识别模组等成像组件。
但是，本领域技术人员发现，在开口两侧会出现分屏的现象，严重影响显示效果。
发明内容
本发明提供一种阵列基板母板、阵列基板、显示面板及显示装置，以改善部件设置区两侧的第一子区和第二子区出现分屏的现象，提高显示效果。
第一方面，本发明实施例提供了一种阵列基板母板，包括多个阵列排布的阵列基板，所述阵列基板包括沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，所述第一方向和所述第二方向相交；
所述阵列基板包括部件设置区；
所述阵列基板还包括衬底基板和驱动电路层，所述驱动电路层包括栅极金属层和第一金属层，所述第一金属层设置于所述栅极金属层远离所述衬底基板的一侧；所述第一金属层包括多个沿所述第一方向和所述第二方向阵列排布的电容极板；
多个所述阵列基板包括多个第一类阵列基板，多个所述第一类阵列基板沿所述第一方向排布，且与所述阵列基板母板中沿所述第一方向延伸的边界相邻；所述第一类阵列基板中，沿所述第二方向，所述部件设置区两侧包括第一子区和第二子区，所述第一子区和所述第二子区均包括多个所述电容极板，且沿所述第二方向，任意两个所述电容极板在所述第一金属层不连接。
第二方面，本发明实施例还提供了一种阵列基板，包括沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，所述第一方向和所述第二方向相交；
所述阵列基板包括部件设置区；
所述阵列基板还包括衬底基板和驱动电路层，所述驱动电路层包括栅极金属层和第一金属层，所述第一金属层设置于所述栅极金属层远离所述衬底基板的一侧；所述第一金属层包括多个沿所述第一方向和所述第二方向阵列排布的电容极板；
所述阵列基板中，沿所述第二方向，所述部件设置区两侧包括第一子区和第二子区，所述第一子区和所述第二子区均包括多个所述电容极板，且沿所述第二方向，任意两个所述电容极板在所述第一金属层不连接。
第三方面，本发明实施例还提供了一种显示面板，包括第二方面所述的阵列基板。
第四方面，本发明实施例还提供了一种显示装置，包括第三方面所述的显示面板。
本发明实施例提供的阵列基板母板，通过设置部件设置区两侧的第一子区和第二子区均包括多个电容极板，且沿第二方向，任意两个电容极板在第一金属层不连接，可减少第一子区和第二子区中的电容极板上积累的静电荷数量，同时，缩小第一子区和第二子区中的电容极板上积累的静电荷数量差异，解决由于第一子区和第二子区中的电容极板上积累的静电荷数量差异较大导致的第一子区和第二子区中的驱动晶体管上的偏置电压不同，进而导致的第一子区和第二子区分屏的问题，实现改善第一子区和第二子区分屏的问题、提高显示效果的效果。
附图说明
图1是相关技术提供的一种阵列基板母板的结构示意图；
图2是图1中阵列基板的结构示意图；
图3是本发明实施例提供的一种阵列基板母板的结构示意图；
图4是图3中第一类阵列基板的一种结构示意图；
图5是图4沿AA'方向的剖面图；
图6是图3中第一类阵列基板的另一种结构示意图；
图7是图3中第二类阵列基板的一种结构示意图；
图8是本发明实施例提供的一种阵列基板的结构示意图；
图9是图8沿BB’方向的剖面图；
图10是本发明实施例提供的一种阵列基板的版图；
图11是本发明实施例提供的另一种阵列基板的结构示意图；
图12是图11沿CC’方向的剖面图；
图13是本发明实施例提供的又一种阵列基板的结构示意图；
图14是图13沿DD’方向的剖面图；
图15是图13中的第四电源信号线的结构示意图；
图16是本发明实施例提供的再一种阵列基板的结构示意图；
图17是图16沿EE’方向的剖面图；
图18是本发明实施例提供的一种阵列基板的结构示意图；
图19是图18沿FF’方向的剖面图；
图20是本发明实施例提供的另一种阵列基板的结构示意图；
图21是图20沿GG’方向的剖面图；
图22是本发明实施例提供的一种显示面板的结构示意图；
图23是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
图1是相关技术提供的一种阵列基板母板的结构示意图。图2是图1中阵列基板的结构示意图。参见图1，阵列基板母板包括多个阵列排布的阵列基板 1'，阵列基板1'包括沿第一方向X'延伸的第一边界101'以及沿第二方向Y'延伸的第二边界102'，第一方向X'和第二方向Y'相交。阵列基板1'还包括衬底基板、栅极金属层以及电容金属层，电容金属层位于栅极金属层背离衬底基板的一侧，电容金属层包括多个电容极板103'以及沿第二方向Y'延伸的电源信号线104'，电容极板103'和电源信号线104'连接。多个阵列基板1'包括多个第一类阵列基板1'，多个第一类阵列基板1'沿第一方向X'排布，且与阵列基板1'母板中沿第一方向X'延伸的边界相邻，第一类阵列基板1'还包括部件设置区105'，沿第二方向Y'，部件设置区105'两侧包括第一子区106'和第二子区107'。申请人发现当第一类阵列基板1'后续应用于显示面板中时，在第一子区106'和第二子区107' 会出现分屏问题。
经申请人研究发现，第一子区106'和第二子区107'出现分屏的原因在于，阵列基板母板容易由于制程等因素在边界积累静电荷，且通过电源信号线104' 相互连接的电容极板103'形成的面积较大的电容金属块108'更容易积累静电荷，第一类阵列基板1'中，由于第一子区106'比第二子区107'更靠近阵列基板母板的边界，因此，第一子区106'中的电容金属块108'积累的静电荷数量大于第二子区107'中电容金属块108'的静电荷数量，换句话说，位于第一子区106'中的电容极板103'上积累的静电荷数量大于第二子区107'中的电容极板103'上积累的静电荷数量。而在制作电容金属层后续膜层之前，电容金属层中的电容金属块108'处于悬浮状态，电容金属块108'上积累的静电荷无法导出，各电容极板 103'上积累的静电荷会对位于其下方的驱动晶体管中的结构产生影响，对驱动晶体管产生加偏置电压的作用，造成驱动晶体管特性偏移。由于位于第一子区106' 中的电容极板103'上积累的静电荷数量大于第二子区107'中的电容极板103'上积累的静电荷数量，导致静电积累对第一子区106'和第二子区107'中的驱动晶体管产生的影响有差异，最终出现第一子区106'和第二子区107'分屏的现象。一般说来，在一个驱动电路中，驱动晶体管串联设置于电源信号(PVDD信号) 的传输路径上，且驱动晶体管的栅极写入数据电压信号，随着数据电压信号写入，驱动晶体管的栅极电位发生变化。
有鉴于此，本发明实施例提供了一种阵列基板母板，包括多个阵列排布的阵列基板，阵列基板包括沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，第一方向和第二方向相交；阵列基板包括部件设置区；阵列基板还包括衬底基板和驱动电路层，驱动电路层包括栅极金属层和第一金属层，第一金属层设置于栅极金属层远离衬底基板的一侧；第一金属层包括多个沿第一方向和第二方向阵列排布的电容极板；多个阵列基板包括多个第一类阵列基板，多个第一类阵列基板沿第一方向排布，且与阵列基板母板中沿第一方向延伸的边界相邻；第一类阵列基板中，沿第二方向，部件设置区两侧包括第一子区和第二子区，第一子区和第二子区均包括多个电容极板，且沿第二方向，任意两个电容极板在第一金属层不连接。采用上述技术方案的阵列基板母板，通过设置部件设置区两侧的第一子区和第二子区均包括多个电容极板，且沿第二方向，任意两个电容极板在第一金属层不连接，可减少第一子区和第二子区中的电容极板上积累的静电荷数量，同时，缩小第一子区和第二子区中的电容极板上积累的静电荷数量差异，示例性的，当第一子区和第二子区中，沿第一方向，任意两个电容极板在第一金属层也不连接，即各电容极板相互独立，各电容极板彼此之间存在间隔，不会形成面积较大的电容金属块。当第一子区与阵列基板母板的边界相邻，和/或第二子区与阵列基板母板的边界相邻时，第一子区和/ 或第二子区中存在少量与阵列基板母板的边界相邻的电容极板，与阵列基板母板的边界不相邻的电容极板的数量较多，第一子区中与阵列基板母板的边界不相邻的电容极板和第二子区中与阵列基板母板的边界不相邻的电容极板由于不存在是否与阵列基板母板的边缘相邻的差异，因此吸引静电荷的能力相当，其上积累的静电荷的数量差异微乎其微。并且，少量与阵列基板母板的边界相邻的电容极板由于面积较小，本身便不容易吸引静电荷，积累静电荷的能力较弱，因此，与阵列基板母板的边界相邻的电容极板上积累的静电荷的数量也较少，如此，虽然和阵列基板母板的边界不相邻的电容极板上积累的静电荷数量有差异，但是，差异也是比较小的。综上，第一子区和第二子区中的电容极板上积累的静电荷差异较小。解决由于第一子区和第二子区中的电容极板上积累的静电荷数量差异较大，导致对应区域的驱动晶体管的源漏极侧施加的偏置电压存在差异，从而导致驱动晶体管特性偏移不一致，进而引起显示面板显示分屏问题，实现改善第一子区和第二子区分屏的问题、提高显示效果的效果。
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。
图3是本发明实施例提供的一种阵列基板母板的结构示意图。图4是图3 中第一类阵列基板的一种结构示意图。图5是图4沿AA'方向的剖面图。图6 是图3中第一类阵列基板的另一种结构示意图。其中，图4和图6的区别在于部件设置区103的位置和形状不同。参见图3-图5，该阵列基板母板包括多个阵列排布的阵列基板1，阵列基板1包括沿第一方向X延伸的第一边界101以及沿第二方向Y延伸的第二边界102，第一方向X和第二方向Y相交；阵列基板1包括部件设置区103；阵列基板1还包括衬底基板10和驱动电路层20，驱动电路层20包括栅极金属层21和第一金属层22，第一金属层22设置于栅极金属层21远离衬底基板10的一侧；第一金属层22包括多个沿第一方向X和第二方向Y阵列排布的电容极板221；多个阵列基板1包括多个第一类阵列基板1P，多个第一类阵列基板1P沿第一方向X排布，且与阵列基板母板中沿第一方向X延伸的边界相邻；第一类阵列基板1P中，沿第二方向Y，部件设置区103两侧包括第一子区104和第二子区105，第一子区104和第二子区105 均包括多个电容极板221，且沿第二方向Y，任意两个电容极板221在第一金属层22不连接。
可选的，阵列基板母板制备完成之后通过切割即可得到一个个独立的阵列基板1。需要说明的是，图3中仅示例性示出了阵列基板母板中包括九个阵列基板1、第一类阵列基板1P与阵列基板1总量的比值为2/3、第一边界101的长度大于第二边界102的长度，但并不限于此，本领域技术人员均可根据实际情况设置，本申请对阵列基板母板的大小、比例、阵列基板母板中的阵列基板 1的数量等均不进行限制，例如，在其它实施方式中，阵列基板母板中所有阵列基板1均为第一类阵列基板1P，第一边界101的长度小于等于第二边界102 的长度。需要说明的是，第一类阵列基板1P与阵列基板母板中沿第一方向X 延伸的边界相邻，可以是第一类阵列基板1P中包括与阵列基板母板中沿第一方向X延伸的边界毗邻的边界的情况，也可以是第一类阵列基板1P靠近阵列基板模板中沿第一方向X延伸的边界，二者之间可以存在一定的距离的情况。
可选的，部件设置区103可以为成像组件或者声学组件设置区。可选的，部件设置区103可以不设置像素单元，后续部件设置区103可设置盲孔或者通孔，以容纳成像组件(例如摄像头等)或者声学组件(例如扬声器、麦克风等)；可选的，部件设置区103也可以设置像素单元，部件设置区103的透光率大于阵列基板中非部件设置区的透光率即可，在垂直于像素单元出光面的方向上，部件设置区103至少部分覆盖成像组件(例如摄像头或者其他需要依赖光信号的组件)。示例性的，部件设置区103的透光率大于非部件设置区的透光率，可以通过降低部件设置区103中的像素单元密度、减薄部件设置区中的膜层厚度或者减小部件设置区103中金属的面积等方式实现，在此不做限定。部件设置区103位于阵列基板1上的具体位置、以及部件设置区103的形状，本领域技术人员均可根据实际情况设置，此处不作限定。示例性的，如图4所示，部件设置区103位于阵列基板1的中间区域，且呈圆形，或者，如图6所示，部件设置区103位于阵列基板1的边缘区域，且呈矩形。像素单元可以理解为像素发光器件结构，通常包括像素阳极、像素发光层和像素阴极，通过像素电路驱动像素单元发光，像素发光层包括至少一种颜色的发光材料。
具体地，衬底基板10用于承载和保护形成于其上的膜层。驱动电路层20 包括用于驱动发光元件的驱动电路，驱动电路的具体实现形式本领域技术人员可根据实际情况设置，此处不作限定。示例性的，驱动电路可以包括“2T1C”驱动电路、“7T1C”驱动电路、或者其它本领域技术人员可知的驱动电路，其中，“T”指的是薄膜晶体管，“C”指的存储电容Cst，薄膜晶体管的栅极G位于栅极金属层21，存储电容Cst的其一个电容极板221位于第一金属层22。需要说明的是，驱动电路层20除栅极金属层21以及第一金属层22之外还包括其它膜层结构，本领域技术人员可根据实际情况设置，后文中将进行示例性说明，此处先不作赘述。
可以理解的是，经研究发现，电容极板的面积越大越容易吸引静电荷，由于制程等因素电容极板越靠近阵列基板母板的边界越容易吸引静电荷。如果在第一子区104和第二子区105中，沿第二方向Y，相邻两个电容极板221在第一金属层22连接，则多个相互连接的电容极板221形成的电容金属块面积较大 (相比于单个电容极板而言)，更容易吸引静电荷。由于第一子区104比第二子区105更靠近容易积累静电荷的阵列基板母板的边界(阵列基板母板沿第一方向X延伸的边界)，因此，相比于第二子区105中的电容金属块，第一子区104 中的电容金属块上积累的静电荷的数量更多，则第一子区104中的电容极板221 对位于其下方的驱动晶体管施加的偏置电压与第二子区105中的电容极板221 对位于其下方的驱动晶体管施加的偏置电压不一致，导致第一子区104和第二子区105中的驱动晶体管特性偏移存在差异，，容易造成第一子区104和第二子区105出现分屏的问题。然而，本发明实施例中，参见图4和图6，对于第一类阵列基板1P而言，第一子区104和第二子区105中，沿第二方向Y，任意两个电容极板221在第一金属层22不连接，则对于第一子区104而言，包括少量与阵列基板母板的边界相邻的电容极板221以及大量与阵列基板母板的边界不相邻的电容极板221，第一子区104中与阵列基板母板的边界不相邻的电容极板221与第二子区105中的电容极板221，由于不存在是否与阵列基板母板的边界相邻的差异，因此，它们吸引静电荷的能力相当，则第一子区104中与阵列基板母板的边界不相邻电容极板221与第二子区105中的电容极板221上积累的静电荷差异较小，则对应区域的驱动晶体管上施加的偏置电压差异较小，驱动晶体管的性能相似，不会出现较大差异，不会出现分屏问题。并且，虽然第一子区104中与阵列基板母板的边界相邻的电容极板221与第一子区104中的其它电容极板221上积累的静电荷存在差异，但是，若第一子区104中，沿第一方向，与阵列基板母板的边界相邻的电容极板221不连接，则电容极板221 由于面积较小，本身便不容易吸引静电荷，积累静电荷的能力较弱，因此，与阵列基板母板的边界相邻的电容极板上积累的静电荷的数量也较少，如此，虽然和阵列基板母板的边界不相邻的电容极板上积累的静电荷数量有差异，但是，差异也是比较小的。可以理解的是，上述原理解释以第一子区104与阵列基板母板的边界相邻，第二子区105与阵列基板母板的边界不相邻为例进行解释的，第一子区104与阵列基板母板的边界不相邻，第二子区105与阵列基板母板的边界相邻的情况、第一子区104和第二子区105均与阵列基板母板的边界相邻的情况的原理解释类似，此处不再赘述。需要说明的是，第一子区104和第二子区105中，沿第二方向Y，任意两个电容极板221在第一金属层22不连接的具体实施方式有多种，后文中将进行示例性说明，此处先不作赘述。
还可以理解的是，通过设置沿第二方向Y，任意两个电容极板221在第一金属层22不连接，使得在制备第一金属层22时，无需在第一金属层22中设置用于连接沿第二方向Y排列的电容极板221的绕线，有利于降低第一金属层22 的工艺难度，且可避免由于绕线设置引起的增大边框面积的问题。
需要说明的是，在第一类阵列基板1P中，第一类阵列基板1P还可以包括第三子区106和/或第四子区107，在第三子区106(第四子区107)中，可以设置沿第二方向Y，任意两个电容极板221在第一金属层22不连接(如图4和图 6所示)，也可以设置沿第二方向Y，存在至少两个电容极板221在第一金属层 22连接，此处不作限定。可选地，第三子区106(第四子区107)中，沿第二方向Y，任意两个电容极板221在第一金属层22不连接，如此，一方面，可减少第三子区106(第四子区107)中面积较大且与阵列基板母板中沿第一方向X 延伸的边界相邻的电容金属块的数量，降低第三子区106(第四子区107)中积累的静电荷数量，同时，缩小同一阵列基板1中各个区域中的电容极板221上积累的静电荷数量差异，从而避免第三子区106(第四子区107)与第一子区 104、第二子区105分屏的问题；另一方面，有利于提高第三子区106(第四子区107)、第一子区104和第二子区105的相似度，而第三子区106(第四子区107)、第一子区104和第二子区105的相似度越高，阵列基板1的量产难度、工艺难度越小。
还需要说明的是，若阵列基板母板中还包括第二类阵列基板1Q和第三类阵列基板1R(如图3所示)，其中，第二类阵列基板1Q与阵列基板母板中沿第二方向Y延伸的边界相邻，第三类阵列基板1R与阵列基板母板中沿第一方向 X延伸的边界以及沿第二方向Y延伸的边界均不相邻，第二类阵列基板1Q和第三类阵列基板1R中，沿第二方向Y，部件设置区103两侧包括第一子区104 和第二子区105，第一子区104和第二子区105均包括多个电容极板221，第二类阵列基板1Q以及第三类阵列基板1R的第一子区104和第二子区105中，可以设置沿第二方向Y，任意两个电容极板221在第一金属层22不连接(如图4 和图6所示)，也可以设置沿第二方向Y，存在至少两个电容极板221在第一金属层22连接，此处不作限定。可选地，第二阵列基板1Q和第三类阵列基板1R 中，沿第二方向Y，可以设置任意两个电容极板221在第一金属层22不连接，也可以设置存在至少两个电容极板221在第一金属层22连接，此处不作限定。可以理解的是，当在第二阵列基板1Q和第三类阵列基板1R中，设置沿第二方向Y，任意两个电容极板221在第一金属层22不连接时，有利于提高第一类阵列基板1P、第二类阵列基板1Q和第三类阵列基板1R的相似度，而第一类阵列基板1P、第二阵列基板1、和第三类阵列基板1R的相似度越高，阵列基板1 的量产难度、工艺难度越小。
需要说明的是，第二类阵列基板1Q与阵列基板母板中沿第二方向Y延伸的边界相邻指的是，第二类阵列基板1Q中包括与阵列基板母板中沿第二方向Y 延伸的边界毗邻的边界，或者第二类阵列基板1Q与阵列基板母板中沿第二方向Y延伸的边界之间存在一定的距离，且不包括其他类型的阵列基板。第三类阵列基板1R与阵列基板母板中沿第一方向X延伸的边界以及沿第二方向Y延伸的边界均不相邻指的是，第三类阵列基板1R与阵列基板母板的任意边界之间间隔有至少一个其它类型的阵列基板。
本发明实施例提供的阵列基板母板，通过设置部件设置区103两侧的第一子区104和第二子区105均包括多个电容极板221，且沿第二方向Y，任意两个电容极板221在第一金属层22不连接，使得在第一金属层22，第一子区104 和第二子区105中不会出现由沿第二方向Y排列的电容极板221相互连接形成的面积较大的电容金属块，换句话说，第一子区104和第二子区105中不存在 (或者存在数量较少的)容易积累静电荷且与阵列基板母板第一方向X延伸的边界相邻的电容金属块，如此，可减少第一子区104和第二子区105中的电容极板221上积累的静电荷数量，同时，缩小第一子区104和第二子区105中的电容极板221上积累的静电荷数量差异，解决由于第一子区104和第二子区105 中的电容极板221上积累的静电荷数量差异较大导致的分屏问题，实现改善第一子区104和第二子区105分屏的问题、提高显示效果的效果。
图7是图3中第二类阵列基板的一种结构示意图。参见图4、图6以及图7，可选的，多个阵列基板1包括多个第二类阵列基板1Q，多个第二类阵列基板 1Q沿第二方向Y排布，且与阵列基板母板中沿第二方向Y延伸的边界相邻；第二类阵列基板1Q中，沿第一方向X，部件设置区103两侧包括第三子区106 和第四子区107，第三子区106和第四子区107均包括多个电容极板221，且沿第一方向X，任意两个电容极板221在第一金属层22不连接(如图4和图6所示)；或者，沿第一方向X，存在至少两个电容极板221在第一金属层22连接 (如图7所示)。具体地，当第三子区106和第四子区107中，沿第一方向X，存在两个电容极板221在第一金属层22连接时，可选地，阵列基板母板沿第一方向X的边界的长度大于阵列基板母板沿第二方向Y的边界的长度。经研究发现，阵列基板母板更容易在长边一侧积累静电荷，短边一侧虽然也会积累静电荷，但是短边一侧积累的静电荷数量通常小于长边一侧积累的静电荷，如此，当阵列基板母板沿第一方向X的边界的长度大于阵列基板母板沿第二方向Y的边界的长度时，即使在第三子区106和第四子区107中，沿第一方向X，存在至少两个电容极板221在第一金属层22连接，沿第一方向X排列的多个电容电极相互连接形成的电容金属块108上积累的静电荷也相对较少，第三子区106 和第四子区107中的电容极板221上积累的静电荷的数量差异较小，第三子区 106和第四子区107的显示差异人眼不易分辨，不影响用户观看。
可选地，当第三子区106和第四子区107中，沿第一方向X，任意两个电容极板221在第一金属层22不连接时，不会在第三子区106和第四子区107中形成由沿第一方向X排列的电容极板221相互连接形成的面积较大的电容金属块108，则可以减少第三子区106中面积较大且与阵列基板母板中沿第二方向Y 延伸的边界相邻的电容金属块108的数量，降低第三子区106和第四子区107 中积累的静电荷数量，同时，缩小第三子区106和第四子区107中的电容极板 221上积累的静电荷数量差异，避免第三子区106和第四子区107出现分屏问题。
需要说明的是，在第三子区106和第四子区107中，沿第二方向Y，可以设置任意两个电容极板221在第一金属层22不连接，也可以设置存在至少两个电容极板221在第一金属层22连接，此处不作限定。
还需要说明的是，第一类阵列基板1P和第三类阵列基板1R的第三子区106 和第四子区107中，可以设置沿第一方向X，任意两个电容极板221在第一金属层22不连接(如图4和图6所示)，也可以设置沿第一方向X，存在至少两个电容极板221在第一金属层22连接，此处不作限定。可选地，第一类阵列基板1P和第三类阵列基板1R中，沿第一方向X，可以设置任意两个电容极板221 在第一金属层22不连接，也可以设置存在至少两个电容极板221在第一金属层 22连接，此处不作限定。可以理解的是，当在第二阵列基板1Q和第三类阵列基板1R中，设置沿第二方向Y，任意两个电容极板221在第一金属层22不连接时，有利于提高第一类阵列基板1P、第二类阵列基板1Q和第三类阵列基板 1R的相似度，降低阵列基板1的量产难度、以及工艺难度。
继续参见图4和图6，可选的，任一阵列基板1中，沿第二方向Y分别位于部件设置区103两侧的多个电容极板221中，任意两个电容极板221在第一金属层22所在平面不连接。
可以理解的是，通过设置任意两个电容极板221在第一金属层22所在平面不连接，可使在第一金属层22中，各电容极板221相互独立，即在第一金属层 22中，沿着第二方向Y，各电容极板221彼此之间存在间隔，不会形成面积较大的电容金属块。由于电容极板221的面积较小，电容极板221积累静电荷的能力较弱，因此，各电容极板221上积累的静电荷的数量较少，且任意两电容极板221上积累的静电荷的数量差异微乎其微，则阵列基板1各个位置处的电容极板221对位于其下的驱动晶体管的影响较小且相对均一，不会出现分屏的现象，可进一步提高显示效果。此外，各阵列基板1中第一金属层22的设置相同，有利于降低第一金属层22的制作难度，从而提高效率，降低成本。
本发明实施例还提供了一种阵列基板。参见图4-图7，该阵列基板1包括：沿第一方向X延伸的第一边界101以及沿第二方向Y延伸的第二边界102，第一方向X和第二方向Y相交；阵列基板1包括部件设置区103；阵列基板1还包括衬底基板10和驱动电路层20，驱动电路层20包括栅极金属层21和第一金属层22，第一金属层22设置于栅极金属层21远离衬底基板10的一侧；第一金属层22包括多个沿第一方向X和第二方向Y阵列排布的电容极板221；阵列基板1中，沿第二方向Y，部件设置区103两侧包括第一子区104和第二子区105，第一子区104和第二子区105均包括多个电容极板221，且沿第二方向 Y，任意两个电容极板221在第一金属层22不连接。
具体地，该阵列基板1可以由上述任一所述的阵列基板母板切割得到，其可以由阵列基板母板中的第一类阵列基板1P、第二类阵列基板1Q、或者第三类阵列基板1R脱离阵列基板母板得到，此处不作限定。关于阵列基板1的具体描述可参照前文理解层，此处不再赘述。
本发明实施例提供的阵列基板1，通过设置部件设置区103两侧的第一子区104和第二子区105均包括多个电容极板221，且沿第二方向Y，任意两个电容极板221在第一金属层22不连接，使得在第一金属层22，第一子区104 和第二子区105中不会出现由沿第二方向Y排列的电容极板221相互连接形成的面积较大的电容金属块，换句话说，第一子区104和第二子区105中不存在(或者存在数量较少的)容易积累静电荷且与阵列基板母板第一方向X延伸的边界相邻的电容金属块，如此，可减少第一子区104和第二子区105中的电容极板221上积累的静电荷数量，同时，缩小第一子区104和第二子区105中的电容极板221上积累的静电荷数量差异，解决由于第一子区104和第二子区105 中的电容极板221上积累的静电荷数量差异较大导致的分屏问题，实现改善第一子区104和第二子区105分屏的问题、提高显示效果的效果。
继续参见图4、图6和图7，可选的，阵列基板1中，沿第二方向Y排布的任意两个电容极板221在第一金属层22所在平面不连接。
可以理解的是，若阵列基板1由第一类阵列基板1P脱离阵列基板母板得到，通过设置沿第二方向Y排布的任意两个电容极板221在第一金属层22所在平面不连接，可使在第三子区106(第四子区107)不会存在出现由沿第二方向Y 排列的电容极板221相互连接形成的面积较大且与阵列基板母板边界相邻的电容金属块，如此，可避免由第一子区104、第二子区105、第三子区106(第四子区107)中的电容极板221上积累的静电荷数量差异过大导致的分屏。
还可以理解的是，无论阵列基板1由第一类阵列基板1P、第二类阵列基板 1Q还是第三类阵列基板1R得到脱离阵列基板母板得到，通过设置沿第二方向 Y排布的任意两个电容极板221在第一金属层22所在平面不连接，有利于降低第一金属层22的制作难度，从而提高效率，降低成本。
具体地，“沿第二方向Y排布的任意两个电容极板221在第一金属层22所在平面不连接”的具体实施方式有多种，下面将示例性进行描述，但并不构成对本申请的限定。
可选的，沿第二方向Y排布的任意两个电容极板221绝缘设置。具体地，沿第二方向Y排布的任意两个电容极板221不仅在第一金属层22所在平面不连接，也不会通过其它膜层中的连接结构将沿第二方向Y排布的两个电容极板 221直接连接，其中，这里所述的连接结构指的是与电容极板221直接接触连接的结构，沿第二方向Y排布的连接电容极板221仅通过连接结构即可实现相互连接，并且连接结构仅用于将沿第二方向Y排布的连接电容极板221连接为一体，并无其它作用。如此，无需在其它膜层中设置用于连接沿第二方向Y排布的两个电容极板221的连接结构，则无需对其它膜层的设计进行改动或者改动程度较小，有利于降低阵列基板1的膜层设计难度。
图8是本发明实施例提供的一种阵列基板的结构示意图。图9是图8沿BB’方向的剖面图。参见图8和图9，可选的，沿第一方向X和第二方向Y，在第一金属层22中，任意两个电容极板221绝缘设置。
可以理解的是，无论阵列基板1由第一类阵列基板1P、第二类阵列基板1Q 还是第三类阵列基板1R得到脱离阵列基板母板得到，通过设置沿第一方向X 和第二方向Y，在第一金属层22中，任意两个电容极板221绝缘设置，可使在在第一金属层22各个区域，均不存在由多个电容极板221相互连接形成的面积较大的电容金属块，换句话说，各电容极板221相互独立，而面积较小的电容极板221不易积累静电荷，如此，既可降低阵列基板制程中电容极板221上积累的静电荷数量，从而减小静电积累对驱动晶体管的影响，又可减小各电容极板221上的静电荷数量差异，提高显示均一性，解决分屏问题。
继续参见图8和图9，可选的，驱动电路层20还包括位于第一金属层22 远离衬底基板10一侧的第二金属层23和位于第二金属层23远离衬底基板10 一侧的第三金属层24；第二金属层23包括多条第一电源信号线PVDD1，第一电源信号线PVDD1沿第一方向X延伸，且多条第一电源信号线PVDD1沿第二方向Y排布；第三金属层24包括多条第二电源信号线PVDD2，第二电源信号线PVDD2沿第二方向Y延伸，多条第二电源信号线PVDD2沿第一方向X排布；第一电源信号线PVDD1和第二电源信号线PVDD2连接同一电源电压信号输入端。
具体地，第一电源信号线PVDD1和第二电源信号线PVDD2可用于向驱动电路传输电源信号，此时，第一电源信号线PVDD1可通过过孔与电容极板221 连接；第二电源信号线PVDD2可通过过孔与电容极板221连接，或者通过过孔与第一电源信号线PVDD1连接(如图8所示)。
可以理解是，由于第二金属层23位于第一金属层22背离衬底基板10的一侧，因此，在阵列基板1的制备过程中，第一金属层22的制备工序早于第二金属层23的制备工序。当第一金属层22制备完成之后，虽然各电容极板221处于悬浮状态，其上会积累静电荷，但是彼此相互独立的电容极板221由于面积较小不易积累静电荷且各电容极板221之间积累的静电荷差异较小，因此，不会出现分屏的现象。当第二金属层23或第三金属层24制备完成之后，电容极板221不再处于悬浮状态，而是与电源电压信号输入端实现连接，形成静电释放路径，电容极板221上积累的静电荷可被导出，避免出现分屏的问题。
还可以理解的是，通过设置第一电源信号线PVDD1和第二电源信号线 PVDD2交叉形成网格状，可使用于传输电源信号的信号线在阵列基板1内较均匀地分布，有利于实现电源信号的均一性，降低电源信号线的压降，进而提高显示效果。
需要说明的是，图8中仅示例性示出了栅极金属层21中设置有栅极G和存储电容Cst的另一电容极板211，第一金属层22中设置有电容极板221，第二金属层23中设置有第一电源信号线PVDD1、源极S和漏极D，第三金属层 24中设置有第二电源信号线PVDD2，但并不限于此，本领域技术人员可根据实际情况设置各金属层中包括的结构，示例性的，栅极金属层21中还可以设置栅极扫描线，栅极金属层21、第一金属层22、第二金属层23或第三金属层24 中还可以设置初始化信号线，第二金属层23中还可以设置数据信号线DATA。其中，栅极扫描线用于向驱动电路传输扫描信号，以使驱动电路响应于扫描信号控制发光元件发光；数据信号线用于向驱动电路传输数据电压信号，以使驱动电路根据数据电压信号生成驱动电流；初始化信号线用于向驱动电路传输初始化电压信号，以使驱动电路中需要进行初始化的节点的电压变为初始化电压信号的电压值。
还需要说明的是，阵列基板1中各金属膜层的具体版图本领域技术人员可根据实际情况设置，此处不作限定。示例性的，图10是本发明实施例提供的一种阵列基板的版图。参见图10，栅极金属层21中设置有栅极G、存储电容Cst 的另一电容极板211、栅极扫描线以及初始化信号线VREF，其中，栅极扫描线包括第一扫描信号线SCAN1、第二扫描信号线SCAN1和发光控制扫描信号线 EMIT，第一金属层22中设置有电容极板221，第二金属层23中设置有第一电源信号线PVDD1、源极S、漏极D、和数据信号线DATA，第三金属层24中设置有第二电源信号线PVDD2。可选的，还可以设置第三金属层24中的第二电源信号线PVDD2至少部分覆盖驱动晶体管的栅极节点，起到一定的信号屏蔽的作用，避免像素电路中的其它信号线信号跳变时，对驱动晶体管的栅极电位的影响，提高像素电路的稳定性。并且驱动晶体管的栅极节点所在区域本身层叠的金属膜层的数量已经比较多，透光率较低，再将第二电源信号线PVDD2 沿第一方向X延伸的部分设置在栅极节点上方也不会对该区域的透光性产生影响，相比于将第二电源信号线PVDD2沿第一方向X延伸的部分设置在其它透光率较高的区域影响透光性，该设置方式有利于阵列基板的整体透光性。
图11是本发明实施例提供的另一种阵列基板的结构示意图。图12是图11 沿CC’方向的剖面图。参见图11和图12，可选的，沿第一方向X排布的相邻两个电容极板221电连接。
可以理解的是，无论阵列基板1由第一类阵列基板1P、第二类阵列基板1Q 还是第三类阵列基板1R从阵列基板母板上切割得到，设置沿第一方向X排布的相邻两个电容极板221电连接，虽然沿第一方向X排布的电容极板221相互连接形成面积较大的电容金属块，但是，形成的电容金属块中，至多两块金属电极块与阵列基板母板沿第一方向X延伸的边界相邻，其它电容金属块由于与阵列基板母板沿第一方向X延伸的边界不相邻，因此，不会积累大量的静电荷，即使积累静电荷，差异也较小，不会在第一子区104和第二子区105产生分屏。还可以理解的是，第一子区104(第二子区105)中，虽然与阵列基板母板沿第一方向X延伸的边界相邻的电容金属块与其它电容金属块上积累的静电荷数量存在差异，进而会导致显示差异，但是与阵列基板母板沿第一方向X延伸的边界相邻的电容金属块对应的像素单元数量较少，人眼不易观察到分屏现象。
可选的，也可以设置与第一边界101相邻的电容极板221设置为虚拟电容极板221，沿着垂直于阵列基板所在平面的方向上，虚拟电容极板221不与薄膜晶体管的沟道交叠。
继续参见图11和图12，可选的，驱动电路层20还包括位于第一金属层22 远离衬底基板10一侧的第四金属层26；沿第一方向X排布且相互电连接的多个电容极板221复用为第三电源信号线PVDD3，多条第三电源信号线PVDD3 沿第二方向Y排布；第四金属层26包括多条第四电源信号线PVDD4，第四电源信号线PVDD4沿第二方向Y延伸，多条第四电源信号线PVDD4沿第一方向 X排布；第三电源信号线PVDD3和第四电源信号线PVDD4连接同一电源电压信号输入端。
具体地，第三电源信号线PVDD3和第四电源信号线PVDD4可用于向驱动电路传输电源信号，此时，第三电源信号线PVDD3可通过过孔与第四电源信号线PVDD4连接。
可以理解是，由于第四金属层26位于第一金属层22背离衬底基板10的一侧，因此，在阵列基板1的制备过程中，第一金属层22的制备工序早于第四金属层26的制备工序。当第一金属层22制备完成之后，虽然各第三电源信号线 PVDD3(相互电连接的多个电容极板221)处于悬浮状态，但是，也不会在第一子区104和第二子区105产生分屏，原理请见前文所述，此处不再赘述。当第二金属层23制备完成之后，第三电源信号线PVDD3与第四电源信号线 PVDD3实现连接，不再处于悬浮状态，第三电源信号线PVDD3上积累的静电荷可通过第四电源信号线PVDD4导出，因此，也不会出现分屏的问题。
还可以理解的是，通过设置第三电源信号线PVDD3和第四电源信号线 PVDD4交叉形成网格状，可使用于传输电源信号的信号线在阵列基板1内较均匀地分布，有利于实现电源信号的均一性，降低电源信号线的压降，。
需要说明的是，图11中仅示例性示出了栅极金属层21中设置有栅极G和存储电容Cst的另一电容极板211，第一金属层22中设置有电容极板221(第三电源信号线PVDD3)，第二金属层23中设置有第四电源信号线PVDD4、源极S和漏极D，但并不限于此，本领域技术人员可根据实际情况设置各金属层中包括的结构，示例性的，栅极金属层21中还可以设置栅极扫描线、初始化信号线VREF，第二金属层23中还可以设置数据信号线DATA。
图13是本发明实施例提供的又一种阵列基板的结构示意图。图14是图13 沿DD’方向的剖面图。图15是图13中的第四电源信号线的结构示意图。参见图13-图15，可选的，第四电源信号线PVDD4包括走线部261和第一连接部 222，走线部261位于第四金属层26，第一连接部222位于第一金属层22；走线部261沿第二方向Y延伸，沿第二方向Y相邻的两个走线部261通过第一连接部222电连接。
可以理解的是，相关技术提供的显示面板中通常在第四金属层26中设置沿第一方向X延伸的数据信号线DATA，为避免数据信号线DATA和第四电源信号线PVDD4交叉短路，可以设置第四电源信号线PVDD4包括走线部261和第一连接部222，其中，位于第四金属层26的走线部261与数据信号线DATA无交叠，沿第二方向Y相邻的两个走线部261通过第一连接部222电连接。
图16是本发明实施例提供的再一种阵列基板的结构示意图。图17是图16 沿EE’方向的剖面图。参见图16和图17，可选的，驱动电路层20还包括初始化信号线VREF，初始化信号线VREF沿第二方向Y延伸，多条初始化信号线VREF沿第一方向X排布；初始化信号线VREF位于栅极金属层21。
具体地，初始化信号线VREF与驱动电路中需要进行初始化的节点电连接，用于向驱动电路传输初始化电压信号，以使驱动电路中需要进行初始化的节点的电压变为初始化电压信号的电压值。
可以理解的是，相关技术提供的显示面板中通常在第一金属层22设置沿第二方向Y延伸的初始化信号线VREF，而本发明可选的实施例中，设置位于第一金属层22的第三电源信号线PVDD3沿第一方向X延伸，将初始化信号线 VREF设置在栅极金属层21，可防止初始化信号线VREF与第三电源信号线 PVDD3交叉短路。还可以理解的是，将初始化信号线VREF移至栅极金属层 21，使得第一金属层22无需为初始化信号线VREF预留位置，可扩大电容极板221的面积以占据原本为初始化信号线VREF预留的位置，如此，可增大电容极板221的面积，从而增大电容极板221构成的存储电容Cst的存储能力，同时，增大面积后的电容极板221可起到较好的信号屏蔽作用，防止干扰。
需要说明的是，图16中仅示例性示出了栅极金属层21中设置有栅极G、存储电容Cst的另一电容极板211、初始化信号线VREF，第一金属层22中设置有电容极板221(第三电源信号线PVDD3)，第四金属层26中设置有第四电源信号线PVDD4、数源极S和漏极D，但并不限于此，本领域技术人员可根据实际情况设置各金属层中包括的结构，示例性的，栅极金属层21中还可以设置栅极扫描线，第四金属层26中还可以设置数据信号线DATA。
可选的，驱动电路层20还包括位于衬底基板10与第一金属层22之间的连接金属层，连接金属层中设置有第二连接部212；沿第二方向Y排布的任意相邻两个电容极板221通过第二连接部212电连接，电容极板221连接电源电压信号输入端。
具体地，连接金属层可以为单独设置的一新增金属层，也可以复用其它金属层为连接金属层，此处不作限定，本领域技术人员可根据实际情况设置。
可以理解是，由于连接金属层位于第一金属层22和衬底基板10之间，因此，在阵列基板1的制备过程中，连接金属层的制备工序早于第一金属层22的制备工序。当第一金属层22制备完成之后，电容极板221不是处于悬浮状态，而是与电源电压信号输入端连接，形成静电释放路径，电容极板221上的静电荷可被导出，因此，不会出现电容极板221上积累大量的静电荷且积累的静电荷数量的差异较大的问题，即不会产生分屏。
图18是本发明实施例提供的一种阵列基板的结构示意图。图19是图18沿 FF’方向的剖面图。参见图18和图19，可选的，栅极金属层21复用为连接金属层。如此，无需单独设置一层连接金属层，有利于减少阵列基板1的支撑以及实现阵列基板1的薄型化。
继续参见图18和图19，驱动电路层20还包括位于第一金属层22远离衬底基板10一侧的第五金属层27；沿第二方向Y排布且相互电连接的多个电容极板221复用为第五电源信号线PVDD5，多条第五电源信号线PVDD5沿第一方向X排布；第五金属层27包括多条第六电源信号线PVDD6，第六电源信号线PVDD6沿第一方向X延伸，多条第六电源信号线PVDD6沿第二方向Y排布；第六电源信号线PVDD6和第五电源信号线PVDD5连接同一电源电压信号输入端。
具体地，第六电源信号线PVDD6和第五电源信号线PVDD5连接同一电源电压信号输入端的具体实施方式，本领域技术人员可根据实际情况设置，此处不作限定。示例性的，第六电源信号线PVDD6可通过打孔的方式和第五电源信号线PVDD5连接。
可以理解的是，将沿第二方向Y排布且相互电连接的多个电容极板221复用为第五电源信号线PVDD5，则无需单独额外设置第五电源信号线PVDD5，有利于减少阵列基板1的制备工序，提高效率。
还可以理解的是，通过设置第五电源信号线PVDD5和第六电源信号线 PVDD6交叉形成网格状，可使用于传输电源信号的信号线在阵列基板1内较均匀地分布，有利于实现电源信号的均一性，降低电源信号线的压降，。
继续参见图18和图19，可选的，驱动电路层20还包括初始化信号线VREF，初始化信号线VREF沿第二方向Y延伸，多条初始化信号线VREF沿第一方向 X排布；初始化信号线VREF位于第一金属层22。
可以理解的是，通过设置初始化信号线VREF和第五电源信号线PVDD5 位于同一层，则无需单独为初始化信号线VREF设置金属层，有利于减少阵列基板1膜层数量，从而减少阵列基板1的制备工序，提高生产效率，且有利于阵列基板1的薄型化。
需要说明的是，图18中仅示例性示出了栅极金属层21中设置有栅极G、存储电容Cst的另一电容极板211和第五电源信号线PVDD5的第二连接部212，第一金属层22中设置有电容极板221(第五电源信号线PVDD5)和初始化信号线VREF，第五金属层27中设置有第六电源信号线PVDD6、源极S和漏极D，但并不限于此，本领域技术人员可根据实际情况设置各金属层中包括的结构，示例性的，栅极金属层21中还可以设置栅极扫描线，第五金属层27中还可以设置数据信号线DATA。
图20是本发明实施例提供的另一种阵列基板的结构示意图。图21是图20 沿GG’方向的剖面图。参见图20和图21，可选的，沿第一方向X排布的相邻两个电容极板221电连接，沿第一方向X排布且相互电连接的多个电容极板221 复用为第三电源信号线PVDD3，多条第三电源信号线PVDD3沿第二方向Y排布；沿第二方向Y排布且相互电连接的多个电容极板221复用为第五电源信号线PVDD5，多条第五电源信号线PVDD5沿第二方向Y排布；第三电源信号线 PVDD3和第五电源信号线PVDD5连接同一电源电压信号输入端。
可以理解是，当第一金属层22制备完成之后，电容极板221不是处于悬浮状态，而是与电源电压信号输入端连接，形成静电释放路径，电容极板221上的静电荷可被导出，因此，不会出现电容极板221上积累大量的静电荷且积累的静电荷数量的差异较大的问题，即不会产生分屏。
还可以理解的是，将沿第一方向X排布且相互电连接的多个电容极板221 复用为第三电源信号线PVDD3，且沿第二方向Y排布且相互电连接的多个电容极板221复用为第五电源信号线PVDD5，则无需单独额外设置第三电源信号线 PVDD3和第五电源信号线PVDD5，有利于减少阵列基板1的制备工序，提高效率。同时，通过设置第三电源信号线PVDD3和第五电源信号线PVDD5交叉形成网格状，可使用于传输电源信号的信号线在阵列基板1内较均匀地分布，有利于实现电源信号的均一性，降低电源信号线的压降，。
参见图20和图21，可选的，驱动电路层20还包括初始化信号线VREF，初始化信号线VREF沿第二方向Y延伸，多条初始化信号线VREF沿第一方向 X排布；初始化信号线VREF位于栅极金属层21。
可以理解的是，相关技术提供的显示面板中通常在第一金属层22设置沿第二方向Y延伸的初始化信号线VREF，而本发明实施例中设置位于第一金属层 22的第三电源信号线PVDD3沿第一方向X延伸，通过将初始化信号线VREF 移至栅极金属层21，可防止初始化信号线VREF与第三电源信号线PVDD3交叉短路。还可以理解的是，将初始化信号线VREF移至栅极金属层21，使得第一金属层22无需为初始化信号线VREF预留位置，可扩大电容极板221的面积以占据原本为初始化信号线VREF预留的位置，如此，可增大电容极板221的面积，从而增大电容极板221构成的存储电容Cst的存储能力，同时，增大面积后的电容极板221可起到较好的信号屏蔽作用，防止干扰。
需要说明的是，图20中仅示例性示出了栅极金属层21中设置有栅极G、存储电容Cst的另一电容极板211和初始化信号线VREF，第一金属层22中设置有电容极板221(第三电源信号线PVDD5和第五电源信号线PVDD5)，第二金属层23中设置有源极S和漏极D，但并不限于此，本领域技术人员可根据实际情况设置各金属层中包括的结构，示例性的，栅极金属层21中还可以设置栅极扫描线，第二金属层23中还可以设置数据信号线DATA。
需要说明的是，图8、图11、图13、图16、图18以及图20中仅示例性示出了阵列基板还包括位于栅极金属层21朝向衬底基板10一侧的半导体层25，半导体层25中设置有薄膜晶体管的T的有源层251，但并不限于此，本领域技术人员可根据实际情况设置阵列基板中具体包括的膜层以及各膜层之间的相对位置关系。此外，图14、图15、图19、图21中仅示例性示出了信号线在部件设置区中断，但并不限于此，还可以设置部件设置区两侧的信号线绕过部件设置区而保持连续。
还需要说明的是，为了清晰的展示本申请中各实施例中阵列基板1与相关技术中阵列基板1的各个组成部分的区别，本申请中各实施例中阵列基板1与相关技术中阵列基板1的同一名称的各个组成部分使用不同的附图标记。还需要说明的是，各实施例中阵列基板1各金属层以及相邻金属层之间的绝缘层的材料、制备工艺本领域技术人员均可根据实际情况设置，此处不作限定。
基于同上的发明构思，本发明实施例还提供了一种显示面板，该显示面板包括上述任意实施例所述的阵列基板。因此，该显示面板具备与阵列基板相同的有益效果，可参照上文理解，此处不再赘述。
示例性的，图22是本发明实施例提供的一种显示面板的结构示意图。参见图22，显示面板包括部件容纳腔110，其中，部件容纳腔110可以由阵列基板的部件设置区对应位置处开设通孔或盲孔得到。可选的，显示面板还可以为部件设置区包括像素单元的显示面板，且部件设置区的透光率大于显示面板中其他区域的透光率。
基于同上的发明构思，本发明实施例还提供了一种显示装置，该显示装置包括上述任意实施例所述的显示面板，还包括成像组件，成像组件设置于开口中。因此，该显示面板具备与阵列基板相同的有益效果，可参照上文理解，此处不再赘述。
示例性的，图23是本发明实施例提供的一种显示装置的结构示意图。如图 23所示，本发明实施例提供的显示装置包括本发明实施例提供的显示面板100 以及成像组件200，在垂直于显示面板所在平面的方向上，成像组件200与部件设置区110至少部分交叠。显示装置示例性的可以为触摸显示屏、手机、平板计算机、笔记本电脑或电视机等任何具有显示功能的电子设备。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整、相互结合和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (16)

1.一种阵列基板，其特征在于，包括沿第一方向延伸的第一边界以及沿第二方向延伸的第二边界，所述第一方向和所述第二方向相交；
所述阵列基板包括部件设置区；
所述阵列基板还包括衬底基板和驱动电路层，所述驱动电路层包括栅极金属层和第一金属层，所述第一金属层设置于所述栅极金属层远离所述衬底基板的一侧；所述第一金属层包括多个沿所述第一方向和所述第二方向阵列排布的电容极板；
所述阵列基板中，沿所述第二方向，所述部件设置区两侧包括第一子区和第二子区，所述第一子区和所述第二子区均包括多个所述电容极板，且沿所述第二方向，任意两个所述电容极板在所述第一金属层不连接；
沿所述第二方向排布的任意两个所述电容极板在所述第一金属层所在平面不连接；
沿所述第二方向排布的任意两个所述电容极板绝缘设置；
沿所述第一方向和所述第二方向，在所述第一金属层中，任意两个所述电容极板绝缘设置；
所述驱动电路层还包括位于所述第一金属层远离所述衬底基板一侧的第二金属层和位于所述第二金属层远离所述衬底基板一侧的第三金属层；
所述第二金属层包括多条第一电源信号线，所述第一电源信号线沿所述第一方向延伸，且多条所述第一电源信号线沿所述第二方向排布；
所述第三金属层包括多条第二电源信号线，所述第二电源信号线沿所述第二方向延伸，多条所述第二电源信号线沿所述第一方向排布；所述第一电源信号线和所述第二电源信号线连接同一电源电压信号输入端。
2.根据权利要求1所述的阵列基板，其特征在于，沿所述第一方向排布的相邻两个所述电容极板电连接。
3.根据权利要求2所述的阵列基板，其特征在于，所述驱动电路层还包括位于所述第一金属层远离所述衬底基板一侧的第四金属层；
沿所述第一方向排布且相互电连接的多个所述电容极板复用为第三电源信号线，多条所述第三电源信号线沿所述第二方向排布；
所述第四金属层包括多条第四电源信号线，所述第四电源信号线沿所述第二方向延伸，多条所述第四电源信号线沿所述第一方向排布；所述第三电源信号线和所述第四电源信号线连接同一电源电压信号输入端。
4.根据权利要求3所述的阵列基板，其特征在于，所述第四电源信号线包括走线部和第一连接部，所述走线部位于所述第四金属层，所述第一连接部位于所述第一金属层；
所述走线部沿所述第二方向延伸，沿所述第二方向相邻的两个所述走线部通过所述第一连接部电连接。
5.根据权利要求3所述的阵列基板，其特征在于，所述驱动电路层还包括初始化信号线，所述初始化信号线沿所述第二方向延伸，多条所述初始化信号线沿所述第一方向排布；
所述初始化信号线位于所述栅极金属层。
6.根据权利要求1所述的阵列基板，其特征在于，所述驱动电路层还包括位于所述衬底基板与所述第一金属层之间的连接金属层，所述连接金属层中设置有第二连接部；
沿所述第二方向排布的任意相邻两个所述电容极板通过所述第二连接部电连接，所述电容极板连接电源电压信号输入端。
7.根据权利要求6所述的阵列基板，其特征在于，所述栅极金属层复用为所述连接金属层。
8.根据权利要求6所述的阵列基板，其特征在于，所述驱动电路层还包括位于所述第一金属层远离所述衬底基板一侧的第五金属层；
沿所述第二方向排布且相互电连接的多个所述电容极板复用为第五电源信号线，多条所述第五电源信号线沿所述第一方向排布；
所述第五金属层包括多条第六电源信号线，所述第六电源信号线沿所述第一方向延伸，多条所述第六电源信号线沿所述第二方向排布；所述第六电源信号线和所述第五电源信号线连接同一电源电压信号输入端。
9.根据权利要求8所述的阵列基板，其特征在于，所述驱动电路层还包括初始化信号线，所述初始化信号线沿所述第二方向延伸，多条所述初始化信号线沿所述第一方向排布；
所述初始化信号线位于所述第一金属层。
10.根据权利要求7所述的阵列基板，其特征在于，沿所述第一方向排布的相邻两个所述电容极板电连接，沿所述第一方向排布且相互电连接的多个所述电容极板复用为第三电源信号线，多条所述第三电源信号线沿所述第二方向排布；
沿所述第二方向排布且相互电连接的多个所述电容极板复用为第五电源信号线，多条所述第五电源信号线沿所述第二方向排布；所述第三电源信号线和所述第五电源信号线连接同一电源电压信号输入端。
11.根据权利要求10所述的阵列基板母板，其特征在于，所述驱动电路层还包括初始化信号线，所述初始化信号线沿所述第二方向延伸，多条所述初始化信号线沿所述第一方向排布；
所述初始化信号线位于所述栅极金属层。
12.一种阵列基板母板，其特征在于，包括多个阵列排布的如权利要求1所述的阵列基板。
13.根据权利要求12所述的阵列基板母板，其特征在于，多个所述阵列基板包括多个第二类阵列基板，多个所述第二类阵列基板沿所述第二方向排布，且与所述阵列基板母板中沿所述第二方向延伸的边界相邻；所述第二类阵列基板中，沿所述第一方向，所述部件设置区两侧包括第三子区和第四子区，所述第三子区和所述第四子区均包括多个所述电容极板，且沿所述第一方向，任意两个所述电容极板在所述第一金属层不连接。
14.根据权利要求12所述的阵列基板母板，其特征在于，任一阵列基板中，沿所述第二方向分别位于所述部件设置区两侧的多个所述电容极板中，任意两个所述电容极板在所述第一金属层所在平面不连接。
15.一种显示面板，其特征在于，包括权利要求1-11任一项所述的阵列基板。
16.一种显示装置，其特征在于，包括权利要求15所述的显示面板，还包括成像组件，在垂直于显示面板所在平面的方向上，所述成像组件与所述部件设置区至少部分交叠。
CN202110158827.5A 2021-02-04 2021-02-04 一种阵列基板母板、阵列基板、显示面板及显示装置 Active CN112992931B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110158827.5A CN112992931B (zh) 2021-02-04 2021-02-04 一种阵列基板母板、阵列基板、显示面板及显示装置
US17/361,243 US11749689B2 (en) 2021-02-04 2021-06-28 Array substrate mother board, array substrate, display panel and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110158827.5A CN112992931B (zh) 2021-02-04 2021-02-04 一种阵列基板母板、阵列基板、显示面板及显示装置

Publications (2)

Publication Number Publication Date
CN112992931A CN112992931A (zh) 2021-06-18
CN112992931B true CN112992931B (zh) 2022-11-15

Family

ID=76347319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110158827.5A Active CN112992931B (zh) 2021-02-04 2021-02-04 一种阵列基板母板、阵列基板、显示面板及显示装置

Country Status (2)

Country Link
US (1) US11749689B2 (zh)
CN (1) CN112992931B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022165712A1 (zh) * 2021-02-04 2022-08-11 京东方科技集团股份有限公司 阵列基板和显示装置
CN114677982A (zh) * 2022-03-29 2022-06-28 京东方科技集团股份有限公司 栅极驱动电路、阵列基板、显示面板与显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001086774A1 (en) * 2000-02-03 2001-11-15 X2Y Attenuators, L.L.C. Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial-shielded energy pathways
US6687108B1 (en) * 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
CN102194895A (zh) * 2010-03-16 2011-09-21 炬力集成电路设计有限公司 一种集成电路及其中的电容
CN104503164A (zh) * 2014-12-23 2015-04-08 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN112289194A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102594020B1 (ko) 2016-12-07 2023-10-27 삼성디스플레이 주식회사 표시 장치
CN110854157A (zh) 2019-08-20 2020-02-28 武汉华星光电半导体显示技术有限公司 一种显示面板及其制作方法、显示装置
EP4047589A4 (en) * 2019-10-14 2022-11-16 BOE Technology Group Co., Ltd. MATRIX SUBSTRATE AND DISPLAY PANEL
CN110677982B (zh) 2019-10-31 2021-10-19 武汉天马微电子有限公司 一种柔性电路板及显示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6687108B1 (en) * 1997-04-08 2004-02-03 X2Y Attenuators, Llc Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial shielded energy pathways
WO2001086774A1 (en) * 2000-02-03 2001-11-15 X2Y Attenuators, L.L.C. Passive electrostatic shielding structure for electrical circuitry and energy conditioning with outer partial-shielded energy pathways
CN102194895A (zh) * 2010-03-16 2011-09-21 炬力集成电路设计有限公司 一种集成电路及其中的电容
CN104503164A (zh) * 2014-12-23 2015-04-08 上海天马微电子有限公司 一种阵列基板及其制作方法、显示装置
CN112289194A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
US20210358373A1 (en) 2021-11-18
US11749689B2 (en) 2023-09-05
CN112992931A (zh) 2021-06-18

Similar Documents

Publication Publication Date Title
CN210349260U (zh) 显示面板、显示装置
CN112992931B (zh) 一种阵列基板母板、阵列基板、显示面板及显示装置
CN110931515B (zh) 一种阵列基板、显示面板以及显示装置
CN114730799A (zh) 终端设备、显示装置、显示面板及其制造方法
CN115483262A (zh) 一种显示面板和显示装置
CN112530301B (zh) 显示面板和显示装置
CN113053309B (zh) 显示面板和显示装置
EP4057356A1 (en) Display panel and display apparatus
KR20230098683A (ko) 어레이 기판, 표시 패널 및 표시 장치
CN112130698B (zh) 一种显示面板及显示装置
CN114784077A (zh) 显示面板及显示装置
CN113823644B (zh) 显示面板和显示装置
CN115294936A (zh) 显示面板和显示装置
CN114784073A (zh) 显示面板和显示装置
CN113316851A (zh) 阵列基板及显示装置
CN114220807B (zh) 驱动基板、发光面板及显示装置
CN112837618B (zh) 显示面板及显示装置
CN219285937U (zh) 显示面板及显示装置
CN115148155B (zh) 显示面板和显示装置
CN116669477B (zh) 显示面板及其制作方法和显示装置
CN113013218B (zh) 阵列基板、显示面板及显示装置
CN116798990A (zh) 阵列基板、显示面板及显示装置
EP4207160A1 (en) Display substrate and display apparatus
CN117098421A (zh) 显示面板及其制作方法、显示装置
CN114883304A (zh) 显示面板及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant