CN117098421A - 显示面板及其制作方法、显示装置 - Google Patents

Abstract

本申请涉及一种显示面板及其制作方法、显示装置。该显示面板包括：显示区和虚拟像素区，所述虚拟像素区位于所述显示区的周围；所述显示区包括显示子像素，所述显示区内设有多条信号传输线；其中，所述信号传输线包括用于与像素电路连接的信号线；所述虚拟像素区包括虚拟子像素和与所述虚拟子像素连接的多条虚拟信号线，至少部分所述虚拟信号线与所述信号传输线连接。采用上述显示面板可以降低信号传输线的压降，提高信号传输线的电位均一性，进而改善显示面板的显示均一性。

Description

显示面板及其制作方法、显示装置

技术领域

本申请涉及显示技术领域，特别是涉及一种显示面板及其制作方法、显示装置。

背景技术

随着显示技术的不断发展，显示装置的屏幕尺寸越来越大。

随着屏幕尺寸越来越大，屏幕均一性要求越来越高。但是目前的显示面板中，由于相应信号传输线上的压降较高，各个像素电路接收到的同类型信号电压差异较大，因此，导致屏幕均一性难以达到预期要求。

发明内容

基于此，有必要针对上述技术问题，提供一种显示面板及其制作方法、显示装置，可以降低信号传输线的压降，提高信号传输线的电位均一性，进而改善显示面板的显示均一性。

第一方面，本申请提供了一种显示面板，包括：显示区和虚拟像素区，所述虚拟像素区位于所述显示区的周围；

所述显示区包括显示子像素，所述显示区内设有多条信号传输线；其中，所述信号传输线包括用于与像素电路连接的信号线；

所述虚拟像素区包括虚拟子像素和与所述虚拟子像素连接的多条虚拟信号线，至少部分所述虚拟信号线与所述信号传输线连接。

第二方面，本申请提供了一种显示面板的制作方法，包括：

提供一衬底，所述衬底包括第一区域和第二区域，所述第一区域对应所述显示面板的显示区，所述第二区域对应所述显示面板的虚拟像素区；

于所述衬底的一侧形成复合介质层；

于所述复合介质层远离所述衬底的一侧形成信号传输线和虚拟信号线，所述信号传输线在所述衬底上的正投影与所述第一区域交叠，并延伸至第二区域，所述虚拟信号线在所述衬底上的正投影位于所述第二区域，至少部分所述虚拟信号线与所述信号传输线连接，所述信号传输线包括用于与像素电路连接的信号线。

第三方面，本申请提供了一种显示装置，包括如上所述的显示面板。

上述显示面板和显示装置，包括显示区和虚拟像素区，而显示区包括显示子像素，显示区内设有多条信号传输线，虚拟像素区包括虚拟子像素和与虚拟子像素连接的多条虚拟信号线，通过将至少部分虚拟信号线与信号传输线连接，使得至少部分虚拟信号线与显示区的信号传输线并联，则相对信号传输线，虚拟信号线和信号传输线形成的并联传输线路的电阻较低，从而降低了信号传输线的压降，有利于保持信号传输线的电位均一性，进而改善显示面板的显示均一性。

上述显示面板的制作方法，于复合介质层远离衬底的一侧形成信号传输线和虚拟信号线，由于信号传输线在衬底上的正投影与第一区域交叠，并延伸至第二区域，虚拟信号线在衬底上的正投影位于第二区域，至少部分虚拟信号线与信号传输线连接，从而使得显示区内的信号传输线与虚拟像素区的虚拟信号线连接，而相对信号传输线，虚拟信号线和信号传输线形成的并联传输线路的电阻较低，从而降低了信号传输线的压降，有利于保持信号传输线的电位均一性，进而改善显示面板的显示均一性。

附图说明

为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为相关技术提供的一种显示面板的平面结构示意图；

图2为本申请实施例提供的一种显示面板的平面结构示意图；

图3为本申请实施例提供的另一种显示面板的平面结构示意图；

图4为本申请实施例提供的一种像素电路的结构示意图；

图5为本申请实施例提供的再一种显示面板的平面结构示意图；

图6为本申请实施例提供的一种显示面板的截面结构示意图；

图7为本申请实施例提供的又一种显示面板的平面结构示意图；

图8为本申请实施例提供的又一种显示面板的平面结构示意图；

图9为本申请实施例提供的另一种显示面板的截面结构示意图；

图10为本申请实施例提供的又一种显示面板的平面结构示意图；

图11为本申请实施例提供的再一种显示面板的截面结构示意图；

图12为本申请实施例提供的又一种显示面板的平面结构示意图；

图13为本申请实施例提供的又一种显示面板的平面结构示意图；

图14为相关技术提供的另一种显示面板的平面结构示意图；

图15为本申请实施例提供的一种显示面板的制作方法的流程示意图；

图16为本申请实施例提供的一种衬底的结构示意图；

图17为本申请实施例提供的显示面板的制作方法中步骤S1502所得结构的截面示意图；

图18为本申请实施例提供的一种显示装置的结构示意图。

附图标记说明：

10-显示面板，11-显示区，111-显示子像素，112-信号传输线，12-虚拟像素区，121-虚拟子像素，13-屏蔽信号线，20-显示面板，21-显示区，211-显示子像素，212-信号传输线，2121-第一电源信号线，2122-第二电源信号线，2123-初始化信号线，2124-第一子信号传输线，2125-第二子信号传输线，22-虚拟像素区，221-虚拟子像素，222-虚拟信号线，23-衬底，24-阳极层，241-异形子阳极层，25-阴极，26-屏蔽信号线，27-复合介质层，200-显示装置。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳的实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使本申请的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。

需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“垂直的”、“水平的”、“左”、“右”以及类似的表述只是为了说明的目的。

在附图中，为了清楚说明，可以夸大层和区域的尺寸。可以理解的是，当层或元件被称作“在”另一层或基底“上”时，该层或元件可以直接在所述另一层或基底上，或者也可以存在中间层。另外，还可以理解的是，当层被称作“在”两个层“之间”时，该层可以是所述两个层之间的唯一层，或者也可以存在一个或更多个中间层。另外，同样的附图标记始终表示同样的元件。

在下面的实施例中，当层、区域或元件被“连接”时，可以解释为所述层、区域或元件不仅被直接连接还通过置于其间的其他组成元件被连接。例如，当层、区域、元件等被描述为被连接或电连接时，所述层、区域、元件等不仅可以被直接连接或被直接电连接，还可以通过置于其间的另一层、区域、元件等被连接或被电连接。

在下文中，尽管可以使用诸如“第一”、“第二”等这样的术语来描述各种组件，但是这些组件不必须限于上面的术语。上面的术语仅用于将一个组件与另一组件区分开。还将理解的是，以单数形式使用的表达包含复数的表达，除非单数形式的表达在上下文中具有明显不同的含义。

还应当理解的是，术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在，但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。

根据本文中所描述的本申请概念的实施方式的电子或电气装置和/或任何其它相关装置或部件(例如，包括显示面板和显示面板驱动器的显示装置，其中，显示面板驱动器还包括驱动控制器、栅极驱动器、伽马基准电压发生器、数据驱动器和发射驱动器)可利用任何适当的硬件、固件(例如专用集成电路)、软件或软件、固件和硬件的组合来实现。例如，这些装置的各种部件可形成在一个集成电路(IC)芯片上或形成在单独的IC芯片上。另外，这些装置的各种部件可实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上或形成在一个衬底上。另外，这些装置的各种部件可为在一个或更多个计算装置中在一个或更多个处理器上运行从而执行计算机程序指令以及与其它系统部件交互以执行本文中所描述的各种功能的进程或线程。计算机程序指令存储在存储器中，该存储器可使用标准存储装置(例如，如随机存取存储器(RAM)实现在计算装置中。计算机程序指令也可存储在其它非暂时性计算机可读介质(例如，如CD-ROM、闪存驱动器等)中。而且，本领域技术人员应该认识到，各种计算装置的功能可组合或集成到单个计算装置中，或者特定计算装置的功能可分布在一个或更多个其它计算装置上，而不背离本申请概念的示例性实施方式的精神和范围。

虽然在文中已经特别描述了显示模块和包括显示模块的显示装置的示例性实施例，但是很多修改和变化对于本领域技术人员将是显而易见的。因此，将理解的是，可除了如文中特别描述的那样以外地实施根据本申请的原理构成的显示模块和包括显示模块的显示装置。本申请还被限定在权利要求及其等同物中。

图1为相关技术提供的一种显示面板的平面结构示意图。如图1所示，显示面板10包括显示区11和虚拟像素区12。图1的显示区11内设有沿第一方向延伸的信号传输线112。在显示面板10中，通过信号传输线112输出信号给显示区11内的显示子像素111，例如，显示区11内的第一电源信号线(PVDD信号线)可以传输第一电源信号(PVDD信号)给显示区11内的显示子像素111。但是，信号传输线112具有电阻，则信号在信号传输线112上传输会产生较高的压降，各个像素电路接收到的同类型信号电压差异较大，导致屏幕均一性难以达到预期要求。

因此，基于图1可以发现，目前的显示面板10中，由于相应信号传输线112上的压降较高，各个像素电路接收到的同类型信号电压差异较大，因此，导致屏幕均一性难以达到预期要求。

基于上述技术问题，发明人研究发现，通过将信号传输线与另外的信号线并联，相对信号传输线，信号传输线与另外的信号线并联形成的并联传输线路的电阻较低，可以降低信号传输线的压降。基于此，发明人进一步研究出本发明实施例的技术方案。具体地，本申请提供了一种显示面板，包括：显示区和虚拟像素区，虚拟像素区位于显示区的周围；显示区包括显示子像素，显示区内设有多条信号传输线；其中，信号传输线包括用于与像素电路连接的信号线；虚拟像素区包括虚拟子像素和与虚拟子像素连接的多条虚拟信号线，至少部分虚拟信号线与信号传输线连接。

采用上述方案，将至少部分虚拟信号线与信号传输线连接，使得至少部分虚拟信号线与显示区的信号传输线并联，则相对信号传输线，虚拟信号线和信号传输线形成的并联传输线路的电阻较低，从而降低了信号传输线的压降，有利于保持信号传输线的电位均一性，进而改善显示面板的显示均一性。

以上是本发明的核心思想，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图2为本申请实施例提供的一种显示面板的平面结构示意图。如图2所示，该显示面板20包括：显示区21和虚拟像素区22，虚拟像素区22位于显示区21的周围；显示区21包括显示子像素211，显示区21内设有多条信号传输线212；其中，信号传输线212包括用于与像素电路连接的信号线；虚拟像素区22包括虚拟子像素221和与虚拟子像素221连接的多条虚拟信号线222，至少部分虚拟信号线222与信号传输线212连接。

其中，若连接的虚拟信号线222与信号传输线212位于不同层，虚拟信号线222与信号传输线212通过过孔连接。打孔的数量可以是一个或多个，信号传输线212可以每隔一行或者多行打孔与虚拟信号线222。

其中，示例性地，信号传输线212可以为第一电源信号线，第一电源信号线用于传输第一电源信号；信号传输线也可以为初始化信号线，初始化信号线用于传输初始化信号。信号传输线212可以与虚拟信号线222连接之后环绕显示区21一圈设置，也可以为沿目标方向延伸的直线，目标方向包括第一方向和第二方向中的至少一者。

应用中，在制作显示面板20时，会在虚拟像素区22形成虚拟子像素221和虚拟信号线222，一般而言，虚拟子像素221不发光，虚拟信号线222也可以不传输相应信号给虚拟子像素221。基于此，将至少部分虚拟信号线222与信号传输线212连接，可以使得信号传输线212的信号传输至虚拟信号线222，使得至少部分虚拟信号线222与显示区21的信号传输线212并联，通过并联的方式降低信号传输线212的压降，提高信号传输线212传输给各显示子像素211的信号的电位均一性，从而提高显示面板20的显示均一性。

上述显示面板20，包括显示区21和虚拟像素区22，而显示区21包括显示子像素211，显示区21内设有多条信号传输线212，虚拟像素区22包括虚拟子像素221和与虚拟子像素221连接的多条虚拟信号线222，通过将至少部分虚拟信号线222与信号传输线212连接，使得至少部分虚拟信号线222与显示区21的信号传输线212并联，则相对信号传输线212，虚拟信号线222和信号传输线212形成的并联传输线路的电阻较低，从而降低了信号传输线212的压降，有利于保持信号传输线212的电位均一性，进而改善显示面板20的显示均一性。

图3为本申请实施例提供的另一种显示面板的平面结构示意图。如图3所示，在上述方案的基础上，可选地，信号传输线212的类型包括第一电源信号线2121、第二电源信号线2122和初始化信号线2123中的至少一者。其中，第一电源信号线2121用于输出第一电源信号PVDD，第二电源信号线2122用于输出第二电源信号PVEE，初始化信号线2123用于输出初始化信号Vref。

其中，为了对上述方案的原理进行进一步说明，下面将以7T1C像素电路为例进行说明。图4为本申请实施例提供的一种像素电路的结构示意图。如图4所示，7T1C像素电路包括驱动晶体管M1、存储电容Cst、数据写入晶体管M2、阈值补偿晶体管M3、第一初始化晶体管M4、第二初始化晶体管M7、第一发光控制晶体管M5和第二发光控制晶体管M6。

第一发光控制晶体管M5的第一极用于接收第一电源信号PVDD，驱动晶体管M1的第一极和存储电容Cst的第一端分别与第一发光控制晶体管M5的第二极连接，驱动晶体管M1的第二极分别与阈值补偿晶体管M3的第一极、第二发光控制晶体管M6的第一极连接，阈值补偿晶体管M3的第二极分别与存储电容Cst的第二极、驱动晶体管M1的栅极连接，第一初始化晶体管M4的第一极用于接收初始化信号Vref，第一初始化晶体管M4的第二极分别与存储电容Cst的第二端和驱动晶体管M1的栅极连接，第二初始化晶体管M7的第一极用于接收初始化信号Vref，第二初始化晶体管M7的第二极与发光元件的阳极连接。

应用中，在初始化阶段，第一初始化晶体管M4和第二初始化晶体管M7分别导通，初始化信号Vref经第一初始化晶体管M4写入存储电容Cst的第二端和驱动晶体管M1的栅极，以对存储电容Cst的第二端和驱动晶体管M1的栅极进行初始化。另外，初始化信号Vref经第二初始化晶体管M7写入发光元件的阳极，对发光元件的阳极进行初始化。可以理解，各像素电路接收的初始化信号Vref的一致性会明显影响各像素电路的初始化效果，而降低初始化信号线2123的压降能提高输出给各像素电路的初始化信号Vref的一致性，从而提高对各像素电路的初始化效果，进而提高显示均一性。因此，信号传输线212可以包括初始化信号线2123。

而在发光阶段，第一发光控制晶体管M5和第二发光控制晶体管M6导通，发光元件的阳极接收第一电源信号PVDD，发光器件的阴极25接收第二电源信号PVEE。显然，第一电源信号PVDD和第二电源信号PVEE会影响到发光元件的发光亮度，因此，第一电源信号PVDD的一致性和第二电源信号PVEE的一致性会影响到各发光元件发光亮度的一致性，进而影响显示均一性。而降低第一电源信号线2121的压降有利于提高输出给各像素电路的第一电源信号PVDD的一致性，降低和第二电源信号线2122的压降有利于提高输出给各像素电路的第二电源信号PVEE的一致性，因此，信号传输线212可以包括初始化信号线2123、第一电源信号线2121和第二电源信号线2122中的至少一者。

图5为本申请实施例提供的再一种显示面板的平面结构示意图。如图5所示，在上述方案的基础上，可选地，虚拟像素区22内的多条虚拟信号线222分别与同一类型的信号传输线212连接。需要说明的是，虚拟像素区22内的虚拟信号线222可以与多条同一类型的信号传输线212连接。

其中，虚拟像素区22可以包括多种不同类型的信号线，例如第一虚拟电源信号线和虚拟初始化信号线2123，即位于虚拟像素区22的第一电源信号线2121和初始化信号线2123。虚拟像素区22中不同类型的信号线可以与同一类型的信号传输线212连接，示例性地，第一电源信号线2121可以与第一虚拟电源信号线连接，也可以与虚拟初始化信号线2123连接。以信号传输线212是第一电源信号线2121为例，多条第一电源信号线2121可以分别一一对应地与多条同一类型的虚拟信号线222连接，也可以与不同类型的多条虚拟信号线222连接。例如，多条第一电源信号线2121可以分别一一对应地与多条第一虚拟电源信号线连接，也可以分别一一对应地与多条虚拟初始化信号线2123连接。又例如，多条第一电源信号线2121中的部分分别一一对应地与多条第一虚拟电源信号线连接，另一部分一一对应地与多条虚拟初始化信号线2123连接。

可以理解，虚拟像素区22内的多条虚拟信号线222可以分别与同一类型的信号传输线212连接，从而无需对虚拟像素区22内的虚拟信号线222区分类型，有利于提高信号传输线212连接虚拟信号线222的灵活性，从而有利于降低显示面板20的制作难度。

如图3所示，在上述方案的基础上，可选地，虚拟像素区22内的多条虚拟信号线222分别对应与不同类型的信号传输线212连接。需要说明的是，虚拟像素区22内的多条虚拟信号线222可以分别一一对应地与不同类型的信号传输线212连接，不同类型的信号传输线212不能与同一条虚拟信号线222连接。

可以理解，通过将虚拟像素区22内的多条虚拟信号线222分别对应与不同类型的信号传输线212连接，使得不同类型的信号传输线212分别对应地与多条信号传输线212并联。优选地，信号传输线212与虚拟像素区中同类型的虚拟信号线222连接，从而降低打孔数量。示例性地，第一电源信号线2121中对应地与第一虚拟电源信号线连接，初始化信号线2123对应地与虚拟初始化信号线2123连接。当然，也可以将第一电源信号线2121中与虚拟初始化信号线2123连接，初始化信号线2123与第一虚拟电源信号线连接。通过上述设置，可以同时降低多种类型的信号传输线212的压降，进而有利于提高多种类型信号的一致性，进一步提高显示均一性。

图6为本申请实施例提供的一种显示面板的截面结构示意图，图7为本申请实施例提供的又一种显示面板的平面结构示意图。如图6和图7所示，在上述方案的基础上，可选地，显示面板20还包括衬底23和位于衬底23一侧的阳极层24，阳极层24包括虚拟子像素221的阳极，至少部分虚拟子像素221的阳极与第一电源信号线2121连接，以接收第一电源信号线2121传输的第一电源信号PVDD。

其中，可选的，本申请实施例提供的衬底23可以为柔性衬底23，也可以为刚性衬底23，本申请实施例对此不进行限定。

可以理解，阳极层24为导电层，可以传输信号。因此，将至少部分虚拟子像素221的阳极与第一电源信号线2121连接，可以将虚拟子像素221的阳极作为信号传输载体，即可以将虚拟子像素221的阳极作为虚拟信号线222，使第一电源信号线2121与虚拟子像素221的阳极并联，从而降低第一电源信号线2121上的压降，提高输出给各像素电路的第一电源信号PVDD的电位均一性，进而提高显示均一性。

如图7所示，在上述方案的基础上，可选地，各虚拟子像素221的阳极相互连接。

其中，将各虚拟子像素221的阳极相互连接有利于阳极层横截面积的增加，而导体的电阻与导体的横截面积成反比，因此，采用本实施例的方案有利于降低阳极层的电阻，进而可以降低第一电源信号线2121与阳极层的并联线路的电阻。同时，无需将阳极层划分出各虚拟子像素221的阳极，有利于降低显示面板的工艺难度。

可以理解，将各虚拟子像素221的阳极相互连接，由于各虚拟子像素221环绕显示区21设置，则各虚拟子像素221的阳极连接形成环绕显示区21的环形阳极层24，从而将环形阳极层24与第一电源信号线2121连接，使得第一电源信号线2121与环形阳极层24并联，进一步降低第一电源信号线2121上的压降，提高输出给各像素电路的第一电源信号PVDD的电位均一性，提高显示均一性。

图8为本申请实施例提供的又一种显示面板的平面结构示意图。如图8所示，在上述方案的基础上，可选地，虚拟像素区22包括多个异形区，阳极层24包括位于各异形区的异形子阳极层241，异形子阳极层241包括各异形区内的虚拟子像素221的阳极，异形子阳极层241与第一电源信号线2121连接，用于接收第一电源信号线2121传输的第一电源信号PVDD。

应用中，以显示面板20的形状是矩形为例，异形区可以是显示面板20的四角区域。

可以理解，由于异形子阳极层241包括各异形区内的虚拟子像素221的阳极，异形子阳极层241与第一电源信号线2121连接，则异形子阳极层241与第一电源信号线2121并联，通过将异形子阳极层241与第一电源信号线2121并联，可以使第一电源信号线2121上的压降降低，提高输出给各像素电路的第一电源信号PVDD的电位均一性，提高显示均一性。

另外，虚拟像素区22的异形区会具有空余空间，在空余区域形成异形子阳极层241不会导致显示面板20的尺寸发生变化。

图9为本申请实施例提供的另一种显示面板的截面结构示意图，图10为本申请实施例提供的又一种显示面板的平面结构示意图。如图9和图10所示，在上述方案的基础上，可选地，显示面板20还包括衬底23和位于衬底23一侧的阴极25层，阴极25层包括虚拟子像素221的阴极25，至少部分虚拟子像素221的阴极25与第二电源信号线2122连接，以接收第二电源信号线2122传输的第二电源信号PVEE。

可以理解，阴极25层为导电层，可以传输信号。因此，将至少部分虚拟子像素221的阴极25与第二电源信号线2122连接，可以将虚拟子像素221的阴极25作为信号传输载体，即可以将虚拟子像素221的阴极作为虚拟信号线222，使第二电源信号线2122与虚拟子像素221的阴极25并联，降低第二电源信号线2122的电阻，从而降低第二电源信号线2122上的压降，提高输出给各像素电路的第二电源信号PVEE的电位均一性，进而提高显示均一性。

在上述方案的基础上，可选地，如图9所示，显示面板20还包括衬底23，虚拟信号线222和虚拟子像素221位于衬底23的同一侧，且均位于阳极层24和衬底23之间。如图2所示，虚拟子像素221在衬底23上的正投影的宽度大于等于虚拟信号线222在衬底23上的正投影的宽度。

其中，虚拟子像素221在衬底23上的正投影的宽度可以等于虚拟信号线222在衬底23上的正投影的宽度。在此情况下，虚拟信号线222的横截面积较大，而导体的电阻与导体的横截面积成反比，因此，通过增加虚拟信号线222的宽度，有利于降低虚拟信号线222的电阻，从而有利于降低虚拟信号线222上的压降，提高虚拟信号线222上电位均一性。

本实施例中，由于虚拟子像素221在衬底23上的正投影的宽度大于等于虚拟信号线222在衬底23上的正投影的宽度，因此，虚拟信号线222的覆盖范围不会大于虚拟子像素221的覆盖范围，则虚拟信号线222可以处于虚拟子像素221的覆盖范围内，即虚拟子像素221在衬底23的正投影覆盖虚拟信号线222在衬底23上的正投影，从而无需针对虚拟信号线222在水平方向上预留出额外走线空间，避免虚拟像素区22的水平尺寸过大。

图11为本申请实施例提供的再一种显示面板的截面结构示意图。如图11所示，在上述方案的基础上，可选地，显示面板20还包括衬底23和依次远离衬底23的第一金属层M1、第二金属层MC和第三金属层M2，初始化信号线2123位于第二金属层MC；虚拟子像素221包括信号接收层，信号接收层位于第二金属层MC，至少部分虚拟子像素221的信号接收层与初始化信号线2123连接，以接收初始化信号线2123传输的初始化信号Vref。

其中，本实施例的像素电路可以为前述实施例的7T1C像素电路。示例性地，图11中，如图4和图11所示，在像素电路为前述实施例的7T1C像素电路的情况下，驱动晶体管M1的栅极可以位于第一金属层M1，存储电容Cst的第一极板可以位于第一金属层M1，存储电容Cst的第二极板可以位于第二金属层MC，第一极板和第二极板在垂直于衬底23所在平面的方向交叠。

可以理解，存储电容Cst的第一极板与驱动晶体管M1的栅极位于同一层，则在制作阵列基板时，可以采用同一掩膜在同一道制作工艺中制作形成，无需对存储电容Cst的第一极板与驱动晶体管M1的栅极单独制作掩膜，因此，可减少阵列基板的制作过程中使用的掩膜数量，降低工艺成本，简化工艺步骤。

另外，在初始化阶段，第一初始化晶体管M4导通时，初始化信号Vref经第一初始化晶体管M4传输给存储电容Cst的第一极板与驱动晶体管M1的栅极，对存储电容Cst的第一极板与驱动晶体管M1的栅极进行初始化。而存储电容Cst的第二极板位于第二金属层MC，由于初始化信号线2123和信号接收层分别位于第二金属层MC，则存储电容Cst的第二极板、信号接收层和初始化信号线2123位于同一层，则在制作阵列基板时，存储电容Cst的第二极板、信号接收层和初始化信号线2123可以采用同一掩膜在同一道制作工艺中制作形成，无需对存储电容Cst的第二极板、信号接收层和初始化信号线2123分别单独制作掩膜，因此，可减少阵列基板的制作过程中使用的掩膜数量，降低工艺成本，简化工艺步骤。

还可以理解的是，由于信号接收层和初始化信号线2123位于同一层，则初始化信号线2123无需通过过孔与信号接收层连接，从而有利于减少工艺流程，并避免打孔对相应膜层造成异常损伤的问题。而通过将初始化信号线2123与信号接收层连接，即可以将虚拟子像素221的信号接收层作为虚拟信号线222，可以将信号接收层作为与初始化信号线2123并联的信号传输载体，从而降低初始化信号线2123上的压降，提高输出给各像素电路的初始化信号Vref的电位均一性，进而提高显示均一性。

如图11所示，在上述方案的基础上，可选地，显示面板20包括衬底23和依次远离衬底23的第一金属层M1、第二金属层MC和第三金属层M2，初始化信号线2123位于第三金属层M2；虚拟子像素221包括信号接收层，信号接收层位于第三金属层M2，至少部分虚拟子像素221的信号接收层与初始化信号线2123连接，以接收初始化信号线2123传输的初始化信号Vref。

可以理解，由于初始化信号线2123和信号接收层均位于第三金属层M2，则信号接收层和初始化信号线2123位于同一层，初始化信号线2123无需通过过孔与信号接收层连接，从而有利于减少工艺流程，并避免打孔对相应膜层造成异常损伤的问题。另外，通过将初始化信号线2123与信号接收层连接，可以将信号接收层作为与初始化信号线2123并联的信号传输载体，即可以将虚拟子像素221的信号接收层作为虚拟信号线222，从而降低初始化信号线2123上的压降，提高输出给各像素电路的初始化信号Vref的电位均一性，进而提高显示均一性。

如图3所示，在上述方案的基础上，可选地，虚拟像素区22中的至少部分虚拟子像素221用于接收至少两种类型的电信号。

其中，虚拟子像素221可以包括上述实施例中的阳极、阴极25和信号接收层中的至少一者。因此，虚拟子像素221可以与目标信号线连接，目标信号线可以包括第一电源信号线2121、第二电源信号线2122和初始化信号线2123中的至少一者，虚拟子像素221可以接收第一电源信号PVDD、第二电源信号PVEE和初始化信号Vref中的至少一者。需要说明的是，虚拟子像素221用于接收至少两种类型的电信号，表示至少与两种类型的信号传输线212连接，则可以实现降低至少两种类型信号传输线212上的压降。

可以理解，相对于降低单一类型信号传输线212上的压降，降低多种类型信号传输线212上的压降更有利于提高显示面板20的显示均一性。例如，降低第一电源信号线2121上的压降，只能提高输出给各像素电路的第一电源信号PVDD的电位均一性；而降低第一电源信号线2121和初始化信号线2123上的压降，可以提高输出给各像素电路的第一电源信号PVDD和初始化信号Vref的电位均一性，相对只降低第一电源信号线2121上的压降，可以提高各像素电路的初始化效果，进一步提高显示面板20的显示均一性。因此，虚拟子像素221用于接收至少两种类型的电信号，更有利于提高显示面板20的显示均一性。

图12为本申请实施例提供的又一种显示面板的平面结构示意图。如图12所示，在上述方案的基础上，可选地，信号传输线212包括沿第一方向延伸的第一子信号传输线2124和沿第二方向延伸的第二子信号传输线2125，同一类型的第一子信号传输线2124和第二子信号传输线2125连接，第一子信号传输线2124与沿第二方向延伸的虚拟信号线222连接，第二子信号传输线2125与沿第一方向延伸的虚拟信号线222连接，其中，第一方向与第二方向相交。

可以理解，同一类型的第一子信号传输线2124和第二子信号传输线2125连接，可以使第一子信号传输线2124和第二子信号传输线2125并联，两者形成的整体线路的电阻降低，从而降低了第一子信号传输线2124和第二子信号传输线2125上的压降，有利于保持第一子信号传输线2124和第二子信号传输线2125上的电位均一性，进而有利于改善显示面板20低灰阶的显示均一性。

如图12所示，在上述方案的基础上，可选地，第一子信号传输线2124包括沿第一方向延伸的第一子电源信号线，第二子信号传输线2125包括沿第二方向延伸的第二子电源信号线，第一子电源信号线与第二子电源信号线连接，第一子电源信号线与第二子电源信号线分别用于传输第一电源信号PVDD和第二电源信号PVEE中的一种。

其中，在第一子电源信号线和第二子电源信号线用于传输第一电源信号PVDD的情况下，由于第一子电源信号线和第二子电源信号线连接，使第一子电源信号线和第二子电源信号线并联，因此，降低了第一子信号传输线2124和第二子信号传输线2125上的压降，从而提高了输出给各像素电路的第一电源信号PVDD的电位均一性，进而有利于改善显示面板20的显示均一性。

而在第一子电源信号线和第二子电源信号线用于传输第二电源信号PVEE的情况下，由于第一子电源信号线和第二子电源信号线连接，使第一子电源信号线和第二子电源信号线并联，因此，降低了第一子信号传输线2124和第二子信号传输线2125上的压降，从而提高了输出给各像素电路的第二电源信号PVEE的电位均一性，进而有利于改善显示面板20的显示均一性。

如图12所示，在上述方案的基础上，可选地，第一子信号传输线2124包括沿第一方向延伸的第一子初始化信号线2123，第二子信号传输线2125包括沿第二方向延伸的第二子初始化信号线2123，第一子初始化信号线2123与第二子初始化信号线2123连接，第一子初始化信号线2123与第二子初始化信号线2123分别用于传输初始化信号Vref。

可以理解，第一子初始化信号线2123和第二子初始化信号线2123连接，使第一子初始化信号线2123和第二子初始化信号线2123并联，因此，降低了第一子信号传输线2124和第二子信号传输线2125上的压降，从而提高了输出给各像素电路的初始化信号Vref的电位均一性，进而有利于改善显示面板20的显示均一性。

图13为本申请实施例提供的又一种显示面板的平面结构示意图。如图13所示，在上述方案的基础上，可选地，显示面板20还包括衬底23和位于衬底23一侧的屏蔽信号线26，屏蔽信号线26位于虚拟像素区22，且屏蔽信号线26在衬底23上的正投影与至少部分虚拟子像素221在衬底23上的正投影相交，信号传输线212与屏蔽信号线26连接。

其中，屏蔽信号线26在衬底23上的正投影可以与虚拟子像素221在衬底23上的正投影完全重叠。

相关技术中，屏蔽信号线13(BSM信号线)与驱动电路连接，用于向像素电路传输相应信号。图14为相关技术提供的另一种显示面板的平面结构示意图。如图14所示，但是屏蔽信号线13在显示区11内会遮挡光线，屏蔽信号线13接入显示区11会占用一定空间，因此导致边框尺寸增加。

本实施例中，对比图13和图14，可以发现，将屏蔽信号线26设置于虚拟像素区22，且处于虚拟子像素221的厚度方向上，因此，屏蔽信号线26不占用外围空间，有利于实现显示面板20的窄边框。另外，信号传输线212与屏蔽信号线26连接，即可以将屏蔽信号线26作为虚拟信号线222，信号传输线212与屏蔽信号线26并联，从而降低信号传输线212上的压降，从而有利于保持信号传输线212的电位均一性，进而有利于改善显示面板20的显示均一性。

如图13所示，在上述方案的基础上，可选地，屏蔽信号线26环绕显示区21设置。

本实施例中，通过将屏蔽信号线26环绕显示区21设置，从而使得显示区21内的各信号传输线212可以较方便地与屏蔽信号线26连接，降低工艺难度。

图15为本申请实施例提供的一种显示面板的制作方法的流程示意图，图16为本申请实施例提供的一种衬底的结构示意图，图17为本申请实施例提供的显示面板的制作方法中步骤S1502所得结构的截面示意图。基于同样的发明构思，本申请还提供了一种显示面板的制作方法，该显示面板的制作方法包括以下步骤S1501至S1503。

S1501：提供一衬底，衬底包括第一区域和第二区域，第一区域对应显示面板的显示区，第二区域对应显示面板的虚拟像素区。

具体的，参阅图16，通过衬底23为制备于衬底23上的各膜层提供支撑和保护作用。衬底23可以为柔性衬底23，也可以为刚性衬底23，本申请实施例对此不进行限定。

S1502：于衬底的一侧形成复合介质层。

其中，如图16所示，复合介质层27位于衬底23的上表面。复合介质层27可以包括至少一层绝缘层。

S1503：于复合介质层远离衬底的一侧形成信号传输线和虚拟信号线，信号传输线在衬底上的正投影与第一区域交叠，并延伸至第二区域，虚拟信号线在衬底上的正投影位于第二区域，至少部分虚拟信号线与信号传输线连接，信号传输线包括用于与像素电路连接的信号线。

其中，步骤S1503所得结构可以参阅图2，显示区21内的信号传输线212与虚拟像素区22的虚拟信号线222连接，虚拟信号线222和信号传输线212形成的并联，从而降低了信号传输线212上的压降，有利于保持信号传输线212的电位均一性，进而改善显示面板20的显示均一性。

上述显示面板的制作方法，于复合介质层27远离衬底23的一侧形成信号传输线212和虚拟信号线222，由于信号传输线212在衬底23上的正投影与第一区域交叠，并延伸至第二区域，虚拟信号线222在衬底23上的正投影位于第二区域，至少部分虚拟信号线222与信号传输线212连接，从而使得显示区21内的信号传输线212与虚拟像素区22的虚拟信号线222连接，而相对信号传输线212，虚拟信号线222和信号传输线212形成的并联传输线路的电阻较低，从而降低了信号传输线212的压降，有利于保持信号传输线212的电位均一性，进而改善显示面板20的显示均一性。

如图12所示，在上述方案的基础上，可选地，信号传输线包括第一子信号传输线和第二子信号传输线，在复合介质层远离衬底的一侧形成信号传输线，包括：于衬底的一侧形成沿第一方向延伸的第一子信号传输线和沿第二方向延伸的第二子信号传输线的步骤。其中，第一方向与第二方向相交，第一子信号传输线2124和第二子信号传输线2125在衬底23上的正投影分别与第一区域交叠，并延伸至第二区域，第一子信号传输线2124和第二子信号传输线2125分别与虚拟信号线222连接。

可以理解，第一子初始化信号线2123和第二子初始化信号线2123连接，使第一子初始化信号线2123和第二子初始化信号线2123并联，因此，降低了第一子信号传输线2124和第二子信号传输线2125上的压降，从而提高了输出给各像素电路的初始化信号Vref的电位均一性，进而有利于改善显示面板20的显示均一性。

如图6和图7所示，在上述方案的基础上，可选地，信号传输线包括第一电源信号线；在复合介质层远离衬底的一侧形成信号传输线，包括：于衬底的第一区域上形成第一电源信号线的步骤。该显示面板的制作方法还包括：于复合介质层远离衬底的一侧形成阳极层的步骤。其中，阳极层24在衬底23上的正投影至少部分位于第二区域，阳极层24与第一电源信号线2121连接。

可以理解，阳极层24为导电层，可以接收并传输第一电源信号PVDD。因此，于复合介质层27远离衬底23的一侧形成阳极层24，并使阳极层24在衬底23上的正投影至少部分位于第二区域。从而在虚拟像素区22形成阳极层24，而阳极层24与第一电源信号线2121连接，可以将虚拟子像素221的阳极作为信号传输载体，使第一电源信号线2121与虚拟像素区22的阳极层24并联，从而降低第一电源信号线2121上的压降，提高输出给各像素电路的第一电源信号PVDD的电位均一性，进而提高显示均一性。

如图13所示，在上述方案的基础上，可选地，该显示面板的制作方法还包括：于复合介质层远离衬底的一侧形成屏蔽信号线的步骤。其中，屏蔽信号线26在衬底23上的正投影位于第二区域，且与虚拟像素区22中的至少部分虚拟子像素221在衬底23上的正投影相交，信号传输线212与屏蔽信号线26连接。

本实施例中，于复合介质层27远离衬底23的一侧形成屏蔽信号线26，并使屏蔽信号线26在衬底23上的正投影位于第二区域。从而将屏蔽信号线26形成于虚拟像素区22，且处于虚拟子像素221的厚度方向上，因此，屏蔽信号线26不占用外围空间，有利于实现显示面板20的窄边框。另外，信号传输线212与屏蔽信号线26连接，信号传输线212与屏蔽信号线26并联，从而降低信号传输线212上的压降，从而有利于保持信号传输线212的电位均一性，进而有利于改善显示面板20的显示均一性。

应该理解的是，虽然附图的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，附图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。

图18为本申请实施例提供的一种显示装置的结构示意图。如图18所示，基于同一发明构思，本申请实施例还提供一种显示装置200，该显示装置200包括上述实施例中的显示面板20。

可以理解的是，本申请实施例中的显示装置200可以为OLED显示装置、QLED显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪、可穿戴设备、物联网设备等任何具有显示功能的产品或部件，本申请公开的实施例对此不作限制。

在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (22)

1.一种显示面板，其特征在于，包括：显示区和虚拟像素区，所述虚拟像素区位于所述显示区的周围；

所述显示区包括显示子像素，所述显示区内设有多条信号传输线；其中，所述信号传输线包括用于与像素电路连接的信号线；

所述虚拟像素区包括虚拟子像素和与所述虚拟子像素连接的多条虚拟信号线，至少部分所述虚拟信号线与所述信号传输线连接。

2.如权利要求1所述的显示面板，其特征在于，所述信号传输线的类型包括第一电源信号线、第二电源信号线和初始化信号线中的至少一者。

3.如权利要求2所述的显示面板，其特征在于，所述虚拟像素区内的多条所述虚拟信号线分别与同一类型的所述信号传输线连接。

4.如权利要求2所述的显示面板，其特征在于，所述虚拟像素区内的多条所述虚拟信号线分别对应与不同类型的所述信号传输线连接。

5.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括衬底和位于所述衬底一侧的阳极层，所述阳极层包括虚拟子像素的阳极，至少部分所述虚拟子像素的阳极与所述第一电源信号线连接，以接收所述第一电源信号线传输的第一电源信号。

6.如权利要求5所述的显示面板，其特征在于，各所述虚拟子像素的阳极相互连接。

7.如权利要求5所述的显示面板，其特征在于，所述虚拟像素区包括多个异形区，所述阳极层包括位于各所述异形区的异形子阳极层，所述异形子阳极层包括各所述异形区内的虚拟子像素的阳极，所述异形子阳极层与所述第一电源信号线连接，用于接收所述第一电源信号线传输的第一电源信号。

8.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括衬底和位于所述衬底一侧的阴极层，所述阴极层包括虚拟子像素的阴极，至少部分所述虚拟子像素的阴极与所述第二电源信号线连接，以接收所述第二电源信号线传输的第二电源信号。

9.如权利要求1至8中任一项所述的显示面板，其特征在于，所述显示面板还包括衬底，所述虚拟信号线和所述虚拟子像素位于所述衬底的同一侧，所述虚拟子像素在所述衬底上的正投影的宽度大于等于所述虚拟信号线在所述衬底上的正投影的宽度。

10.如权利要求2所述的显示面板，其特征在于，所述显示面板还包括衬底和依次远离所述衬底的第一金属层、第二金属层和第三金属层，所述初始化信号线位于所述第二金属层；所述虚拟子像素包括信号接收层，所述信号接收层位于所述第二金属层，至少部分所述虚拟子像素的所述信号接收层与所述初始化信号线连接，以接收所述初始化信号线传输的初始化信号。

11.如权利要求2所述的显示面板，其特征在于，所述显示面板包括衬底和依次远离所述衬底的第一金属层、第二金属层和第三金属层，所述初始化信号线位于所述第三金属层；所述虚拟子像素包括信号接收层，所述信号接收层位于所述第三金属层，至少部分所述虚拟子像素的所述信号接收层与所述初始化信号线连接，以接收所述初始化信号线传输的初始化信号。

12.如权利要求2所述的显示面板，其特征在于，所述虚拟像素区中的至少部分所述虚拟子像素用于接收至少两种类型的电信号。

13.如权利要求2所述的显示面板，其特征在于，所述信号传输线包括沿第一方向延伸的第一子信号传输线和沿第二方向延伸的第二子信号传输线，同一类型的第一子信号传输线和第二子信号传输线连接，所述第一子信号传输线与沿所述第二方向延伸的虚拟信号线连接，所述第二子信号传输线与沿所述第一方向延伸的虚拟信号线连接，其中，所述第一方向与所述第二方向相交。

14.如权利要求13所述的显示面板，其特征在于，所述第一子信号传输线包括沿所述第一方向延伸的第一子电源信号线，所述第二子信号传输线包括沿所述第二方向延伸的第二子电源信号线，所述第一子电源信号线与所述第二子电源信号线连接，所述第一子电源信号线与所述第二子电源信号线分别用于传输第一电源信号和第二电源信号中的一种。

15.如权利要求13所述的显示面板，其特征在于，所述第一子信号传输线包括沿所述第一方向延伸的第一子初始化信号线，所述第二子信号传输线包括沿所述第二方向延伸的第二子初始化信号线，所述第一子初始化信号线与所述第二子初始化信号线连接，所述第一子初始化信号线与所述第二子初始化信号线分别用于传输初始化信号。

16.如权利要求1所述的显示面板，其特征在于，所述显示面板还包括衬底和位于所述衬底一侧的屏蔽信号线，所述屏蔽信号线位于所述虚拟像素区，且所述屏蔽信号线在所述衬底上的正投影与至少部分虚拟子像素在所述衬底上的正投影相交，所述信号传输线与所述屏蔽信号线连接。

17.如权利要求16所述的显示面板，其特征在于，所述屏蔽信号线环绕所述显示区设置。

18.一种显示面板的制作方法，其特征在于，包括：

提供一衬底，所述衬底包括第一区域和第二区域，所述第一区域对应所述显示面板的显示区，所述第二区域对应所述显示面板的虚拟像素区；

于所述衬底的一侧形成复合介质层；

于所述复合介质层远离所述衬底的一侧形成信号传输线和虚拟信号线，所述信号传输线在所述衬底上的正投影与所述第一区域交叠，并延伸至所述第二区域，所述虚拟信号线在所述衬底上的正投影位于所述第二区域，至少部分所述虚拟信号线与所述信号传输线连接，所述信号传输线包括用于与像素电路连接的信号线。

19.如权利要求18所述的显示面板的制作方法，其特征在于，所述信号传输线包括第一子信号传输线和第二子信号传输线，所述在所述复合介质层远离衬底的一侧形成信号传输线，包括：

于所述衬底的一侧形成沿第一方向延伸的所述第一子信号传输线和沿第二方向延伸的所述第二子信号传输线；其中，所述第一方向与所述第二方向相交，所述第一子信号传输线和所述第二子信号传输线在所述衬底上的正投影分别与所述第一区域交叠，并延伸至所述第二区域，所述第一子信号传输线和所述第二子信号传输线分别与所述虚拟信号线连接。

20.如权利要求18所述的显示面板的制作方法，其特征在于，所述信号传输线包括第一电源信号线；所述在所述复合介质层远离衬底的一侧形成信号传输线，包括：

于所述衬底的第一区域上形成所述第一电源信号线；

所述方法还包括：

于所述复合介质层远离所述衬底的一侧形成阳极层，所述阳极层在所述衬底上的正投影至少部分位于所述第二区域，所述阳极层与所述第一电源信号线连接。

21.如权利要求18所述的显示面板的制作方法，其特征在于，所述方法还包括：

于所述复合介质层远离所述衬底的一侧形成屏蔽信号线，所述屏蔽信号线在所述衬底上的正投影位于所述第二区域，且与所述虚拟像素区中的至少部分虚拟子像素在所述衬底上的正投影相交，所述信号传输线与所述屏蔽信号线连接。

22.一种显示装置，其特征在于，包括如权利要求1-17任一项所述的显示面板。