CN117995909A - 薄膜晶体管器件及其制备方法、显示面板 - Google Patents

薄膜晶体管器件及其制备方法、显示面板 Download PDF

Info

Publication number
CN117995909A
CN117995909A CN202410405595.2A CN202410405595A CN117995909A CN 117995909 A CN117995909 A CN 117995909A CN 202410405595 A CN202410405595 A CN 202410405595A CN 117995909 A CN117995909 A CN 117995909A
Authority
CN
China
Prior art keywords
electrode
layer
insulating layer
inorganic insulating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202410405595.2A
Other languages
English (en)
Other versions
CN117995909B (zh
Inventor
刘念
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202410405595.2A priority Critical patent/CN117995909B/zh
Publication of CN117995909A publication Critical patent/CN117995909A/zh
Application granted granted Critical
Publication of CN117995909B publication Critical patent/CN117995909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78642—Vertical transistors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)

Abstract

本申请实施例公开了一种薄膜晶体管器件及其制备方法、显示面板，在薄膜晶体管器件中，无机绝缘层覆盖过孔的孔壁；有源层设置在第一电极、无机绝缘层和第二电极上；栅极绝缘层覆盖有源层；栅极设置在栅极绝缘层远离过孔的孔壁的一侧；其中，第一电极、第二电极和无机绝缘层均具有同一种导电性元素。本申请实施例采用无机绝缘层覆盖过孔的孔壁，以弥补过孔孔壁因刻蚀造成的损伤，为有源层的形成提高良好背沟道膜面，从而提高薄膜晶体管器件的性能；第一电极、第二电极和无机绝缘层均具有同一种导电性元素，可使得无机绝缘层、第一电极的至少部分、第二电极的至少部分采用同种材料经过高温氧化或氮化一次形成，节省光罩制程。

Description

薄膜晶体管器件及其制备方法、显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种薄膜晶体管器件及其制备方法、显示面板。
背景技术
在高刷新率、低能耗、解复用驱动产品中，薄膜晶体管器件需要具有较大的开态电流以满足充电率需求，或降低薄膜晶体管器件的尺寸实现窄边框、高穿透率，短沟道技术可以大幅提升器件开态电流、缩小器件尺寸，若将沟道缩小至1微米内，相对于常规薄膜晶体管器件，开态电流可提升4倍以上。
垂直沟道可以大幅缩小沟道尺寸，提高单位面积内薄膜晶体管器件的电流通过能力。但对绝缘层刻蚀开孔，会对背沟道界面造成损伤，如形貌不均、大量断键，造成电性下降。
发明内容
本申请实施例提供一种薄膜晶体管器件及其制备方法、显示面板，可以降低薄膜晶体管器件的背沟道膜面损伤的风险。
本申请实施例提供一种薄膜晶体管器件，其包括：
衬底；
第一电极，设置在所述衬底上；
层间介质层，覆盖所述第一电极和所述衬底，所述层间介质层上开设有过孔，所述过孔暴露所述第一电极；
第二电极，设置在所述层间介质层远离所述衬底的一侧；
无机绝缘层，覆盖所述过孔的孔壁；
有源层，设置在所述第一电极、所述无机绝缘层和所述第二电极上，所述有源层连接于所述第一电极和所述第二电极；
栅极绝缘层，覆盖所述有源层；以及
栅极，设置在所述栅极绝缘层远离所述过孔的孔壁的一侧；
其中，所述第一电极、所述第二电极和所述无机绝缘层均具有同一种导电性元素。
可选的，在本申请的一些实施例中，所述导电性元素包括硅元素和铝元素。
可选的，在本申请的一些实施例中，所述无机绝缘层的一侧与所述第一电极相连，所述无机绝缘层的另一侧与所述第二电极相连，所述第一电极的至少部分为金属硅化物，所述第二电极的至少部分为金属硅化物，所述无机绝缘层为硅化物；
或，所述第一电极的至少部分为铝合金，所述第二电极的至少部分为铝合金，所述无机绝缘层为氧化铝。
可选的，在本申请的一些实施例中，所述第一电极包括相连的第一部和第二部，所述第一部远离所述衬底的一侧覆盖有所述层间介质层，所述第二部连接于所述有源层，所述第一部的电阻值小于所述第二部的电阻值；所述无机绝缘层的一侧与所述第二电极相连，所述无机绝缘层的另一侧与所述第二部相连；所述第二部为金属硅化物，所述第二电极为金属硅化物，所述无机绝缘层为硅化物；
或，所述第二部为铝合金，所述第二电极为铝合金，所述无机绝缘层为氧化铝。
可选的，在本申请的一些实施例中，第二金属层和设置在所述第二金属层远离所述衬底一侧的第二导电层，所述第二导电层为金属硅化物，所述无机绝缘层为硅化物；
或，所述第二导电层为铝合金，所述无机绝缘层为氧化铝。
可选的，在本申请的一些实施例中，所述第一电极包括相连的第一部和第二部，所述第一部远离所述衬底的一侧覆盖有所述层间介质层，所述第二部连接于所述有源层，所述第一部为单层金属层，所述第二部包括第一金属层和设置在所述第一金属层远离所述衬底一侧的第一导电层，所述第一部和所述第一金属层的材料相同；
所述第一导电层为金属硅化物，所述无机绝缘层为硅化物；
或，所述第一导电层为铝合金，所述无机绝缘层为氧化铝。
可选的，在本申请的一些实施例中，所述第一电极包括相连的第一部和第二部，所述第一部远离所述衬底的一侧覆盖有所述层间介质层，所述第二部连接于所述有源层，所述第二部包括第一金属层和设置在所述第一金属层远离所述衬底一侧的第一导电层，所述第一部包括所述第一金属层和设置在所述第一金属层远离所述衬底一侧的第三金属层；
所述第一导电层为金属硅化物，所述无机绝缘层为硅化物；
或，所述第一导电层为铝合金，所述无机绝缘层为氧化铝。
可选的，在本申请的一些实施例中，所述金属硅化物或所述铝合金包括镍、铜和钛中的至少一种。
可选的，在本申请的一些实施例中，所述无机绝缘层接触于所述有源层的表面的平整度优于所述过孔的孔壁的平整度。
相应的，本申请实施例还提供一种薄膜晶体管器件的制备方法，其包括以下步骤：
在衬底上依次形成第一基底电极、层间介质层和第二基底电极；
图案化所述层间介质层以形成过孔，所述过孔暴露所述第一基底电极的至少部分；
在所述层间介质层上形成导电材料层，所述导电材料层包括依次相连的第一部分、第二部分和第三部分，所述第一部分覆盖所述第二基底电极，所述第二部分覆盖所述过孔的侧壁，所述第三部分覆盖裸露的所述第一基底电极；
在不低于300摄氏度下氧化或氮化处理所述导电材料层使得所述第三部分与所述第一基底电极形成第一电极、所述第二部分转变为无机绝缘层、所述第一部分与所述第二基底电极形成第二电极；
在所述无机绝缘层上依次形成有源层、栅极绝缘层和栅极，所述有源层连接于所述第一电极和所述第二电极，所述栅极设置在所述栅极绝缘层远离所述过孔的孔壁的一侧。
可选的，在本申请的一些实施例中，所述导电材料层厚度介于5纳米至50纳米之间。
相应的，本申请实施例还提供一种显示面板，其包括如上述任意一项实施例所述的薄膜晶体管器件。
本申请实施例的薄膜晶体管器件包括衬底、第一电极、层间介质层、第二电极、无机绝缘层、有源层、栅极绝缘层和栅极，第一电极设置在衬底上；层间介质层覆盖第一电极和衬底，层间介质层上开设有过孔，过孔暴露第一电极的至少部分；第二电极设置在层间介质层远离衬底的一侧；无机绝缘层覆盖过孔的孔壁；有源层设置在第一电极、无机绝缘层和第二电极上，有源层连接于第一电极和第二电极；栅极绝缘层覆盖有源层；栅极设置在栅极绝缘层远离过孔的孔壁的一侧；其中，第一电极、第二电极和无机绝缘层均具有同一种导电性元素。
其中，本申请实施例采用无机绝缘层覆盖过孔的孔壁，以弥补过孔孔壁因刻蚀造成的损伤，为有源层的形成提高良好背沟道膜面，从而提高薄膜晶体管器件的性能；另外，第一电极、第二电极和无机绝缘层均具有同一种导电性元素，可使得无机绝缘层、第一电极的至少部分、第二电极的至少部分采用同种材料经过高温氧化或氮化一次形成，节省光罩制程。
附图说明
图1是本申请实施例提供的薄膜晶体管器件的结构示意图；
图2为本申请实施例提供的薄晶体管器件的俯视结构示意图；
图3是本申请实施例提供的薄膜晶体管器件的另一种结构示意图；
图4是本申请实施例提供的薄膜晶体管器件的又一种结构示意图；
图5是本申请实施例提供的薄膜晶体管器件的制备方法的步骤B1的示意图；
图6是本申请实施例提供的薄膜晶体管器件的制备方法的步骤B2的示意图；
图7是本申请实施例提供的薄膜晶体管器件的制备方法的步骤B3的示意图；
图8是本申请实施例提供的薄膜晶体管器件的制备方法的步骤B4的示意图；
图9是本申请实施例提供的薄膜晶体管器件的制备方法的步骤B5的示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的；用语“第一”、“第二”、“第三”等仅仅作为标示使用，并没有强加数字要求或建立顺序。
本申请实施例提供一种薄膜晶体管器件及其制备方法、显示面板，下文进行详细说明。需说明的是，以下实施例的描述顺序不作为对实施例优选顺序的限定。
请参照图1，本申请实施例提供一种薄膜晶体管器件100，其包括衬底11、第一电极12、层间介质层13、第二电极14、无机绝缘层15、有源层16、栅极绝缘层17和栅极18。
第一电极12设置在衬底11上。层间介质层13覆盖第一电极12和衬底11。层间介质层13上开设有过孔k1，过孔k1暴露第一电极12。第二电极14设置在层间介质层13远离衬底11的一侧。无机绝缘层15覆盖过孔k1的孔壁。有源层16设置在第一电极12、无机绝缘层15和第二电极14上。有源层16连接于第一电极12和第二电极14。栅极绝缘层17覆盖有源层16。栅极18设置在栅极绝缘层17远离过孔k1的孔壁的一侧。第一电极12、第二电极14和无机绝缘层15均具有同一种导电性元素。
其中，本申请实施例的薄膜晶体管器件100采用无机绝缘层15覆盖过孔k1的孔壁，以弥补过孔k1孔壁因刻蚀造成的损伤，为有源层16的形成提高良好背沟道膜面，从而提高薄膜晶体管器件100的性能；另外，第一电极12、第二电极14和无机绝缘层15均具有同一种导电性元素，可使得无机绝缘层15、第一电极12的至少部分、第二电极14的至少部分采用同种材料经过高温氧化或氮化一次形成，节省光罩制程。
可选的，在本申请的一实施例中，无机绝缘层15接触于有源层16的表面的平整度优于过孔k1的孔壁的平整度。其中，无机绝缘层15为有源层16提供了平整的背沟道膜面，降低了有源层16的背沟道不平整的风险，而且无机绝缘层15隔绝了孔壁中大量断键对有源层16的影响，进一步提高了有源层16的性能。
可选的，在本申请的一实施例中，无机绝缘层15的折射率大于层间介质层13的折射率。需要理解的是，膜层越致密（密度越高），折射率高，也就是说，无机绝缘层15的致密程度高于层间介质层13的致密程度，降低了背沟道膜面的缺陷，进而提高了薄膜晶体管器件100的性能。
可选的，第一电极12和第二电极14中的一者为源极，另一者为漏极。
可选的，衬底11可为硬性基板或者柔性基板。衬底11的材质包括玻璃、蓝宝石、硅、二氧化硅、聚乙烯、聚丙烯、聚苯乙烯、聚乳酸、聚二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇脂、聚碳酸酯、聚醚砜、含有聚芳酯的芳族氟甲苯、多环烯烃、聚酰亚胺或聚氨酯中的一种。
可选的，层间介质层13的材料是可以形成为通过堆叠包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化镁和氧化钛中的至少一种的无机层而形成的双层，或者通过交替堆叠包括氧化硅、氮化硅、氮氧化硅、氧化铝、氧化镁和氧化钛中的至少一种的无机层而形成的多层。然而，本公开不限于此，层间介质层13可以形成为包含上述绝缘材料的单层无机层。
此外，在一个或更多个实施例中，层间介质层13可以由诸如聚酰亚胺(PI)等的有机绝缘材料制成。
可选的，有源层16的材料包括单晶硅、多晶硅或氧化物半导体。
可选的，第二电极14至少位于过孔k1的一侧，比如第二电极14位于过孔k1的单侧；或者，第二电极14位于过孔k1的相对侧；亦或者，第二电极14围绕过孔k1的周缘延伸设置。
请参照图2，以第二电极14围绕过孔k1的周缘延伸设置为例，第二电极14呈圆环状，栅极18设置在过孔k1内且绕着过孔k1的周沿延伸设置。有源层16的部分设置在过孔k1内，有源层16的另一部分搭接在第二电极14上，有源层16绕着过孔k1的周沿延伸设置。
另外，在一实施例中，无机绝缘层15还覆盖层间介质层13远离衬底11的一面，以提高防水性能。
可选的，栅极绝缘层17还覆盖第二电极14。
在一实施例中，所述导电性元素包括硅元素和铝元素。其中，导电性元素还可以是镁元素和钛元素。
可选的，在本申请的一实施例中，第一电极12的至少部分为金属硅化物，第二电极14的至少部分为金属硅化物，无机绝缘层15为硅化物。
比如，第一电极12的至少部分为金属硅氧化物，第二电极14的至少部分为金属硅氧化物，无机绝缘层15为硅氧化物；或者，第一电极12的至少部分为金属硅氮化物，第二电极14的至少部分为金属硅氮化物，无机绝缘层15为硅氮化物；亦或者，第一电极12的至少部分为金属硅氮氧化物，第二电极14的至少部分为金属硅氮氧化物，无机绝缘层15为硅氮氧化物。
需要说明的是，第一电极12和第二电极14均具有导电性，可正常实现薄膜晶体管器件100的功能。
在本申请的一些实施例中，第一电极12的至少部分为铝合金，第二电极14的至少部分为铝合金，无机绝缘层15为氧化铝；亦或者，第一电极12的至少部分为钛合金，第二电极14的至少部分为钛合金，无机绝缘层15为氧化钛。
在一实施例中，无机绝缘层15的一侧与第一电极12相连，无机绝缘层15的另一侧与第二电极14相连。
第一电极12的至少部分为金属硅化物，第二电极14的至少部分为金属硅化物，无机绝缘层15为硅化物。或，第一电极2的至少部分为铝合金，第二电极14的至少部分为铝合金，无机绝缘层15为氧化铝。
其中，第一电极12的至少部分、无机绝缘层15和第二电极14的至少部分同时形成，即采用同一制程形成第一电极12的至少部分、无机绝缘层15和第二电极14的至少部分，达到节省制程的效果。
可选的，在本申请的一实施例中，第一电极12包括相连的第一部121和第二部122，第一部121被层间介质层13覆盖，第二部122连接于有源层16。第一部121的电阻值小于第二部122的电阻值；无机绝缘层15的一侧与第二电极14相连，无机绝缘层15的另一侧与第二部122相连。第二部122为金属硅化物，第二电极14为金属硅化物，无机绝缘层15为硅化物；或，第二部122为铝合金，第二电极14为铝合金，无机绝缘层15为氧化铝；或，第二部122为钛合金，第二电极14为钛合金，无机绝缘层15为氧化钛。
也就是说，第一部121为单层金属层，第二部122和第二电极14的材料均为金属硅化物、铝合金或钛合金中的一种。
可选的，所述金属硅化物或所述铝合金包括镍、铜和钛中的至少一种。第一部121包括镍、铜和钛中的至少一种。
请参照图3，相较于上述实施例，在本申请的一实施例中的不同之处在于，
第一电极12包括相连的第一部121和第二部122，第一部121远离衬底11的一侧覆盖有层间介质层13，第二部122连接于有源层16。第一部121为单层金属层，第二部122包括第一金属层12a和设置在第一金属层12a远离衬底11一侧的第一导电层12b。第一部121和第一金属层12a的材料相同。
第一导电层12b为金属硅化物，无机绝缘层15为硅化物；或，第一导电层12b为铝合金，无机绝缘层15为氧化铝；或，第一导电层12b为钛合金，无机绝缘层15为氧化钛。
第一部121的厚度大于第一金属层12a的厚度。
可选的，第一部121和第一金属层12a的材料包括镍、铜和钛中的至少一种。
可选的，第一导电层12b的材料为金属硅化物、铝合金或钛合金中的一种。第一导电层12b具有与第一金属层12a相同的金属粒子。比如第一金属层12a为铜层，则第一导电层12b的材料为铜硅化合物、铝铜合金或钛铜合金中的一种。
第二电极14包括第二金属层14a和设置在第二金属层14a远离衬底11一侧的第二导电层14b。
第二导电层14b为金属硅化物，无机绝缘层15为硅化物；或，第二导电层14b为铝合金，无机绝缘层15为氧化铝；或，第二导电层14b为钛合金，无机绝缘层15为氧化钛。
可选的，第二金属层14a的材料包括镍、铜和钛中的至少一种。
可选的，第二导电层14b的材料为金属硅化物、铝合金或钛合金中的一种。第二导电层14b具有与第二金属层14a相同的金属粒子。比如第二金属层14a为铜层，则第二导电层14b的材料为铜硅化合物、铝铜合金或钛铜合金中的一种。
请参照图4，相较于上述实施例，在本申请的一实施例中的不同之处在于，
第一电极12包括相连的第一部121和第二部122，第一部121远离衬底11的一侧覆盖有层间介质层13，第二部122连接于有源层16。第二部122包括第一金属层12a和设置在第一金属层12a远离衬底11一侧的第一导电层12b。第一部121包括第一金属层12a和设置在第一金属层12a远离衬底11一侧的第三金属层12c。
第一导电层12b为金属硅化物，无机绝缘层15为硅化物；或，第一导电层12b为铝合金，无机绝缘层15为氧化铝；或，第一导电层12b为钛合金，无机绝缘层15为氧化钛。
可选的，第一金属层12a和第三金属层12c的材料不同。
第一导电层12b的材料为金属硅化物、铝合金或钛合金中的一种。第一导电层12b具有与第三金属层12c相同的金属粒子。比如第三金属层12c为钛层，第一导电层12b的材料为钛硅化合物、钛铝合金中的一种。
可选的，第二导电层14b的材料为金属硅化物、铝合金或钛合金中的一种。第二导电层14b具有与第二金属层14a不相同的金属粒子。比如第二金属层14a为钛层，第二导电层14b的材料为铜硅化合物、铜铝合金中的一种。
相应的，本申请实施例还提供一种薄膜晶体管器件的制备方法，其包括以下步骤：
在衬底11上依次形成第一基底电极s1、层间介质层13和第二基底电极s2；
图案化所述层间介质层13以形成过孔k1，过孔k1暴露所述第一基底电极s1的至少部分；
在层间介质层13上形成导电材料层dd，所述导电材料层dd包括依次相连的第一部分d1、第二部分d2和第三部分d3，所述第一部分d1覆盖所述第二基底电极s2，所述第二部分d2覆盖过孔k1的侧壁，所述第三部分d3覆盖裸露的所述第一基底电极s1；
在不低于300摄氏度下氧化或氮化处理所述导电材料层dd使得所述第一部分d1与所述第一基底电极s1形成第一电极12、所述第二部分d2转变为无机绝缘层15、所述第三部分d3与所述第二基底电极s2形成第二电极14；
在无机绝缘层15上依次形成有源层16、栅极绝缘层17和栅极18，有源层16连接于第一电极12和第二电极14，栅极18设置在栅极绝缘层17远离过孔k1的孔壁的一侧。
需要说明的是，本实施例的薄膜晶体管器件的制备方法用于制备上述实施例的薄膜晶体管器件100。以下对薄膜晶体管器件的制备方法进行阐述。
请参照图5，步骤B1，在衬底11上依次形成第一基底电极s1、层间介质层13和第二基底电极s2。
其中，首先在衬底11上形成图案化的第一基底电极s1，第一基底电极s1的材料为金属。随后，形成层间介质层13；然后在层间介质层13上形成图案化的第二基底电极s2，第二基底电极s2的材料为金属。
随后转入步骤B2。
请参照图6，步骤B2，图案化所述层间介质层13以形成过孔k1，过孔k1暴露所述第一基底电极s1的至少部分。
可选的，采用湿法刻蚀或干法刻蚀的方式刻蚀层间介质层13以形成过孔k1。过孔k1暴露第一基底电极s1的部分。
随后转入步骤B3。
请参照图7，步骤B3，在层间介质层13上形成导电材料层dd，所述导电材料层dd包括依次相连的第一部分d1、第二部分d2和第三部分d3，所述第一部分d1覆盖所述第二基底电极s2，所述第二部分d2覆盖过孔k1的侧壁，所述第三部分d3覆盖裸露的所述第一基底电极s1。
可选的，导电材料层dd可以是硅、铝、钛或氢化非晶硅。
可选的，所述导电材料层dd厚度介于5纳米至50纳米之间。
可以理解的是，若导电材料层dd太厚，在设定时间内，其底部氧化或氮化反应不完全，还有半导体或导体特性，导致器件特性异常；若导电材料层dd太薄则会导致膜厚不均。故为了确保薄膜晶体管器件的功能正常的同时，提高膜厚的均匀性，导电材料层dd厚度可以是5纳米、6纳米、7纳米、8纳米、9纳米、10纳米、11纳米、12纳米、13纳米、14纳米、15纳米、16纳米、17纳米、18纳米、19纳米、20纳米、21纳米、22纳米、23纳米、24纳米、25纳米、26纳米、27纳米、28纳米、29纳米、30纳米、31纳米、32纳米、33纳米、34纳米、35纳米、36纳米、37纳米、38纳米、39纳米、40纳米、41纳米、42纳米、43纳米、44纳米、45纳米、46纳米、47纳米、48纳米、49纳米或50纳米等。
随后转入步骤B4。
请参照图8，步骤B4，在不低于300摄氏度下氧化或氮化处理所述导电材料层dd使得所述第三部分d3与所述第一基底电极s1形成第一电极12的第二部122、所述第二部分d2转变为无机绝缘层15、所述第一部分d1与所述第二基底电极s2形成第二电极14。
在不低于300摄氏度的高温环境下，第一部分d1和第三部分d3中的金属粒子会扩散至导电材料层dd内以形成具有金属硅化物或金属铝合金或金属钛合金的第一电极12和第二电极14。
当进行高温氧化时，第一电极12和第二电极14均具有金属硅氧化物、铝合金或钛合金中的一种，第二部分d2转化为硅氧化物。
当进行高温氮化时，第一电极12和第二电极14均具有金属硅氮化物，第二部分d2转化为硅氮化物。
需要说明的是，当第一基底电极s1厚度较厚时（图3对应的实施例），第一基底电极s1的上层部分的金属会扩散到第三部分d3中；当第一基底电极s1厚度较薄时（图1对应的实施例），第一基底电极s1的金属均会扩散到第三部分d3中；当第一基底电极s1为多层堆叠金属结构时，顶层的金属层扩散到第三部分d3中。当第二基底电极s2厚度较厚时（图3对应的实施例），第二基底电极s2的上层部分的金属会扩散到第一部分d1中；当第二基底电极s2厚度较薄时（图1对应的实施例），第二基底电极s2的金属均会扩散到第一部分d1中；当第二基底电极s2为多层堆叠金属结构时，顶层的金属层扩散到第一部分d1中。
采用高温氧化或氮化的方式依次形成无机绝缘层15、第一电极12和第二电极14，达到节省制程的效果。
随后转入步骤B5。
请参照图9，步骤B5，在无机绝缘层15上依次形成有源层16、栅极绝缘层17和栅极18，有源层16连接于第一电极12和第二电极14，栅极18设置在栅极绝缘层17远离过孔k1的孔壁的一侧。
可选的，栅极18可以使用选自铬、铜、铝、金、银、锌、钼、钽、钛、钨、锰、镍、铁、钴中的金属元素、以上述任何金属元素为成分的合金或者组合上述任何金属元素的合金等形成。此外，栅极可以具有单层结构或者两层以上的叠层结构。
这样便完成了本申请实施例的薄膜晶体管器件的制备方法。
相应的，本申请实施例还提供一种显示面板，其包括如上述任意一项实施例所述的薄膜晶体管器件。
需要说明的是，本申请实施例的显示面板的薄膜晶体管器件的结构与上述实施例的薄膜晶体管器件100的结构相似或相同，故此处不再赘述。
可选的，显示面板可以是液晶显示面板或电致发光面板。
本申请实施例的显示面板的薄膜晶体管器件包括衬底、第一电极、层间介质层、第二电极、无机绝缘层、有源层、栅极绝缘层和栅极，第一电极设置在衬底上；层间介质层覆盖第一电极和衬底，层间介质层上开设有过孔，过孔暴露第一电极的至少部分；第二电极设置在层间介质层远离衬底的一侧；无机绝缘层覆盖过孔的孔壁；有源层设置在第一电极、无机绝缘层和第二电极上，有源层连接于第一电极和第二电极；栅极绝缘层覆盖有源层；栅极设置在栅极绝缘层远离过孔的孔壁的一侧；其中，第一电极、第二电极和无机绝缘层均具有同一种导电性元素。
其中，本申请实施例采用无机绝缘层覆盖过孔的孔壁，以弥补过孔孔壁因刻蚀造成的损伤，为有源层的形成提高良好背沟道膜面，从而提高薄膜晶体管器件的性能；另外，第一电极、第二电极和无机绝缘层均具有同一种导电性元素，可使得无机绝缘层、第一电极的至少部分、第二电极的至少部分采用同种材料经过高温氧化或氮化一次形成，节省光罩制程。
以上对本申请实施例所提供的一种薄膜晶体管器件及其制备方法、显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (12)

1.一种薄膜晶体管器件，其特征在于，包括：
衬底；
第一电极，设置在所述衬底上；
层间介质层，覆盖所述第一电极和所述衬底，所述层间介质层上开设有过孔，所述过孔暴露所述第一电极；
第二电极，设置在所述层间介质层远离所述衬底的一侧；
无机绝缘层，覆盖所述过孔的孔壁；
有源层，设置在所述第一电极、所述无机绝缘层和所述第二电极上，所述有源层连接于所述第一电极和所述第二电极；
栅极绝缘层，覆盖所述有源层；以及
栅极，设置在所述栅极绝缘层远离所述过孔的孔壁的一侧；
其中，所述第一电极、所述第二电极和所述无机绝缘层均具有同一种导电性元素。
2.根据权利要求1所述的薄膜晶体管器件，其特征在于，所述导电性元素包括硅元素和铝元素。
3.根据权利要求2所述的薄膜晶体管器件，其特征在于，所述无机绝缘层的一侧与所述第一电极相连，所述无机绝缘层的另一侧与所述第二电极相连；
所述第一电极的至少部分为金属硅化物，所述第二电极的至少部分为金属硅化物，所述无机绝缘层为硅化物；
或，所述第一电极的至少部分为铝合金，所述第二电极的至少部分为铝合金，所述无机绝缘层为氧化铝。
4.根据权利要求3所述的薄膜晶体管器件，其特征在于，所述第一电极包括相连的第一部和第二部，所述第一部远离所述衬底的一侧覆盖有所述层间介质层，所述第二部连接于所述有源层，所述第一部的电阻值小于所述第二部的电阻值；所述无机绝缘层的一侧与所述第二电极相连，所述无机绝缘层的另一侧与所述第二部相连；
所述第二部为金属硅化物，所述第二电极为金属硅化物，所述无机绝缘层为硅化物；
或，所述第二部为铝合金，所述第二电极为铝合金，所述无机绝缘层为氧化铝。
5.根据权利要求3所述的薄膜晶体管器件，其特征在于，所述第二电极包括第二金属层和设置在所述第二金属层远离所述衬底一侧的第二导电层，所述第二导电层为金属硅化物，所述无机绝缘层为硅化物；
或，所述第二导电层为铝合金，所述无机绝缘层为氧化铝。
6.根据权利要求5所述的薄膜晶体管器件，其特征在于， 所述第一电极包括相连的第一部和第二部，所述第一部远离所述衬底的一侧覆盖有所述层间介质层，所述第二部连接于所述有源层，所述第一部为单层金属层，所述第二部包括第一金属层和设置在所述第一金属层远离所述衬底一侧的第一导电层，所述第一部和所述第一金属层的材料相同；
所述第一导电层为金属硅化物，所述无机绝缘层为硅化物；
或，所述第一导电层为铝合金，所述无机绝缘层为氧化铝。
7.根据权利要求5所述的薄膜晶体管器件，其特征在于，所述第一电极包括相连的第一部和第二部，所述第一部远离所述衬底的一侧覆盖有所述层间介质层，所述第二部连接于所述有源层，所述第二部包括第一金属层和设置在所述第一金属层远离所述衬底一侧的第一导电层，所述第一部包括所述第一金属层和设置在所述第一金属层远离所述衬底一侧的第三金属层；
所述第一导电层为金属硅化物，所述无机绝缘层为硅化物；
或，所述第一导电层为铝合金，所述无机绝缘层为氧化铝。
8.根据权利要求3-7任意一项所述的薄膜晶体管器件，其特征在于，所述金属硅化物或所述铝合金包括镍、铜和钛中的至少一种。
9.根据权利要求1-7任意一项所述的薄膜晶体管器件，其特征在于，所述无机绝缘层接触于所述有源层的表面的平整度优于所述过孔的孔壁的平整度。
10.一种薄膜晶体管器件的制备方法，其特征在于，包括以下步骤：
在衬底上依次形成第一基底电极、层间介质层和第二基底电极；
图案化所述层间介质层以形成过孔，所述过孔暴露所述第一基底电极的至少部分；
在所述层间介质层上形成导电材料层，所述导电材料层包括依次相连的第一部分、第二部分和第三部分，所述第一部分覆盖所述第二基底电极，所述第二部分覆盖所述过孔的侧壁，所述第三部分覆盖裸露的所述第一基底电极；
在不低于300摄氏度下氧化或氮化处理所述导电材料层，使得所述第三部分与所述第一基底电极形成第一电极、所述第二部分转变为无机绝缘层、所述第一部分与所述第二基底电极形成第二电极；
在所述无机绝缘层上依次形成有源层、栅极绝缘层和栅极，所述有源层连接于所述第一电极和所述第二电极，所述栅极设置在所述栅极绝缘层远离所述过孔的孔壁的一侧。
11.根据权利要求10所述的薄膜晶体管器件的制备方法，其特征在于，所述导电材料层厚度介于5纳米至50纳米之间。
12.一种显示面板，其特征在于，包括如权利要求1-9任意一项所述的薄膜晶体管器件。
CN202410405595.2A 2024-04-07 2024-04-07 薄膜晶体管器件及其制备方法、显示面板 Active CN117995909B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202410405595.2A CN117995909B (zh) 2024-04-07 2024-04-07 薄膜晶体管器件及其制备方法、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202410405595.2A CN117995909B (zh) 2024-04-07 2024-04-07 薄膜晶体管器件及其制备方法、显示面板

Publications (2)

Publication Number Publication Date
CN117995909A true CN117995909A (zh) 2024-05-07
CN117995909B CN117995909B (zh) 2024-06-21

Family

ID=90893716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202410405595.2A Active CN117995909B (zh) 2024-04-07 2024-04-07 薄膜晶体管器件及其制备方法、显示面板

Country Status (1)

Country Link
CN (1) CN117995909B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067740A (ko) * 2003-12-29 2005-07-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
CN103972299A (zh) * 2014-04-28 2014-08-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
CN105097944A (zh) * 2015-06-25 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US20150340455A1 (en) * 2013-08-29 2015-11-26 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
US20160343739A1 (en) * 2015-05-18 2016-11-24 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN109564916A (zh) * 2018-10-12 2019-04-02 京东方科技集团股份有限公司 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
US20200098930A1 (en) * 2018-09-25 2020-03-26 Van H. Le Contact electrodes for vertical thin-film transistors
KR20210033878A (ko) * 2019-09-19 2021-03-29 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
WO2021261783A1 (ko) * 2020-06-25 2021-12-30 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US20230083225A1 (en) * 2021-09-14 2023-03-16 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same
CN115863440A (zh) * 2022-11-29 2023-03-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示装置
CN117476700A (zh) * 2022-07-29 2024-01-30 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050067740A (ko) * 2003-12-29 2005-07-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 액정표시장치의 제조방법
CN103247531A (zh) * 2012-02-14 2013-08-14 群康科技(深圳)有限公司 薄膜晶体管及其制作方法及显示器
US20150340455A1 (en) * 2013-08-29 2015-11-26 Boe Technology Group Co., Ltd. Thin film transistor and method of fabricating the same, array substrate and method of fabricating the same, and display device
CN103972299A (zh) * 2014-04-28 2014-08-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、显示基板、显示装置
US20160343739A1 (en) * 2015-05-18 2016-11-24 Boe Technology Group Co., Ltd. Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN105097944A (zh) * 2015-06-25 2015-11-25 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
US20200098930A1 (en) * 2018-09-25 2020-03-26 Van H. Le Contact electrodes for vertical thin-film transistors
CN109564916A (zh) * 2018-10-12 2019-04-02 京东方科技集团股份有限公司 用于电子器件的基板、显示装置、制造用于电子器件的基板的方法
KR20210033878A (ko) * 2019-09-19 2021-03-29 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
WO2021261783A1 (ko) * 2020-06-25 2021-12-30 엘지디스플레이 주식회사 박막 트랜지스터 및 그 제조 방법
US20230083225A1 (en) * 2021-09-14 2023-03-16 Electronics And Telecommunications Research Institute Semiconductor device, display panel, and display device including the same
CN117476700A (zh) * 2022-07-29 2024-01-30 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
CN115863440A (zh) * 2022-11-29 2023-03-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、显示基板、显示装置

Also Published As

Publication number Publication date
CN117995909B (zh) 2024-06-21

Similar Documents

Publication Publication Date Title
US10109647B2 (en) MOTFT with un-patterned etch-stop
TWI538222B (zh) 半導體裝置
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
TW201205722A (en) Complementary metal oxide semiconductor transistor and fabricating method thereof
JP2011258949A (ja) 薄膜トランジスタ表示板及びその製造方法
TWI297548B (en) Pixel structure for flat panel display and method for fabricating the same
KR19990023185A (ko) 게이트 구조 및 그의 제조 방법, 박막 트랜지스터 구조 및 그의 제조 방법, 인버티드 트랜지스터 구조
TWI485499B (zh) 液晶顯示面板陣列基板及其製造方法
TW201828470A (zh) 半導體裝置
JP2003007854A (ja) 半導体記憶装置及びその製造方法
TW201826531A (zh) 半導體裝置
TW201222821A (en) Thin film transistor and method for fabricating the same
CN117995909B (zh) 薄膜晶体管器件及其制备方法、显示面板
TWI814636B (zh) 主動元件基板
JP2008072132A (ja) 半導体記憶装置及びその製造方法
TW201039030A (en) Liquid crystal display panel, active device array substrate and fabricating method thereof
CN113097232A (zh) 一种显示面板、显示面板的制作方法及显示装置
TWI243484B (en) Thin film transistor and method of making the same
TWI353641B (en) Active device array substrate and its producing me
CN111933648A (zh) 阵列基板及其制备方法和显示装置
CN107887328B (zh) 阵列基板及其制造方法、oled结构
US20240128324A1 (en) Field effect transistor and fabrication method thereof
CN112951850B (zh) 显示面板及其制备方法、显示装置
CN112967998B (zh) 显示基板及其制备方法、显示面板及显示装置
TWI455247B (zh) 主動元件及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant