CN114597133A - 一种扇出型封装方法及扇出型封装器件 - Google Patents

一种扇出型封装方法及扇出型封装器件 Download PDF

Info

Publication number
CN114597133A
CN114597133A CN202210056458.3A CN202210056458A CN114597133A CN 114597133 A CN114597133 A CN 114597133A CN 202210056458 A CN202210056458 A CN 202210056458A CN 114597133 A CN114597133 A CN 114597133A
Authority
CN
China
Prior art keywords
layer
chip
plastic
plastic package
fan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210056458.3A
Other languages
English (en)
Inventor
李尚轩
石佩佩
谢庭杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nantong Tongfu Microelectronics Co ltd
Original Assignee
Nantong Tongfu Microelectronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nantong Tongfu Microelectronics Co ltd filed Critical Nantong Tongfu Microelectronics Co ltd
Priority to CN202210056458.3A priority Critical patent/CN114597133A/zh
Publication of CN114597133A publication Critical patent/CN114597133A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02373—Layout of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/111—Manufacture and pre-treatment of the bump connector preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本申请公开了一种扇出型封装方法及扇出型封装器件，其中，扇出型封装方法包括提供第一塑封体，其中，所述第一塑封体包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及连续覆盖所述芯片的侧面和所述金属柱的第一塑封层；沿所述第一塑封体的圆周方向切割去除最外围的所述第一塑封层，以使所述第一塑封体的直径等于第一阈值；其中，所述圆周方向与所述芯片的所述功能面至非功能面方向垂直；在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体；其中，所述芯片的所述非功能面被所述第二塑封层覆盖。通过上述方式，能够平衡芯片正面的封装应力，提高芯片良率。

Description

一种扇出型封装方法及扇出型封装器件
技术领域
本申请涉及半导体封装技术领域，特别是涉及一种扇出型封装方法及扇出型封装器件。
背景技术
扇出型封装因其小型化、高集成度、低成本等优点迅速成为当前新型半导体封装技术中的热点。
现有技术中的扇出型封装通常是在芯片黏合的工艺上使用芯片功能面朝上的工艺在载盘上进行黏合，通过制模复合物密封载盘，将其压合成型，最后使用二次压模成型在圆片底部完成六面保护。
然而，本申请发明人经长期研究发现，六面保护技术由于采用正面塑封的工艺过程，芯片正面往往会产生极大的封装应力，由于芯片正面所受应力不均可能导致芯片和塑封层的交界处存在高度差，进一步引发晶圆翘曲、芯片功能失效等问题。
发明内容
本申请主要解决的技术问题是提供一种扇出型封装方法及扇出型封装器件，能够平衡芯片正面的封装应力，提高芯片良率。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种扇出型封装方法，包括：提供第一塑封体，其中，所述第一塑封体包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及连续覆盖所述芯片的侧面和所述金属柱的第一塑封层；沿所述第一塑封体的圆周方向切割去除最外围的所述第一塑封层，以使所述第一塑封体的直径等于第一阈值；其中，所述圆周方向与所述芯片的所述功能面至非功能面方向垂直；在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体；其中，所述芯片的所述非功能面被所述第二塑封层覆盖。
其中，所述第二塑封体的直径等于切割前所述第一塑封体的直径。
其中，所述提供第一塑封体的步骤，包括：提供层叠设置的载盘和胶层；将至少一个所述芯片的所述非功能面固定设置于所述胶层背对所述载盘一侧；其中，所述芯片的所述功能面设置有所述金属柱；在所述胶层背对所述载盘一侧形成所述第一塑封层，所述第一塑封层覆盖所有所述金属柱和所述芯片；去除所述载盘和所述胶层，以获得所述第一塑封体。
其中，所述将所述芯片的背面固定设置于所述胶层背对所述载盘一侧的步骤之前，还包括：提供圆片，所述圆片包括呈矩阵排列的若干所述芯片；在所述圆片的所有所述芯片的所述功能面上形成所述金属柱；对所述圆片背离所述金属柱一侧表面进行研磨；对所述圆片进行切割，以获得多个所述芯片。
其中，所述在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体的步骤，包括：在所述第一塑封层的侧面以及邻近所述芯片的非功能面一侧形成所述第二塑封层，以获得所述第二塑封体；其中，所述第一塑封层和所述第二塑封层邻近所述芯片的所述功能面一侧齐平。
其中，所述在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体的步骤之后，还包括：研磨所述第二塑封体靠近所述金属柱的一侧表面，以使所述金属柱露出。
其中，所述研磨所述第二塑封体靠近所述金属柱的一侧表面的步骤之后，包括：在所述第二塑封层靠近所述金属柱的一侧表面形成图案化的金属再布线层，其中，所述金属再布线层与所述金属柱电连接。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种扇出型封装器件，包括：第一塑封体，包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及覆盖所述芯片的侧面和所述金属柱的第一塑封层；第二塑封层，位于所述芯片背离所述第一塑封层的一侧，且覆盖所述芯片的非功能面。
其中，所述第一塑封层和所述第二塑封层邻近所述芯片的所述功能面一侧齐平。
其中，所述扇出型封装器件还包括：金属再布线层，位于所述第二塑封层靠近所述金属柱的一侧表面，且与所述金属柱电连接。
区别于现有技术的情况，本申请的有益效果是：本申请中提供一种扇出型封装方法及扇出型封装器件，其中，扇出型封装方法包括：提供第一塑封体，其中，所述第一塑封体包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及连续覆盖所述芯片的侧面和所述金属柱的第一塑封层；沿所述第一塑封体的圆周方向切割去除最外围的所述第一塑封层，以使所述第一塑封体的直径等于第一阈值；其中，所述圆周方向与所述芯片的所述功能面至非功能面方向垂直；在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体；其中，所述芯片的所述非功能面被所述第二塑封层覆盖。通过上述设计方案，在芯片优先的封装工艺基础上使用两次塑封工艺，在芯片外围依次形成第一塑封层和第二塑封层，利用第二塑封层增加芯片非功能面一侧的应力，以平衡芯片正面受到的封装应力，避免因芯片受损出现功能失效、晶圆翘曲问题的概率，有效提高芯片良率。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。其中：
图1是本申请扇出型封装方法一实施方式的流程示意图；
图2是图1中步骤S101-S105一实施方式的结构示意图；
图3是图1中步骤S105之后一实施方式的结构示意图；
图4是图1中步骤S101一实施方式的流程示意图；
图5是图4中步骤S201-S204一实施方式的结构示意图；
图6是图4中步骤S202之前一实施方式的流程示意图；
图7是图6中步骤S301-S304一实施方式的结构示意图；
图8是本申请扇出型封装器件一实施方式的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
请参阅图1和图2，图1是本申请扇出型封装方法一实施方式的流程示意图，图2是图1中步骤S101-S105一实施方式的结构示意图。本申请所提供的扇出型封装方法具体包括如下步骤：
S101：提供第一塑封体10。
可选地，请参阅图2中(a)，第一塑封体10包括芯片101、金属柱102和第一塑封层103。其中，金属柱102设置于芯片101的功能面1011上，第一塑封层103连续覆盖芯片101的侧面和金属柱102。在本实施例中，芯片101数量可以为1个，也可以为2个或3个等，此处不作具体限定。多个芯片101的类型可以相同，也可以不同，可根据需要选择性设置。金属柱102可选用铜或锡等具备导电性能的金属材料，第一塑封层103可选用环氧树脂。另外，第一塑封体10的具体制备方法将在后续实施例中详细介绍，此处不多赘述。
S102：沿第一塑封体10的圆周方向切割去除最外围的第一塑封层103，以使第一塑封体10的直径L等于第一阈值；其中，圆周方向与芯片的功能面1011至非功能面1012的方向Y垂直。
可选地，请参阅图2中(b)，第一塑封层103的材料可以为环氧树脂等。在本实施方式中，由于第一塑封体10的横截面呈圆形，沿第一塑封体10的圆周方向切割去除最外围的第一塑封层103相当于切割去除圆柱体的侧面。切割的具体方式可以采用等离子、激光或刀片进行一次或多次切割。较佳地，第一阈值的数值范围为295-297毫米，该范围能够保证切割操作不会影响塑封在内的芯片101结构，保证其功能不会出现失效的情况。可以理解的是，芯片101的功能面1011和非功能面1012为相背设置的两个表面，此时圆周方向与芯片的功能面1011至非功能面1012的方向Y相垂直。
S103：在第一塑封层103的至少部分外围形成第二塑封层104，以获得第二塑封体20；其中，芯片101的所述非功能面1012被第二塑封层104覆盖。
可选地，请参阅图2中(c)，第二塑封层104的材质与第一塑封层103的材质相同，如可选用环氧树脂。在本实施例中，芯片101的非功能面1012以及第一塑封层103的部分外围被第二塑封层104所覆盖，芯片101非功能面1012的第二塑封层104可以平衡芯片101正面受到的封装应力，降低芯片101线路受损的概率，提高芯片101的良率。需要说明的是，图2中(c)所形成的扇出型封装器件可单独售卖，也可进行后续处理后进行售卖。
在一具体的实施场景中，在第一塑封层103的侧面以及邻近芯片101的非功能面1012一侧形成第二塑封层104，以获得第二塑封体20；其中，第一塑封层103和第二塑封层104邻近芯片101的功能面1011一侧齐平。在本实施例中，第二塑封层104覆盖第一塑封层103的侧面和底面、以及芯片101的非功能面1012，且第一塑封层103和第二塑封层104邻近芯片101的功能面1011一侧齐平，该设计方式能够降低芯片101和塑封层交界处的高度差，提高塑封层的平整性。
在又一实施方式中，请参阅图2中(c)，第二塑封体20的直径和切割前第一塑封体10的直径相同。较佳地，切割前第一塑封体10的直径为300毫米，即第二塑封体的直径也为300毫米。该实施方式能够保证切割前后的塑封体的尺寸一致，便于后续工序的执行。
通过上述实施方式，在芯片优先(chip first)的封装工艺基础上采用两次塑封工艺，在芯片101外围依次形成第一塑封层103和第二塑封层104，利用第二塑封层104增加芯片101非功能面1012一侧的应力，以平衡芯片101正面受到的封装应力，避免因芯片101受损出现功能失效、晶圆翘曲问题的概率，有效提高芯片101的良率，提升封装产品的品质。
请继续参阅图1和图2，在本实施方式中，在上述步骤S103之后，本申请所提供的扇出型封装方法还包括：
S104：研磨第二塑封体20靠近金属柱102的一侧表面，以使金属柱102露出。
可选地，请参阅图2中(d)，由于金属柱102背对芯片101的一侧表面可能不在同一水平面上，可以通过研磨第一塑封层103的方式，使得所有金属柱102从第一塑封层103中露出；当金属柱102露出后，可以选择继续研磨一段距离，也可选择停止研磨。此外，在又一实施方式中，可以在芯片101的非功能面1012一侧设置一载板，以提供支撑。通过上述实施方式，利用研磨的方式去除多余的第一塑封层103，使得芯片101功能面1011一侧的塑封层在同一水平面上，从而降低了芯片101和第一塑封层103在交界处存在的高度差。需要说明的是，图2中(d)中所形成的扇出型封装器件可单独售卖，也可经过后续实施方式的处理后再进行售卖。
请继续参阅图1和图2，在又一实施方式中，上述步骤S104之后，本申请所提供的扇出型封装方法还包括：
S105：在第二塑封层104靠近金属柱102的一侧表面形成图案化的金属再布线层105，其中，金属再布线层105与金属柱102电连接。
可选地，请参阅图2中(e)，利用重新布线工艺(RDL)根据需要设置金属线路，并与金属柱102实现电连接，且金属再布线层105远离芯片101的一侧在同一水平面上。上述实施方式能够有效实现金属再布线的工艺过程，为芯片101与外部器件的电连接提供技术支撑，以实现芯片101的功能。需要说明的是，图2中(e)中所形成的扇出型封装器件可单独售卖，也可经过后续实施方式的处理后再进行售卖。
当然，在其他实施方式中，请参阅图3，图3是图1中步骤S105之后一实施方式的结构示意图。上述步骤S105之后，还包括：在金属再布线层105上形成介电层106，且介电层106上设置有若干开口1061，在开口1061内植入焊球107，其中，焊球107与金属再布线层105电连接。在本实施例中，介电层106可采用低介电系数的材料，有效降低导线之间的电容效应，还可以缓解金属再布线层105的发热情况，增强芯片101功能，提高封装器件的品质。焊球107可以采用植球机在开口1061内完成，该扇出型封装器件100可以通焊球107与外部元器件电连接。需要说明的是，图3所形成的扇出型封装器件100可单独进行售卖。
请参阅图4和图5，图4是图1中步骤S101一实施方式的流程示意图，图5是图4中步骤S201-S204一实施方式的结构示意图。本实施例详细介绍了第一塑封体10的制备过程，上述步骤S101具体包括：
S201：提供层叠设置的载盘30和胶层40。
具体地，请参阅图5中(a)，载盘30的材质可以为金属、硅、塑料等偏硬性的材质，胶层40为可去除胶层，其具备粘附能力，用于在后续步骤中初步固定芯片的位置，胶层40具体可以选用临时键合胶或者双面胶。
S202：将至少一个芯片101的非功能面1012固定设置于胶层40背对载盘30一侧；其中，芯片101的功能面1011设置有金属柱102。
可选地，请参阅图5中(b)，将多个芯片101的非功能面1012粘贴至胶层。其中，芯片的数量可以为2个、3个或者4个，当然，也可以仅设置1个芯片。多个芯片的类型可以相同，也可以不同。
请参阅图6和图7，图6是图4中步骤S202之前一实施方式的流程示意图，图7是图6中步骤S301-S304一实施方式的结构示意图。本实施方式详细介绍了芯片101的制备方法，在上述步骤S202之前，本申请所提供的封装方法还包括：
S301：提供圆片50。
可选地，如图7中(a)所示，圆片50中包括呈矩阵排列的若干芯片(图未示)。在本实施例中，圆片50的数量为1个、2个、3个等，且多个圆片50的数量可以相同或不同。
S302：在圆片50的所有芯片的功能面1011上形成金属柱102。
可选地，请参阅图7中(b)，芯片的功能面1011为圆片50的正面，金属柱102可选用铜或锡等具备导电性能的金属材料，金属柱102设置于功能面1011上的引脚位置。
S303：对圆片50背离金属柱102一侧表面进行研磨。
可选地，请参阅图7中(c)，将圆片50的厚度研磨至一阈值，该阈值可以为50微米、70微米等，该方式通过降低圆片50的厚度以降低后期芯片的导通电阻。
S304：对圆片50进行切割，以获得多个芯片101。
可选地，请参阅图7中(d)，通过等离子、激光或刀片对圆片50进行切割，以获得多个单颗芯片101。
通过上述实施方式，按照上述步骤对圆片50进行处理，能够获取若干单颗芯片101，为制备扇出型封装器件的后续步骤提供技术支持。
S203：在胶层40背对载盘30一侧形成第一塑封层103，第一塑封层103覆盖所有金属柱102和芯片101。
可选地，请参阅图5中(c)，第一塑封层103的材质可选用环氧树脂。
204：去除载盘30和胶层40，以获得第一塑封体10。
可选地，请参阅图5中(d)，可以通过热分离、激光分离、紫外光分离、机械分离等方法去除载盘30，也可以通过直接揭除胶层40的方式实现载盘30的去除，只要能实现载盘30和胶层40的有效分离，此处对去除的方式不作具体限定。
通过上述实施方式，利用第一塑封层103对芯片101和金属柱102实现包覆效果，以保护芯片101的内部线路。
下面从结构方面，对本申请利用上述步骤形成的扇出型封装器件做进一步的说明。请参阅图8，图8是本申请扇出型封装器件一实施方式的结构示意图。本申请所提供的扇出型封装器件100包括：
第一塑封体10，包括至少一个芯片101、设置于芯片101的功能面1011上的金属柱102以及覆盖芯片101的侧面和金属柱102的第一塑封层103。其中，芯片101数量可以为1个，也可以为2个或3个等，此处不作具体限定。多个芯片101的类型可以相同，也可以不同，可根据需要选择性设置。金属柱102可选用铜或锡等具备导电性能的金属材料，第一塑封层103可选用环氧树脂。
第二塑封层104，位于芯片101背离第一塑封层103的一侧，且覆盖芯片101的非功能面1012。其中，第二塑封层104的材质与第一塑封层103的材质相同，如可选用环氧树脂。在本实施例中，芯片101的非功能面1012以及第一塑封层103的部分外围被第二塑封层104所覆盖，芯片101非功能面1012的第二塑封层104可以平衡芯片101正面受到的封装应力，降低芯片101线路受损的概率，提高芯片101的良率。
通过上述实施方式，采用两次塑封工艺，在芯片101外围依次形成第一塑封层103和第二塑封层104，利用第二塑封层104增加芯片101非功能面1012一侧的应力，以平衡芯片101正面受到的封装应力，避免因芯片101受损出现功能失效、晶圆翘曲问题的概率，有效提高芯片101的良率，提升封装产品的品质。
请继续参阅图8，在本实施方式中，第一塑封层103和第二塑封层104邻近芯片101的功能面1011一侧齐平，该设计方式能够降低芯片101和两层塑封层交界处的高度差，提高塑封层的平整性。
在一实施方式中，请重新参阅图3，本申请所提供的扇出型封装器件100还可以包括金属再布线层105。其中，金属再布线层105位于所述第二塑封层104靠近金属柱102的一侧表面，且与金属柱102电连接。具体地，金属再布线层105通过重新布线工艺(RDL)进行设置，并与金属柱102实现电连接，且金属再布线层105远离芯片101的一侧在同一水平面上。上述实施方式能够有效实现金属再布线的工艺过程，为芯片101与外部器件的电连接提供技术支撑，以实现芯片101的功能。
需要说明的是，上述图3和图8所提供的扇出型封装器件100可直接售卖，下游厂家购买到上述扇出型封装器件100后可对其进行后续处理。
总而言之，区别于现有技术的情况，本申请中提供一种扇出型封装方法及扇出型封装器件，其中，扇出型封装方法包括：提供第一塑封体，其中，所述第一塑封体包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及连续覆盖所述芯片的侧面和所述金属柱的第一塑封层；沿所述第一塑封体的圆周方向切割去除最外围的所述第一塑封层，以使所述第一塑封体的直径等于第一阈值；其中，所述圆周方向与所述芯片的所述功能面至非功能面方向垂直；在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体；其中，所述芯片的所述非功能面被所述第二塑封层覆盖。通过上述设计方案，在芯片优先的封装工艺基础上使用两次塑封工艺，在芯片外围依次形成第一塑封层和第二塑封层，利用第二塑封层增加芯片非功能面一侧的应力，以平衡芯片正面受到的封装应力，避免因芯片受损出现功能失效、晶圆翘曲问题的概率，有效提高芯片良率。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种扇出型封装方法，其特征在于，包括：
提供第一塑封体，其中，所述第一塑封体包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及连续覆盖所述芯片的侧面和所述金属柱的第一塑封层；
沿所述第一塑封体的圆周方向切割去除最外围的所述第一塑封层，以使所述第一塑封体的直径等于第一阈值；其中，所述圆周方向与所述芯片的所述功能面至非功能面方向垂直；
在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体；其中，所述芯片的所述非功能面被所述第二塑封层覆盖。
2.根据权利要求1所述的扇出型封装方法，其特征在于，
所述第二塑封体的直径等于切割前所述第一塑封体的直径。
3.根据权利要求1所述的扇出型封装方法，其特征在于，
所述提供第一塑封体的步骤，包括：
提供层叠设置的载盘和胶层；
将至少一个所述芯片的所述非功能面固定设置于所述胶层背对所述载盘一侧；其中，所述芯片的所述功能面设置有所述金属柱；
在所述胶层背对所述载盘一侧形成所述第一塑封层，所述第一塑封层覆盖所有所述金属柱和所述芯片；
去除所述载盘和所述胶层，以获得所述第一塑封体。
4.根据权利要求3所述的扇出型封装方法，其特征在于，所述将所述芯片的背面固定设置于所述胶层背对所述载盘一侧的步骤之前，还包括：
提供圆片，所述圆片包括呈矩阵排列的若干所述芯片；
在所述圆片的所有所述芯片的所述功能面上形成所述金属柱；
对所述圆片背离所述金属柱一侧表面进行研磨；
对所述圆片进行切割，以获得多个所述芯片。
5.根据权利要求3所述的扇出型封装方法，其特征在于，所述在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体的步骤，包括：
在所述第一塑封层的侧面以及邻近所述芯片的所述非功能面一侧形成所述第二塑封层，以获得所述第二塑封体；其中，所述第一塑封层和所述第二塑封层邻近所述芯片的所述功能面一侧齐平。
6.根据权利要求1所述的扇出型封装方法，其特征在于，所述在所述第一塑封层的至少部分外围形成第二塑封层，以获得第二塑封体的步骤之后，还包括：
研磨所述第二塑封体靠近所述金属柱的一侧表面，以使所述金属柱露出。
7.根据权利要求6所述的扇出型封装方法，其特征在于，所述研磨所述第二塑封体靠近所述金属柱的一侧表面的步骤之后，包括：
在所述第二塑封层靠近所述金属柱的一侧表面形成图案化的金属再布线层，其中，所述金属再布线层与所述金属柱电连接。
8.一种扇出型封装器件，其特征在于，包括：
第一塑封体，包括至少一个芯片、设置于所述芯片的功能面上的金属柱以及覆盖所述芯片的侧面和所述金属柱的第一塑封层；
第二塑封层，位于所述芯片背离所述第一塑封层的一侧，且覆盖所述芯片的非功能面。
9.根据权利要求8所述的扇出型封装器件，其特征在于，
所述第一塑封层和所述第二塑封层邻近所述芯片的所述功能面一侧齐平。
10.根据权利要求8所述的扇出型封装器件，其特征在于，还包括：
金属再布线层，位于所述第二塑封层靠近所述金属柱的一侧表面，且与所述金属柱电连接。
CN202210056458.3A 2022-01-18 2022-01-18 一种扇出型封装方法及扇出型封装器件 Pending CN114597133A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210056458.3A CN114597133A (zh) 2022-01-18 2022-01-18 一种扇出型封装方法及扇出型封装器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210056458.3A CN114597133A (zh) 2022-01-18 2022-01-18 一种扇出型封装方法及扇出型封装器件

Publications (1)

Publication Number Publication Date
CN114597133A true CN114597133A (zh) 2022-06-07

Family

ID=81805707

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210056458.3A Pending CN114597133A (zh) 2022-01-18 2022-01-18 一种扇出型封装方法及扇出型封装器件

Country Status (1)

Country Link
CN (1) CN114597133A (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168874A1 (en) * 2011-12-30 2013-07-04 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
CN103887279A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺
US20150115456A1 (en) * 2011-12-30 2015-04-30 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
CN109216298A (zh) * 2018-08-10 2019-01-15 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片封装结构及其制造方法
US20190355679A1 (en) * 2018-05-16 2019-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
US10833053B1 (en) * 2019-07-17 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
TWI713160B (zh) * 2019-07-04 2020-12-11 大陸商環維電子(上海)有限公司 半導體元件及其製造方法
CN112201631A (zh) * 2020-11-24 2021-01-08 江阴长电先进封装有限公司 一种芯片的封装结构及其封装方法
CN112216661A (zh) * 2020-11-24 2021-01-12 江阴长电先进封装有限公司 一种芯片的封装结构及其封装方法
CN112701088A (zh) * 2020-12-29 2021-04-23 华进半导体封装先导技术研发中心有限公司 一种二次塑封封装结构及其制作方法
CN213936169U (zh) * 2020-12-29 2021-08-10 华进半导体封装先导技术研发中心有限公司 一种二次塑封封装结构
WO2021174395A1 (zh) * 2020-03-02 2021-09-10 华为技术有限公司 封装结构及封装结构的制作方法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130168874A1 (en) * 2011-12-30 2013-07-04 Deca Technologies Inc. Die up fully molded fan-out wafer level packaging
US20150115456A1 (en) * 2011-12-30 2015-04-30 Deca Technologies, Inc. Die up fully molded fan-out wafer level packaging
CN103887279A (zh) * 2014-04-02 2014-06-25 华进半导体封装先导技术研发中心有限公司 三维扇出型晶圆级封装结构及制造工艺
US20190355679A1 (en) * 2018-05-16 2019-11-21 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure and manufacturing method thereof
CN109216298A (zh) * 2018-08-10 2019-01-15 华进半导体封装先导技术研发中心有限公司 一种扇出型芯片封装结构及其制造方法
TWI713160B (zh) * 2019-07-04 2020-12-11 大陸商環維電子(上海)有限公司 半導體元件及其製造方法
US10833053B1 (en) * 2019-07-17 2020-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and method of forming the same
WO2021174395A1 (zh) * 2020-03-02 2021-09-10 华为技术有限公司 封装结构及封装结构的制作方法
CN112201631A (zh) * 2020-11-24 2021-01-08 江阴长电先进封装有限公司 一种芯片的封装结构及其封装方法
CN112216661A (zh) * 2020-11-24 2021-01-12 江阴长电先进封装有限公司 一种芯片的封装结构及其封装方法
CN112701088A (zh) * 2020-12-29 2021-04-23 华进半导体封装先导技术研发中心有限公司 一种二次塑封封装结构及其制作方法
CN213936169U (zh) * 2020-12-29 2021-08-10 华进半导体封装先导技术研发中心有限公司 一种二次塑封封装结构

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JOHN H. LAU等: "Design, Materials, Process, Fabrication, and Reliability of Fan-Out Wafer-Level Packaging", 《PACKAGING AND MANUFACTURING TECHNOLOGY》, vol. 8, 6 July 2018 (2018-07-06), pages 991 - 1002 *

Similar Documents

Publication Publication Date Title
TWI606563B (zh) 薄型晶片堆疊封裝構造及其製造方法
US7326592B2 (en) Stacked die package
KR100699649B1 (ko) 반도체장치 및 그 제조방법
US8373261B2 (en) Chip stack package and method of fabricating the same
JP3339838B2 (ja) 半導体装置およびその製造方法
KR101297015B1 (ko) 리드프레임을 이용한 팬-아웃 반도체 패키지 제조방법, 이에 의한 반도체 패키지 및 패키지 온 패키지
KR101906269B1 (ko) 반도체 패키지 및 그 제조 방법
KR100594229B1 (ko) 반도체 패키지 및 그 제조방법
KR20100050750A (ko) 실장 높이는 축소되나, 솔더 접합 신뢰도는 개선되는 웨이퍼 레벨 칩 온 칩 패키지와, 패키지 온 패키지 및 그 제조방법
US20110074037A1 (en) Semiconductor device
US8101461B2 (en) Stacked semiconductor device and method of manufacturing the same
KR100896179B1 (ko) 스택 패키지 및 그 제조방법
TWI430425B (zh) 採用凸塊技術之積體電路封裝件系統
TWI421956B (zh) 晶片尺寸封裝件及其製法
JP5685012B2 (ja) 半導体パッケージの製造方法
TW201911477A (zh) 半導體製程及半導體結構
CN109860065B (zh) 一种扇出型封装方法
JP2001267470A (ja) 半導体装置およびその製造方法
US9324686B2 (en) Semiconductor chips having improved solidity, semiconductor packages including the same and methods of fabricating the same
US8642382B2 (en) Integrated circuit packaging system with support structure and method of manufacture thereof
CN114597133A (zh) 一种扇出型封装方法及扇出型封装器件
CN112992696A (zh) 堆叠芯片的封装方法和封装结构
CN113380729A (zh) 一种扇出型封装方法及扇出型封装器件
TWM610828U (zh) 半導體元件封裝結構
CN113380724A (zh) 一种扇出型封装方法及扇出型封装器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination