CN106711105A - 覆盖金属层填充孔或槽的封装结构及制作方法 - Google Patents

覆盖金属层填充孔或槽的封装结构及制作方法 Download PDF

Info

Publication number
CN106711105A
CN106711105A CN201710117105.9A CN201710117105A CN106711105A CN 106711105 A CN106711105 A CN 106711105A CN 201710117105 A CN201710117105 A CN 201710117105A CN 106711105 A CN106711105 A CN 106711105A
Authority
CN
China
Prior art keywords
substrate
hole
chip
groove
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710117105.9A
Other languages
English (en)
Inventor
王晔晔
于大全
赵韦
翟玲玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huatian Technology Kunshan Electronics Co Ltd
Original Assignee
Huatian Technology Kunshan Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huatian Technology Kunshan Electronics Co Ltd filed Critical Huatian Technology Kunshan Electronics Co Ltd
Priority to CN201710117105.9A priority Critical patent/CN106711105A/zh
Publication of CN106711105A publication Critical patent/CN106711105A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开了一种覆盖金属层填充孔或槽的封装结构及其制作方法，提供芯片，芯片功能面与基板正面通过围堰键合，围堰覆盖芯片焊垫，功能区与基板之间形成空腔，基板背面具有通孔或槽，通孔或槽贯穿围堰露出芯片焊垫，通孔或槽内铺设有金属层，芯片功能面焊垫的电性通过金属层引出至基板背面，代替在金属层上制作包封材料作为保护层，代替导电凸块作为互连，采用填满或大部分填满孔或槽并延伸至基板背面的导电互连材料作为包封材料及互连，然后进行SMT贴板，本发明避免了孔内气泡顶破包封材料而带来的可靠性风险，且封装体积小，可靠性好，降低了制作成本，也可减少了整体封装体的厚度。

Description

覆盖金属层填充孔或槽的封装结构及制作方法
技术领域
本发明涉及半导体封装技术领域，具体涉及一种覆盖金属层填充孔或槽的封装结构及其制作方法。
背景技术
目前，声表面波滤波芯片主要采用传统的塑封层塑封的方式封装成LGA(LandGrid Array)即栅格阵列封装模式，产品厚度较大，当后续需要整合到一个系统上，会经历再一次塑封，整体的成本以及厚度均没有优势。
参见图11，一种声表面波滤波芯片的晶圆级封装结构，包括芯片100和基板200，芯片功能面与基板正面键合在一起，在基板正面、芯片非功能面以及芯片周侧进行塑封，形成了塑封层800，可增加芯片的机械强度，方便后续制程，在基板背面进行晶圆级TSV技术，将芯片功能面芯片焊垫的电性通过金属层400引出至基板背面，在金属层上设置了焊球111。后续在进行SMT(Surface Mount Technology)即表面组装技术时，使用焊球做互连，导致封装厚度较大，且TSV孔或槽300内的包封材料112(保护层)通常为薄层结构，导致孔或槽内容易产生气泡顶破包封材料，造成接触不良、漏电等可靠性风险。
发明内容
为了解决上述技术问题，本发明提出一种覆盖金属层填充孔或槽的封装结构及其制作方法，具有封装体积小、可靠性高、机械强度好以及成本低等优点。
本发明的技术方案是这样实现的：
一种覆盖金属层填充孔或槽的封装结构，包括一芯片，其包含功能面和与其相对的非功能面，所述功能面包含有功能区和位于四周的焊垫；一基板,正面具有围堰,所述基板正面与芯片功能面通过围堰键合，所述围堰覆盖芯片焊垫，功能区与基板之间形成空腔，所述基板背面具有通孔或槽，所述通孔或槽贯穿围堰露出所述芯片焊垫；在通孔或槽内以及基板背面铺设有金属层，所述金属层与焊垫电性连接；所述金属层上覆盖有导电互连材料，该导电互连材料的厚度小于用于电性互连的导电凸块的厚度，且所述导电互连材料填满或部分填充了所述通孔或槽。
进一步的，所述基板正面对应功能区的位置具有凹腔，所述凹腔的腔壁与腔底的角度是90°或是90°～180°范围之间，其中包括180°。
进一步的，所述导电互连材料为锡膏或导电胶。
进一步的，所述导电互连材料在所述基板背面上呈单层或多层的平面状。
进一步的，所述芯片和基板以及导电互连材料的封装体厚度小于360微米。
进一步的，所述芯片和基板的组装体与一电路板组装，先使所述基板背面包含所述导电互连材料贴合于所述电路板上，然后在所述电路板上对所述组装体的正面及周侧进行塑封层整体塑封。
进一步的，所述电路板上所述芯片组装体以外的区域结合有其他芯片，所述芯片组装体及其他芯片进行塑封层整体一次塑封。
进一步的，所述基板为硅基板、玻璃基板、陶瓷基板、塑料基板中的一种或其它硬质基板。
一种覆盖金属层填充孔或槽的封装结构的制作方法，包括以下步骤：
步骤一、提供一芯片，所述芯片包含功能面和与其相对的非功能面，所述功能面包含有功能区和位于四周的焊垫；
步骤二、提供一基板，所述基板正面铺设可光刻聚合物胶，通过曝光、显影形成围堰；
步骤三、所述芯片功能面与基板正面通过围堰键合；
步骤四、在所述基板背面对应焊垫的位置刻蚀形成通孔或槽，并露出焊垫；
步骤五、在所述通孔或槽内以及基板背面铺设绝缘层，并将所述通孔或槽底部的绝缘层去除露出焊垫；
步骤六、在通孔或槽内以及基板背面通过涂布或溅射的方式铺设金属层，所述金属层与焊垫电性连接；
步骤七、采用印刷、点胶或涂布的方式在步骤六的金属层上设置导电互连材料，并且将通孔或槽完全或部分填充，所述导电互连材料通过金属层与芯片焊垫电性连接，该导电互连材料的厚度小于用于电性互连的导电凸块的厚度；
步骤八、提供一电路板，将基板背面包含所述导电互连材料与电路板贴合，进行回流焊工艺，使所述芯片和基板的组装体与所述电路板通过导电互连材料进行互连；
步骤九、在所述电路板上对所述步骤八的组装体的正面及周侧进行塑封层整体塑封。
进一步的，所述电路板上所述芯片和基板的组装体以外的区域结合有其他芯片，所述未塑封的芯片和基板的组装体及其他芯片进行塑封层整体一次塑封。
本发明的有益效果是：本发明提供一种覆盖金属层填充孔或槽的封装结构，该封装结构包括一芯片，所述芯片功能面与基板正面通过围堰键合，所述围堰覆盖芯片焊垫，功能区与基板之间形成空腔，所述基板背面具有通孔或槽，所述通孔或槽贯穿围堰露出所述芯片焊垫，孔或槽内铺设有金属层，芯片功能面芯片焊垫的电性通过金属层引出至基板背面，代替在金属层上制作包封材料作为保护层，代替导电凸块(焊球、凸点等)作为互连，采用填满或大部分填满孔或槽并延伸至基板背面的导电互连材料作为包封材料及互连，然后进行SMT贴板，由于导电互连材料填满或大部分填满了孔或槽，避免了孔内气泡顶破包封材料而带来的可靠性风险；且由于延伸至基板背面的导电互连材料的厚度远小于导电凸块的厚度，同时可大大降低整体封装的厚度，即封装体积小；且由于该导电互连材料为单层或多层的平面状结构，比如由锡膏或导电胶通过印刷、点胶或涂布形成，在进行SMT贴板时，可通过塑封层整体塑封到电路板上，可靠性好，降低了制作成本，也可减少整体封装体的厚度；此外，可将芯片通过导电互连材料与至少一其他芯片贴装在同一电路板上，做一次性整体塑封，减少塑封层塑封的次数，可靠性好，降低成本，减少整体封装体的厚度。
附图说明
图1为本发明中芯片结构示意图；
图2-1为本发明中基板及在其上形成围堰后结构示意图；
图2-2为本发明中具有凹腔的基板结构示意图；
图3为本发明中由芯片与基板组成的组装体结构示意图；
图4为本发明中组装体的基板上形成通孔或槽后结构示意图；
图5为本发明中在通孔或槽内及基板背面铺设绝缘层并暴露焊垫后结构示意图；
图6为本发明中在通孔或槽内及基板背面的绝缘层上形成金属层后结构示意图；
图7为本发明中在通孔内及基板背面的金属层上形成导电互连材料后结构示意图；
图8为本发明中芯片与基板组成的组装体与电路板组装互连的结构示意图；
图9为本发明中电路板上具有其他芯片的结构示意图；
图10为本发明形成的导电互连材料覆盖金属层填充通孔的封装结构的示意图；
图11为现有技术中声表面波滤波芯片的晶圆级封装结构示意图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
如图7所示，一种覆盖金属层填充孔或槽的封装结构，包括一芯片100,其包含功能面和与其相对的非功能面，所述功能面包含有功能区101和位于四周的焊垫102；一基板200,正面具有围堰110,所述基板正面与芯片功能面通过围堰110键合，所述围堰110覆盖芯片焊垫102，功能区101与基板200之间形成空腔，所述基板背面具有通孔或槽300，所述通孔或槽300贯穿围堰露出所述芯片焊垫102；在通孔或槽内以及基板背面铺设金属层400，所述金属层400与焊垫102电性连接；所述金属层400上覆盖有导电互连材料500，该导电互连材料的厚度小于用于电性互连的导电凸块的厚度，且所述导电互连材料500填满或部分填充了所述通孔或槽300。
上述结构中，采用导电互连材料500代替导电凸块(焊球、凸点等)做互连，由于导电互连材料500完全填满或部分填充了通孔300，因此，可降低通孔内气泡顶破包封材料造成接触不良、漏电而带来的可靠性风险，且由于延伸至基板背面的导电互连材料的厚度远小于导电凸块的厚度，同时可大大降低整体封装的厚度，即封装体积小；
可选的，所述基板正面对应功能区的位置具有凹腔，所述凹腔的腔壁与腔底的角度是90°或是90°到180°范围之间,其中包括180°，不包括180°时，凹腔可进一步的避免胶水溢到功能区造成污染。
可选的，所述芯片为声表面波滤波芯片，然其应用不限于此，其他实施例中，该封装结构可应用于各种芯片需要做互连的半导体器件，例如是有源元件(active element)或无源元件(passive element)、数字电路或模拟电路等集成电路的电子元件(electroniccomponents)、微机电系统(Micro ElectroMechanical Systems,MEMS)、压力感测器(pressure sensors)；
优选的，所述导电互连材料为锡膏或导电胶，锡膏或导电胶具有与导电凸块相同的电性能，可以在保证电性可靠的同时降低封装厚度；
可选的，所述导电互连材料在所述基板背面上呈单层或多层的平面状结构，比如由锡膏或导电胶通过印刷、点胶或涂布形成，在进行SMT贴板时，可通过塑封层整体塑封到电路板上，可靠性好，降低了制作成本，也可减少整体封装体的厚度。
优选的，所述芯片和基板以及导电互连材料的封装体厚度小于360微米。
可选的，所述芯片和基板的组装体与一电路板组装，先使所述基板背面包含所述导电互连材料贴合于所述电路板上，然后在所述电路板上对所述组装体正面及周侧进行塑封层整体塑封，做一次性整体塑封，减少塑封层塑封的次数，可靠性好，降低成本，减少整体封装体的厚度。
可选的，所述电路板上所述芯片和基板的组装体以外的区域结合有其他芯片，所述未塑封的芯片和基板的组装体及其他芯片进行塑封层整体一次塑封。
可选的，所述基板为硅基板、玻璃基板、陶瓷基板、塑料基板中的一种或其它硬质基板，本实施例中，优选硅基板，硅是热的良导体，可以明显改善导热性能，从而延长了器件的寿命。
一种覆盖金属层填充孔或槽的封装结构的制作方法，包括以下步骤：
步骤一、参见图1，提供一芯片100，所述芯片包含功能面和与其相对的非功能面，所述功能面包含有功能区101和位于四周的焊垫102；
步骤二、参见图2-1，提供一基板200，所述基板正面铺设可光刻聚合物胶，通过曝光、显影形成围堰110；参见图2-2，是所述基板的另一种结构，所述基板正面对应功能区的位置刻有凹腔，所述凹腔的腔壁与腔底的角度为90°，或大于90°小于180°，可进一步避免胶水溢到功能区造成污染。
步骤三、参见图3，芯片的功能面与一基板正面通过围堰110键合，围堰的材质为可光刻的高分子聚合物，包括环氧树脂、聚酰亚胺树脂或其它适合的光刻材料；
步骤四、参见图4，在所述基板背面对应焊垫的位置采用蚀刻工艺设置通孔300，并且暴露芯片功能面芯片焊垫102，所述通孔的形状可以是基板的正面向背面延伸的上小下大的斜孔，也可以是上下大小相同的直孔(图中未示出)，在本实施例中，优选斜孔，在其他实施例中，通孔还可以是开槽结构；
步骤五、参见图5，在所述通孔或槽内以及基板背面铺设绝缘层120，防止漏电，并将所述通孔或槽的底部的绝缘层去除，露出焊垫102，绝缘层120包含一层或多层二氧化硅、氮化硅、氮氧化硅、氧化铝、苯并环丁烯、聚酰亚胺、或者其他具有绝缘性质的介电材料；
步骤六、参见图6，在通孔或槽内以及基板背面的绝缘层120上通过涂布或溅射的方式铺设金属层400，所述金属层与焊垫102电性连接，金属层400包括铜、镍、金、铝、镍磷、钯和钛中的一种的单层金属层或多种的多层金属层，基板背面上导电互连材料以外的金属层上也可以覆盖有保护层，以对金属层进行保护，防止其裸露氧化等；
步骤七、参见图7，在对准基板背面通孔的位置采用印刷、点胶或涂布的方式将导电互连材料500覆盖在金属层400上，并且填满或大部分填满通孔300，导电互连材料500经金属层400与芯片焊垫102电性连接，既避免了孔内气泡顶破包封材料带来可靠性风险，又减小了封装结构的整体厚度，可使芯片和基板以及导电互连材料的整体封装厚度小于360微米。
步骤八、参见图8，提供一电路板600，将基板200背面与电路板600通过导电互连材料500贴合，进行回流焊工艺，实现芯片100与电路板600互连，避免了使用导电凸块做互连会出现的异常现象，例如凸块断裂、枕头现象，以及减小了整体组装结构的厚度。
可选的，除了单个所述芯片100外，电路板600上还可以并排安装至少一个其他芯片700，结构示图参见图9。
步骤九、参见图10，在电路板上对芯片100和基板200的组装体进行塑封层整体塑封，芯片较多时，将未进行塑封的所述组装体与至少一其他芯片同时进行一次性塑封。这样，因仅需做一次性整体塑封，减少塑封层塑封的次数，可靠性好，降低成本，减少整体封装体的厚度。
以上实施例是参照附图，对本发明的优选实施例进行详细说明。本领域的技术人员通过对上述实施例进行各种形式上的修改或变更，但不背离本发明的实质的情况下，都落在本发明的保护范围之内。

Claims (10)

1.一种覆盖金属层填充孔或槽的封装结构，其特征在于，包括一芯片，其包含功能面和与其相对的非功能面，所述功能面包含有功能区和位于四周的焊垫；一基板,正面具有围堰,所述基板正面与芯片功能面通过围堰键合，所述围堰覆盖芯片焊垫，功能区与基板之间形成空腔，所述基板背面具有通孔或槽，所述通孔或槽贯穿围堰露出所述芯片焊垫；在通孔或槽内以及基板背面铺设有金属层，所述金属层与焊垫电性连接；所述金属层上覆盖有导电互连材料，该导电互连材料的厚度小于用于电性互连的导电凸块的厚度，且所述导电互连材料填满或部分填充了所述通孔或槽。
2.根据权利要求1所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述基板正面对应功能区的位置具有凹腔，所述凹腔的腔壁与腔底的角度是90°或是90°～180°范围之间，其中包括180°。
3.根据权利要求1所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述导电互连材料为锡膏或导电胶。
4.根据权利要求3所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述导电互连材料在所述基板背面上呈单层或多层的平面状。
5.根据权利要求1所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述芯片和基板以及导电互连材料的封装体厚度小于360微米。
6.根据权利要求1所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述芯片和基板的组装体与一电路板组装，先使所述基板背面包含所述导电互连材料贴合于所述电路板上，然后在所述电路板上对所述组装体的正面及周侧进行塑封层整体塑封。
7.根据权利要求1或6所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述电路板上所述芯片组装体以外的区域结合有其他芯片，所述芯片组装体及其他芯片进行塑封层整体一次塑封。
8.根据权利要求1或2所述的覆盖金属层填充孔或槽的封装结构，其特征在于，所述基板为硅基板、玻璃基板、陶瓷基板、塑料基板中的一种或其它硬质基板。
9.一种覆盖金属层填充孔或槽的封装结构的制作方法，其特征在于，包括以下步骤：
步骤一、提供一芯片，所述芯片包含功能面和与其相对的非功能面，所述功能面包含有功能区和位于四周的焊垫；
步骤二、提供一基板，所述基板正面铺设可光刻聚合物胶，通过曝光、显影形成围堰；
步骤三、所述芯片功能面与基板正面通过围堰键合；
步骤四、在所述基板背面对应焊垫的位置刻蚀形成通孔或槽，并露出焊垫；
步骤五、在所述通孔或槽内以及基板背面铺设绝缘层，并将所述通孔或槽底部的绝缘层去除露出焊垫；
步骤六、在通孔或槽内以及基板背面通过涂布或溅射的方式铺设金属层，所述金属层与焊垫电性连接；
步骤七、采用印刷、点胶或涂布的方式在步骤六的金属层上设置导电互连材料，并且将通孔或槽完全或部分填充，所述导电互连材料通过金属层与芯片焊垫电性连接，该导电互连材料的厚度小于用于电性互连的导电凸块的厚度；
步骤八、提供一电路板，将基板背面包含所述导电互连材料与电路板贴合，进行回流焊工艺，使所述芯片和基板的组装体与所述电路板通过导电互连材料进行互连；
步骤九、在所述电路板上对所述步骤八的组装体的正面及周侧进行塑封层整体塑封。
10.根据权利要求9所述的覆盖金属层填充孔或槽的封装结构的制作方法，其特征在于，所述电路板上所述芯片和基板的组装体以外的区域结合有其他芯片，所述未塑封的芯片和基板的组装体及其他芯片进行塑封层整体一次塑封。
CN201710117105.9A 2017-03-01 2017-03-01 覆盖金属层填充孔或槽的封装结构及制作方法 Pending CN106711105A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710117105.9A CN106711105A (zh) 2017-03-01 2017-03-01 覆盖金属层填充孔或槽的封装结构及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710117105.9A CN106711105A (zh) 2017-03-01 2017-03-01 覆盖金属层填充孔或槽的封装结构及制作方法

Publications (1)

Publication Number Publication Date
CN106711105A true CN106711105A (zh) 2017-05-24

Family

ID=58917861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710117105.9A Pending CN106711105A (zh) 2017-03-01 2017-03-01 覆盖金属层填充孔或槽的封装结构及制作方法

Country Status (1)

Country Link
CN (1) CN106711105A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106960829A (zh) * 2017-05-11 2017-07-18 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
CN107331625A (zh) * 2017-06-06 2017-11-07 华天科技（昆山）电子有限公司 半导体器件的封装结构及其制作方法
CN108389957A (zh) * 2018-05-08 2018-08-10 苏州科阳光电科技有限公司 一种滤波器芯片封装结构和封装方法
CN109004082A (zh) * 2018-08-10 2018-12-14 付伟 带有延伸双围堰的芯片封装结构及其制作方法
CN109004083A (zh) * 2018-08-10 2018-12-14 付伟 带有单围堰及焊锡的芯片封装结构及其制作方法
CN109004080A (zh) * 2018-08-10 2018-12-14 付伟 带有延伸双围堰及焊锡的芯片封装结构及其制作方法
CN109037426A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及金属层的芯片封装结构及其制作方法
CN110707051A (zh) * 2019-10-14 2020-01-17 华天科技（西安）有限公司 一种带有散热盖的ssd存储芯片封装结构及制造方法
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN110877892A (zh) * 2019-10-25 2020-03-13 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法
CN113451237A (zh) * 2021-07-01 2021-09-28 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
CN105655320A (zh) * 2016-01-11 2016-06-08 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN105810597A (zh) * 2016-04-01 2016-07-27 江苏长电科技股份有限公司 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN106301283A (zh) * 2016-11-07 2017-01-04 无锡吉迈微电子有限公司 声表面波滤波器的封装结构及制作方法
CN206558490U (zh) * 2017-03-01 2017-10-13 华天科技（昆山）电子有限公司 覆盖金属层填充孔或槽的封装结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101419952A (zh) * 2008-12-03 2009-04-29 晶方半导体科技（苏州）有限公司 晶圆级芯片封装方法及封装结构
CN105655320A (zh) * 2016-01-11 2016-06-08 华天科技（昆山）电子有限公司 低成本芯片背部硅通孔互连结构及其制备方法
CN105810597A (zh) * 2016-04-01 2016-07-27 江苏长电科技股份有限公司 金属圆片级埋孔型表面声滤波芯片封装结构的制造方法
CN106301283A (zh) * 2016-11-07 2017-01-04 无锡吉迈微电子有限公司 声表面波滤波器的封装结构及制作方法
CN206558490U (zh) * 2017-03-01 2017-10-13 华天科技（昆山）电子有限公司 覆盖金属层填充孔或槽的封装结构

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106960829B (zh) * 2017-05-11 2019-07-12 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
CN106960829A (zh) * 2017-05-11 2017-07-18 北京工业大学 一种缓解芯片封装应力的结构及其制作方法
CN107331625A (zh) * 2017-06-06 2017-11-07 华天科技（昆山）电子有限公司 半导体器件的封装结构及其制作方法
CN108389957A (zh) * 2018-05-08 2018-08-10 苏州科阳光电科技有限公司 一种滤波器芯片封装结构和封装方法
CN109004082A (zh) * 2018-08-10 2018-12-14 付伟 带有延伸双围堰的芯片封装结构及其制作方法
CN109004083A (zh) * 2018-08-10 2018-12-14 付伟 带有单围堰及焊锡的芯片封装结构及其制作方法
CN109004080A (zh) * 2018-08-10 2018-12-14 付伟 带有延伸双围堰及焊锡的芯片封装结构及其制作方法
CN109037426A (zh) * 2018-08-10 2018-12-18 付伟 带有双围堰及金属层的芯片封装结构及其制作方法
WO2021023306A1 (zh) * 2019-08-08 2021-02-11 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
CN110729255A (zh) * 2019-08-08 2020-01-24 厦门云天半导体科技有限公司 一种键合墙体扇出器件的三维封装结构和方法
US12014965B2 (en) 2019-08-08 2024-06-18 Xiamen Sky Semiconductor Technology Co. Ltd. Three-dimensional packaging structure and method for fan-out of bonding wall of device
CN110707051A (zh) * 2019-10-14 2020-01-17 华天科技（西安）有限公司 一种带有散热盖的ssd存储芯片封装结构及制造方法
CN110877892B (zh) * 2019-10-25 2023-07-21 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法
CN110877892A (zh) * 2019-10-25 2020-03-13 厦门云天半导体科技有限公司 一种带有空腔的器件封装结构和方法
CN113451237A (zh) * 2021-07-01 2021-09-28 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备
CN113451237B (zh) * 2021-07-01 2024-04-26 广东省科学院半导体研究所 扇出封装结构、扇出封装结构的制作方法及电子设备

Similar Documents

Publication Publication Date Title
CN106711105A (zh) 覆盖金属层填充孔或槽的封装结构及制作方法
CN206558490U (zh) 覆盖金属层填充孔或槽的封装结构
CN106449554B (zh) 带有封闭空腔的芯片嵌入式封装结构及其制作方法
US6025648A (en) Shock resistant semiconductor device and method for producing same
US6744122B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
CN102543927B (zh) 嵌埋穿孔中介层的封装基板及其制造方法
CN105390472B (zh) 用于嵌入式半导体器件封装的电气互连结构及其制造方法
JP2019512168A (ja) シリコン基板に埋め込まれたファンアウト型の３ｄパッケージ構造
CN104051377A (zh) 功率覆盖结构及其制作方法
CN101339928B (zh) 半导体元件封装之内联线结构及其方法
CN102956594A (zh) 带有引线框连接的功率覆盖结构
TWI461124B (zh) 層疊封裝結構及其製作方法
JP5615936B2 (ja) パネルベースのリードフレームパッケージング方法及び装置
TW201244034A (en) Package structure having embedded electronic component and fabrication method thereof
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN101252092B (zh) 多芯片封装结构及其制作方法
CN102153045B (zh) 具微机电元件的封装结构及其制法
CN108962764B (zh) 半导体结构的形成方法、半导体芯片、封装方法及结构
CN105621345A (zh) Mems芯片集成的封装结构及封装方法
US10485098B2 (en) Electronic component device
CN102915978B (zh) 半导体封装结构
CN107134441B (zh) 具有可焊接的电接触部的芯片嵌入封装体
CN112259528A (zh) 具有双面选择性电磁屏蔽封装的sip结构及其制备方法
CN105428507B (zh) 芯片封装结构及方法
TWI395318B (zh) 使用嵌入式晶片載板之薄型立體堆疊封裝結構

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20170524

RJ01 Rejection of invention patent application after publication