CN116206986A - 芯片封装方法及封装结构 - Google Patents
芯片封装方法及封装结构 Download PDFInfo
- Publication number
- CN116206986A CN116206986A CN202211615780.1A CN202211615780A CN116206986A CN 116206986 A CN116206986 A CN 116206986A CN 202211615780 A CN202211615780 A CN 202211615780A CN 116206986 A CN116206986 A CN 116206986A
- Authority
- CN
- China
- Prior art keywords
- chip
- wafer
- packaging
- namely
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000011521 glass Substances 0.000 claims abstract description 52
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000003292 glue Substances 0.000 claims abstract description 26
- 239000004033 plastic Substances 0.000 claims abstract description 20
- 238000003466 welding Methods 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 8
- 239000000084 colloidal system Substances 0.000 claims abstract description 6
- 238000001259 photo etching Methods 0.000 claims abstract description 6
- 238000002513 implantation Methods 0.000 claims description 7
- 238000004140 cleaning Methods 0.000 claims description 6
- 239000000853 adhesive Substances 0.000 claims description 5
- 230000001070 adhesive effect Effects 0.000 claims description 5
- 239000003822 epoxy resin Substances 0.000 claims description 5
- 229920000647 polyepoxide Polymers 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 5
- 238000005411 Van der Waals force Methods 0.000 claims description 4
- 238000004026 adhesive bonding Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 238000002788 crimping Methods 0.000 claims description 4
- 238000000465 moulding Methods 0.000 claims description 4
- 229920002050 silicone resin Polymers 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 12
- SXHLTVKPNQVZGL-UHFFFAOYSA-N 1,2-dichloro-3-(3-chlorophenyl)benzene Chemical compound ClC1=CC=CC(C=2C(=C(Cl)C=CC=2)Cl)=C1 SXHLTVKPNQVZGL-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 239000000499 gel Substances 0.000 description 4
- 238000005520 cutting process Methods 0.000 description 3
- 238000003698 laser cutting Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001125 extrusion Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/561—Batch processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Geometry (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Wire Bonding (AREA)
Abstract
本发明属于半导体制造技术领域，公开了芯片封装方法及封装结构。该芯片封装方法包括步骤：S1光刻，在与晶圆尺寸相同的玻璃片上光刻形成“回字形”图案；S2制作凸点，在与晶圆的感光区相对的一侧制作凸点；S3连接，位于感光区一侧的晶圆表面与玻璃片连接形成结合层，且感光区与图案相对；S4划片，将结合层划片成独立的芯片单元；S5焊接，将芯片单元通过凸点焊接在基板上；S6填充，对焊接区填充胶体；S7塑封，沿芯片单元外周涂覆塑封胶；封装结构基于以上的芯片封装方法。通过本发明，能降低芯片封装的工艺难度，方便操作人员对芯片封装质量的控制，提升封装产品的良品率。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及芯片封装方法及封装结构。
背景技术
随着集成电路制造业的快速发展，人们对于集成电路封装技术的要求也在不断提高。
现有技术方案中，对于芯片封装结构请参阅附图1。首先按照设计要求对晶圆进行减薄划片并分割成数个第一芯片1，之后将分割完成的第一芯片1通过芯片固晶胶(简称“DA胶”)粘贴在第一基板6上，再使引线4通过引线键合工艺，使第一芯片1与第一基板6电信号连接；当电连接完成后，会在第一芯片1上方环绕设置围坝胶3，并将第一玻璃载体7通过围坝胶3粘接在第一芯片1的第一感光区2的上方；设置完成后再通过塑封体8进行塑封保护，最后通过植球工艺形成焊球5，为后续焊接工序提供准备。
但是，由于围坝胶3的弹性模量相对较低，操作人员对于点围坝胶3和塑封体8的工艺要求很高，工艺难度大，一旦在点围坝胶3时，工艺控制不好极容易出现围坝胶3污染引线4；或者围坝胶3固化后出现空隙，在使用塑封体8塑封时，塑封胶通过空隙进入第一感光区2，直接造成产品报废，废品率上升。
发明内容
本发明的目的在于提供芯片封装方法及封装结构，降低芯片封装的工艺难度，方便操作人员对芯片封装质量的控制，提升封装产品的良品率。
为达此目的，本发明采用以下技术方案：
芯片封装方法，包括步骤：
S1、光刻，在与晶圆尺寸相同的玻璃片上光刻形成“回字形”图案；
S2、制作凸点，在与所述晶圆的感光区相对的一侧制作凸点；
S3、连接，位于所述感光区一侧的所述晶圆表面与所述玻璃片连接形成结合层，且所述感光区与所述图案相对；
S4、划片，将所述结合层划片成独立的芯片单元；
S5、焊接，将所述芯片单元通过所述凸点焊接在基板上；
S6、填充，对焊接区填充胶体；
S7、塑封，沿所述芯片单元外周涂覆塑封胶。
作为一种芯片封装方法的优选方案，步骤S4还包括：
S41、清理，对所述结合层划切面的残余毛刺进行清理。
作为一种芯片封装方法的优选方案，步骤S7后还包括以下步骤：
S8、植球，在所述基板远离所述芯片单元的一侧植球回流，形成微凸点。
作为一种芯片封装方法的优选方案，步骤S8后还包括以下步骤：
S9、电连接，通过所述微凸点使所述基板焊接在PCB板上。
作为一种芯片封装方法的优选方案，步骤S3通过范德华力使所述晶圆的表面与所述玻璃片压合连接形成结合层。
作为一种芯片封装方法的优选方案，步骤S3通过键合胶使所述晶圆表面与所述玻璃片胶合连接形成结合层。
作为一种芯片封装方法的优选方案，步骤S7的塑封胶为硅胶或环氧树脂胶。
封装结构，基于以上任一方案所述的芯片封装方法，包括：
芯片单元，包括设有感光区的第一面和与所述第一面相对的第二面，所述芯片单元通过所述第二面焊接在基板上；
玻璃载体，设有位于所述玻璃载体两端的连接凸台和由所述连接凸台围设形成的避让槽，所述玻璃载体设于所述第一面上，所述连接凸台与所述第一面连接，所述避让槽与所述感光区相对设置；
填充部，围设于所述芯片单元与所述基板的焊接区，使所述焊接区封闭；
封胶部，环设于所述玻璃载体和所述芯片单元的外周。
作为一种封装结构的优选方案，所述连接凸台通过压接或胶接与所述第一面连接。
作为一种封装结构的优选方案，所述基板通过远离所述芯片单元的端面与PCB板焊接。
有益效果：
在本发明中，首先，预先准备一块与晶圆尺寸相同的玻璃片，在玻璃片上涂上一层光刻胶，通过紫外光透过掩膜照射至玻璃片需要显影的区域，之后对玻璃片进行曝光显影，使玻璃片上形成“回字形”图案；接下来，在晶圆的感光区相对的一侧制作凸点，目的是为了将电信号通过凸点引出；进一步地，使位于感光区一侧的晶圆表面与玻璃片连接形成结合层，且感光区与图案相对，将结合层划片成独立的芯片单元，可以通过激光切割的方式对结合层进行分割，分割后芯片单元之间形成切割道；进一步地，采用bump工艺，将芯片单元通过凸点焊接在基板上，使芯片单元与基板电连接；接下来对芯片单元与基板的焊接区填充胶体，封闭焊接区，避免使后续塑封胶对焊接区产生影响，防止芯片单元与基板电连接稳定性受到影响；最后，沿芯片单元的外周涂覆塑封胶，使光线智能通过玻璃片进入芯片单元的感光区。通过本方法，完全避免了采用现有技术中的围坝胶使第一玻璃载体粘接在第一芯片上，自然也就避免了点涂围坝胶所造成的一系列工艺缺陷，从而降低了芯片封装的工艺难度，方便操作人员对芯片封装质量的控制，提升封装产品的良品率。
基于本方法的封装结构，能有效提升芯片封装产品的良品率，降低成本。
附图说明
图1是现有的芯片封装结构的结构示意图；
图2是本发明实施例提供的芯片封装方法的步骤流程图；
图3-图8是本发明实施例提供的芯片封装方法的步骤所呈现的结构示意图。
图中：
1、第一芯片；2、第一感光区；3、围坝胶；4、引线；5、焊球；6、第一基板；7、第一玻璃载体；8、塑封体；
10、基板；20、PCB板；30、掩膜、40、光刻胶；50、切割道；
100、芯片单元；110、感光区；120、第一面；130、第二面；
200、玻璃载体；210、连接凸台；220、避让槽；
300、填充部；400、封胶部。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
在本发明的描述中，除非另有明确的规定和限定，术语“相连”、“连接”、“固定”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
在本实施例的描述中，术语“上”、“下”、“右”、等方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述和简化操作，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅仅用于在描述上加以区分，并没有特殊的含义。
请参阅附图2，本实施例的一个方面涉及一种芯片封装方法，本方法适用于车载芯片但不局限于车载芯片的封装，该方法具体包括以下步骤：
如图2和图3，步骤S1、光刻，与晶圆尺寸相同的玻璃片上光刻形成“回字形”图案；
如图2和图4，步骤S2、制作凸点，在晶圆的感光区相对的一侧制作凸点；
如图2和图5，步骤S3、连接，位于感光区一侧的晶圆表面与玻璃片连接形成结合层，且感光区与图案相对；
如图2和图5，步骤S4、划片，将结合层划片成独立的芯片单元；
如图2和图6，步骤S5、焊接，将芯片单元通过凸点焊接在基板上；
如图2和图7，步骤S6、填充，对焊接区填充胶体；
如图2和图7，步骤S7、塑封，沿芯片单元外周涂覆塑封胶。
在本实施例中，首先，预先准备一块与晶圆尺寸相同的玻璃片，在玻璃片上涂上一层光刻胶40，通过紫外光透过掩膜30照射至玻璃片需要显影的区域，之后对玻璃片进行曝光显影，使玻璃片上形成“回字形”图案；接下来，在晶圆的感光区110相对的一侧制作凸点，目的是为了将电信号通过凸点引出；进一步地，使位于感光区110一侧的晶圆表面与玻璃片连接形成结合层，且感光区110与图案相对，将结合层划片成独立的芯片单元100，可以通过激光切割的方式对结合层进行分割，分割后芯片单元100之间形成切割道50；进一步地，采用bump工艺，将芯片单元100通过凸点焊接在基板10上，使芯片单元100与基板10电连接；接下来对芯片单元100与基板10的焊接区填充胶体，封闭焊接区，避免使后续塑封胶对焊接区产生影响，提升芯片单元100与基板10电连接稳定性；最后，沿芯片单元100的外周涂覆塑封胶。通过本方法，完全避免了采用现有技术中的围坝胶3使第一玻璃载体7粘接在第一芯片1上，自然也就避免了点涂围坝胶3所造成的一系列工艺缺陷，从而降低了芯片封装的工艺难度，方便操作人员对芯片封装质量的控制，提升封装产品的良品率。
可选地，步骤S4还包括：
步骤S41、清理，对结合层划切面的残余毛刺进行清理。在采用激光切割结合层，在芯片单元100之间会残留有毛刺，通过对残余毛刺清理，能够避免残余毛刺对后续填充和塑封步骤产生影响。
可选地，如图2和图8，步骤S7后还包括以下步骤：
S8、植球，在基板10远离芯片单元100的一侧植球回流，形成微凸点。
可选地，如图2和图8，步骤S8后还包括以下步骤：
S9、电连接，通过微凸点使基板10焊接在PCB板20上。
本实施例中，通过植球回流工艺形成的微凸点以焊接的方式使基板10与PCB板20电连接。
可选地，步骤S3通过范德华力使晶圆的表面与玻璃片压合连接形成结合层。通过对晶圆的表面与玻璃片之间施加一定的挤压力作用，进一步通过两者之间的范德华力使晶圆的表面与玻璃片连接形成结合层。
可选地，步骤S3通过键合胶使晶圆表面与玻璃片胶合连接形成结合层。具体地，晶圆表面和玻璃片的待连接面涂覆环氧树脂胶，使晶圆表面与玻璃片胶接。
进一步地，当晶圆表面与玻璃片胶合连接形成结合层时，在划片步骤完成后，除了对在芯片单元100之间的残余毛刺进行清理外，还需要对残余胶体进行清理。
可选地，步骤S7的塑封胶为硅胶或环氧树脂胶。通过采用硅胶或环氧树脂胶，保证塑封区域的不透光性，进一步保证光线只能通过玻璃片进入芯片单元100的感光区110。
本实施例的另一方面还涉及一种封装结构，该封装结构基于以上的芯片封装方法，包括芯片单元100、玻璃载体200、填充部300和封胶部400，芯片单元100包括设有感光区110的第一面120和与第一面120相对的第二面130，芯片单元100通过第二面130焊接在基板10上；玻璃载体200上设有位于玻璃载体200两端的连接凸台210和由连接凸台210围设形成的避让槽220，玻璃载体200设于第一面120上，连接凸台210与第一面120连接，避让槽220与感光区110相对设置；填充部300围设于芯片单元100与基板10的焊接区，使焊接区封闭；封胶部400环设于玻璃载体200和芯片单元100的外周。通过使带有图案的玻璃载体200与芯片单元100连接，并使避让槽220与感光区110相对设置，能避免现有技术中，采用围坝胶3进行胶接，降低了该封装结构的封装工艺难度，提升了封装质量，提升了良品率。
可选地，连接凸台210通过压接或胶接与第一面120连接。压接或胶接在保证连接凸台210与第一面120的连接质量的同时，其连接形式简单、容易操作。
可选地，在本实施例中，基板10通过远离芯片单元100的端面与PCB板20焊接。具体地，可以通过植球回流工艺，使基板10的端面与PCB板20焊接，保证基板10与PCB板20电信号连接稳定。
显然，本发明的上述实施例仅仅是为了清楚说明本发明所作的举例，而并非是对本发明的实施方式的限定。对于所属领域的普通技术人员来说，能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。这里无需也无法对所有的实施方式予以穷举。凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明权利要求的保护范围之内。
Claims (10)
1.芯片封装方法，其特征在于，包括步骤：
S1、光刻，在与晶圆尺寸相同的玻璃片上光刻形成“回字形”图案；
S2、制作凸点，在与所述晶圆的感光区(110)相对的一侧制作凸点；
S3、连接，位于所述感光区(110)一侧的所述晶圆表面与所述玻璃片连接形成结合层，且所述感光区(110)与所述图案相对；
S4、划片，将所述结合层划片成独立的芯片单元(100)；
S5、焊接，将所述芯片单元(100)通过所述凸点焊接在基板(10)上；
S6、填充，对焊接区填充胶体；
S7、塑封，沿所述芯片单元(100)外周涂覆塑封胶。
2.根据权利要求1所述的芯片封装方法，其特征在于，步骤S4还包括：
S41、清理，对所述结合层划切面的残余毛刺进行清理。
3.根据权利要求1所述的芯片封装方法，其特征在于，步骤S7后还包括以下步骤：
S8、植球，在所述基板(10)远离所述芯片单元(100)的一侧植球回流，形成微凸点。
4.根据权利要求3所述的芯片封装方法，其特征在于，步骤S8后还包括以下步骤：
S9、电连接，通过所述微凸点使所述基板(10)焊接在PCB板(20)上。
5.根据权利要求1所述的芯片封装方法，其特征在于，步骤S3通过范德华力使所述晶圆的表面与所述玻璃片压合连接形成结合层。
6.根据权利要求1所述的芯片封装方法，其特征在于，步骤S3通过键合胶使所述晶圆表面与所述玻璃片胶合连接形成结合层。
7.根据权利要求1所述的芯片封装方法，其特征在于，步骤S7的塑封胶为硅胶或环氧树脂胶。
8.封装结构，其特征在于，基于如权利要求1-7任一项所述的芯片封装方法，包括：
芯片单元(100)，包括设有感光区(110)的第一面(120)和与所述第一面(120)相对的第二面(130)，所述芯片单元(100)通过所述第二面(130)焊接在基板(10)上；
玻璃载体(200)，设有位于所述玻璃载体(200)两端的连接凸台(210)和由所述连接凸台(210)围设形成的避让槽(220)，所述玻璃载体(200)设于所述第一面(120)上，所述连接凸台(210)与所述第一面(120)连接，所述避让槽(220)与所述感光区(110)相对设置；
填充部(300)，围设于所述芯片单元(100)与所述基板(10)的焊接区，使所述焊接区封闭；
封胶部(400)，环设于所述玻璃载体(200)和所述芯片单元(100)的外周。
9.根据权利要求8所述的封装结构，其特征在于，所述连接凸台(210)通过压接或胶接与所述第一面(120)连接。
10.根据权利要求8所述的封装结构，其特征在于，所述基板(10)通过远离所述芯片单元(100)的端面与PCB板(20)焊接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211615780.1A CN116206986B (zh) | 2022-12-15 | 2022-12-15 | 芯片封装方法及封装结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211615780.1A CN116206986B (zh) | 2022-12-15 | 2022-12-15 | 芯片封装方法及封装结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116206986A true CN116206986A (zh) | 2023-06-02 |
| CN116206986B CN116206986B (zh) | 2024-01-30 |
Family
ID=86516264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211615780.1A Active CN116206986B (zh) | 2022-12-15 | 2022-12-15 | 芯片封装方法及封装结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116206986B (zh) |
Citations (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186274A (ja) * | 1994-12-28 | 1996-07-16 | Murata Mfg Co Ltd | 加速度センサの製造方法 |
| EP1503420A2 (en) * | 2003-08-01 | 2005-02-02 | Fuji Photo Film Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| US20050253213A1 (en) * | 2004-05-13 | 2005-11-17 | Tongbi Jiang | Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers |
| KR20060003419A (ko) * | 2004-07-06 | 2006-01-11 | 삼성전자주식회사 | 반도체 소자의 초박형 모듈 구조 및 그 제조 방법 |
| EP1749794A2 (en) * | 2005-08-01 | 2007-02-07 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| CN101123231A (zh) * | 2007-08-31 | 2008-02-13 | 晶方半导体科技（苏州）有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
| US20080061425A1 (en) * | 2006-09-13 | 2008-03-13 | United Microdisplay Optronics Corp. | Chip package structure and fabricating method thereof |
| US20080191334A1 (en) * | 2007-02-12 | 2008-08-14 | Visera Technologies Company Limited | Glass dam structures for imaging devices chip scale package |
| CN101359656A (zh) * | 2007-08-01 | 2009-02-04 | 采钰科技股份有限公司 | 影像感测元件封装体及其制作方法 |
| US8597985B1 (en) * | 2012-02-01 | 2013-12-03 | Sandia Corporation | MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads |
| CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
| US20150358558A1 (en) * | 2014-06-04 | 2015-12-10 | Flir Systems, Inc. | Wafer level packaging of reduced-height infrared detectors |
| CN107017238A (zh) * | 2016-01-27 | 2017-08-04 | 艾马克科技公司 | 电子装置 |
| KR20180072411A (ko) * | 2016-12-21 | 2018-06-29 | (주) 엔지온 | 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 |
| WO2020171191A1 (ja) * | 2019-02-21 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
-
2022
- 2022-12-15 CN CN202211615780.1A patent/CN116206986B/zh active Active
Patent Citations (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08186274A (ja) * | 1994-12-28 | 1996-07-16 | Murata Mfg Co Ltd | 加速度センサの製造方法 |
| EP1503420A2 (en) * | 2003-08-01 | 2005-02-02 | Fuji Photo Film Co., Ltd. | Solid-state imaging device and method for manufacturing the same |
| US20050253213A1 (en) * | 2004-05-13 | 2005-11-17 | Tongbi Jiang | Covers for microelectronic imagers and methods for wafer-level packaging of microelectronics imagers |
| CN1985379A (zh) * | 2004-05-13 | 2007-06-20 | 微米技术有限公司 | 微电子成像器的覆盖物及微电子成像器的晶片级封装方法 |
| KR20060003419A (ko) * | 2004-07-06 | 2006-01-11 | 삼성전자주식회사 | 반도체 소자의 초박형 모듈 구조 및 그 제조 방법 |
| EP1749794A2 (en) * | 2005-08-01 | 2007-02-07 | Shinko Electric Industries Co., Ltd. | Electronic parts packaging structure and method of manufacturing the same |
| US20080061425A1 (en) * | 2006-09-13 | 2008-03-13 | United Microdisplay Optronics Corp. | Chip package structure and fabricating method thereof |
| US20080191334A1 (en) * | 2007-02-12 | 2008-08-14 | Visera Technologies Company Limited | Glass dam structures for imaging devices chip scale package |
| CN101359656A (zh) * | 2007-08-01 | 2009-02-04 | 采钰科技股份有限公司 | 影像感测元件封装体及其制作方法 |
| CN101123231A (zh) * | 2007-08-31 | 2008-02-13 | 晶方半导体科技（苏州）有限公司 | 微机电系统的晶圆级芯片尺寸封装结构及其制造方法 |
| US8597985B1 (en) * | 2012-02-01 | 2013-12-03 | Sandia Corporation | MEMS packaging with etching and thinning of lid wafer to form lids and expose device wafer bond pads |
| US20150358558A1 (en) * | 2014-06-04 | 2015-12-10 | Flir Systems, Inc. | Wafer level packaging of reduced-height infrared detectors |
| CN205004319U (zh) * | 2014-06-04 | 2016-01-27 | 菲力尔系统公司 | 半导体设备、红外探测器、摄像机、电子设备和系统 |
| CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
| CN107017238A (zh) * | 2016-01-27 | 2017-08-04 | 艾马克科技公司 | 电子装置 |
| KR20180072411A (ko) * | 2016-12-21 | 2018-06-29 | (주) 엔지온 | 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 |
| WO2020171191A1 (ja) * | 2019-02-21 | 2020-08-27 | ソニーセミコンダクタソリューションズ株式会社 | 固体撮像装置及び電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116206986B (zh) | 2024-01-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100272045B1 (ko) | 반도체장치및그제조방법 | |
| JP5732286B2 (ja) | 半導体装置の製造方法 | |
| JP4757398B2 (ja) | 半導体装置の製造方法 | |
| CN102005432B (zh) | 四面无引脚封装结构及其封装方法 | |
| KR100844254B1 (ko) | 반도체 장치 제조 방법 | |
| CN100539054C (zh) | 芯片封装结构及其制作方法 | |
| KR960043137A (ko) | 반도체장치와 반도체장치의 제조방법 및 리드프레임의 제조방법 | |
| JP2000124393A (ja) | スタックパッケ―ジ及びその製造方法 | |
| KR20090031279A (ko) | 반도체 장치 및 그 제조 방법 | |
| CN103943645B (zh) | 影像传感器模组及其形成方法 | |
| CN108012056A (zh) | 一种摄像模组封装工艺及结构 | |
| TW201635402A (zh) | 半導體裝置及其製造方法 | |
| JP2000216178A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0870081A (ja) | Ｉｃパッケージおよびその製造方法 | |
| CN103400812A (zh) | 一种底填料填充的fcqfn封装件及其制作工艺 | |
| CN103730378B (zh) | 封装结构的形成方法 | |
| US20060214308A1 (en) | Flip-chip semiconductor package and method for fabricating the same | |
| CN116206986B (zh) | 芯片封装方法及封装结构 | |
| JP5795411B2 (ja) | 半導体装置 | |
| CN102176452B (zh) | 高密度系统级芯片封装结构 | |
| WO2016107298A1 (zh) | 一种微型模塑封装手机智能卡以及封装方法 | |
| CN103094239A (zh) | 一种引线框架增加辅助贴膜引脚的封装件及其制作工艺 | |
| CN115831776A (zh) | 芯片封装方法及封装结构 | |
| CN203339142U (zh) | 一种底填料填充的fcqfn封装件 | |
| CN206417859U (zh) | Mems芯片封装结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |