KR20180072411A - 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 - Google Patents

반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 Download PDF

Info

Publication number
KR20180072411A
KR20180072411A KR1020160175944A KR20160175944A KR20180072411A KR 20180072411 A KR20180072411 A KR 20180072411A KR 1020160175944 A KR1020160175944 A KR 1020160175944A KR 20160175944 A KR20160175944 A KR 20160175944A KR 20180072411 A KR20180072411 A KR 20180072411A
Authority
KR
South Korea
Prior art keywords
cover
panel
substrate
chip
semiconductor package
Prior art date
Application number
KR1020160175944A
Other languages
English (en)
Other versions
KR101872994B1 (ko
Inventor
김병훈
조재원
Original Assignee
(주) 엔지온
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 엔지온 filed Critical (주) 엔지온
Priority to KR1020160175944A priority Critical patent/KR101872994B1/ko
Publication of KR20180072411A publication Critical patent/KR20180072411A/ko
Application granted granted Critical
Publication of KR101872994B1 publication Critical patent/KR101872994B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있는 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치를 제공하기 위한 것이다. 본 발명에 따른 반도체 패키지는, 기판과, 기판에 전기적으로 연결되도록 실장되는 칩과, 칩 주위를 둘러싸는 캐비티를 구획 형성하도록 기판에 결합되는 커버와, 기판과 커버 사이에 개재되어 기판과 커버를 접합하는 접착제를 포함한다. 커버는 하단이 기판에 접합되어 칩 둘레를 둘러싸는 펜스 및 펜스의 상단에 배치되어 칩의 상부를 덮는 루프 윈도우를 구비한다.

Description

반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치{METHOD FOR MANUFACTURING SEMICONDUCTOR PACKAGE}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있는 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치에 관한 것이다.
반도체 패키지는 응용분야별로 요구하는 기술적인 조건에 따라 다양한 종류가 있다. 최근, 반도체 패키지는 경박단소를 기본으로, 전기적으로는 저전력 소모, 안정적이고 빠른 신호 배선 설계, 열적으로는 효율적인 열방출 기술이 요구되고 있다.
반도체 패키지는 칩을 수지 몰딩으로 완전히 몰딩하는 형태와, 칩의 상부에 빈 공간이 되는 캐비티(cavity)를 두는 형태가 있다.
전자는 전기적 단자를 제공하면서 그 위에 칩을 안착시키고, 칩과 리드-프레임 상에 형성되어 있는 전기적 단자들을 결선 시킨 후, 수지 몰딩에 의해 칩을 완전히 봉지하는 형태이다. 후자는 외부 리드에 전기적으로 연결되도록 구성된 캐비티를 갖는 패키지 몸체에 칩을 실장한 후, 유리덮개로 캐비티를 밀폐하는 구조를 갖는다.
도 1은 캐비티를 갖는 종래의 반도체 패키지를 개략적으로 나타낸 것이다.
도 1을 참조하면, 종래의 반도체 패키지는 기판(10) 위에 실장된 반도체 칩(12)이 와이어(14)를 통해 기판(10)과 전기적으로 연결되고, 칩(12) 둘레에 배치되는 몰딩물(16) 위에 유리덮개(18)가 부착됨으로써, 칩(12) 위의 캐비티(20)를 밀폐하는 구조를 갖는다.
이러한 종래의 반도체 패키지는 칩(12)이 실장되는 기판(10) 위에 몰딩물(16)을 형성하고, 유리 원판을 몰딩물(16) 크기에 맞춰 절단하여 유리덮개(18)를 만든 후, 절단된 유리덮개(18)를 에폭시를 이용하여 몰딩물(16) 위에 접착하는 공정으로 제조된다.
따라서 유리덮개(18)를 부착하는데 많은 공정 시간이 소요되고, 유리덮개(18)의 부착을 위한 에폭시를 디스펜싱하는데 고가의 디스펜서가 필요하여 생산성이 떨어지고 제조단가가 상승하는 문제가 있다.
등록특허공보 제0731801호 (2007. 06. 25)
본 발명은 상술한 바와 같은 점을 감안하여 안출된 것으로, 제조 공정수를 줄이고 생산성을 높여 제조 단가를 줄일 수 있는 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치를 제공하는 것을 목적으로 한다.
상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지는, 기판; 상기 기판에 전기적으로 연결되도록 실장되는 칩; 상기 칩 주위를 둘러싸는 캐비티를 구획 형성하도록 상기 기판에 결합되고, 하단이 상기 기판에 접합되어 상기 칩 둘레를 둘러싸는 펜스 및 상기 펜스의 상단에 배치되어 상기 칩의 상부를 덮는 루프 윈도우를 갖는 커버; 및 상기 기판과 상기 커버의 펜스 하단에 개재되어 상기 기판과 상기 커버를 접합하는 접착제;를 포함한다.
상기 기판에는 상기 커버의 펜스 하단이 안착되도록 상면으로부터 파인 형태의 펜스 안착부가 마련될 수 있다.
상기 기판의 상면에는 결합돌기가 상측으로 돌출 구비되고, 상기 커버의 펜스 하단에는 상기 결합돌기가 삽입되는 결합홈이 마련될 수 있다.
상기 기판의 상면과 상기 커버의 펜스 하면 중 적어도 어느 하나에는 상기 접착제가 도포되는 요철부가 구비될 수 있다.
상기 커버는 상기 펜스 및 상기 루프 윈도우가 일체형으로 이루어질 수 있다.
상기 커버는 적어도 상기 루프 윈도우가 투명 재질로 형성될 수 있다.
한편, 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지의 제조방법은, (a) 기판 패널 상에 복수의 칩이 상호 이격되도록 실장된 칩 조립체를 준비하는 단계; (b) 루프와, 상기 루프의 하측에 상기 복수의 칩에 대응하는 복수의 수용홈을 구획 형성하도록 배치된 격자형 격벽을 갖는 커버 패널을 준비하는 단계; (c) 상기 칩 조립체의 기판 패널과 상기 커버 패널의 격벽 중 적어도 어느 하나에 접착제를 도포하는 단계; (d) 상기 커버 패널의 복수의 수용홈 각각에 상기 칩 조립체의 복수의 칩이 각각 수용되도록 상기 칩 조립체와 상기 커버 패널을 상기 접착제를 이용하여 접합하여 반도체 패키지 조립체를 형성하는 단계; 및 (e) 상기 (d) 단계에서 형성된 상기 반도체 패키지 조립체를 상기 복수의 칩 중 적어도 하나의 칩을 각각 포함하는 반도체 패키지들로 절단하는 단계;를 포함한다.
상기 기판 패널의 상면과 상기 커버 패널의 격벽의 하면 중 적어도 어느 하나에는 요철부가 구비되고, 상기 (c) 단계에서 상기 접착제가 상기 요철부에 묻도록 상기 칩 조립체와 상기 커버 패널을 접합할 수 있다.
상기 커버 패널은 상기 복수의 수용홈 각각의 둘레를 따라 그루브가 마련되고, 상기 (e) 단계에서 상기 반도체 패키지 조립체를 상기 그루브를 따라 절단할 수 있다.
상기 칩 조립체의 기판 패널에는 상기 커버 패널의 격벽의 하단이 안착되도록 상면으로부터 파인 형태의 격벽 안착부가 마련되고, 상기 (d) 단계에서 상기 기판 패널의 격벽 안착부와 상기 커버 패널의 격벽 하단 사이에 상기 접착제가 개재되도록 상기 칩 조립체와 상기 커버 패널을 접합할 수 있다.
한편, 상술한 바와 같은 목적을 해결하기 위한 본 발명에 따른 반도체 패키지 조립장치는, 복수의 칩이 상호 이격되도록 실장된 기판 패널이 놓이는 기판 패널 고정 지그; 상기 복수의 칩에 대응하는 복수의 수용홈이 형성된 커버 패널의 가장자리가 접하도록 상기 기판 패널의 상측에 배치되어 상기 커버 패널을 상기 복수의 칩을 덮도록 상기 기판 패널의 상면으로 가이드하는 커버 패널 가이드부를 갖는 커버 패널 장착 지그; 및 상기 기판 패널과 상기 커버 패널을 이들 사이에 개재되는 접착제로 접착시키기 위해 상기 커버 패널의 상면에 접하여 상기 커버 패널을 상기 기판 패널의 상면으로 가압할 수 있는 가압부재를 갖는 커버 패널 가압지그;를 포함한다.
상기 기판 패널 고정 지그는 상기 기판 패널이 고정될 수 있도록 상기 기판 패널에 마련되는 삽입홈에 삽입되는 조립돌기를 가질 수 있다.
본 발명에 따른 반도체 패키지는 칩이 실장된 기판에 내측에 홈이 마련된 커버가 접착제로 접합되어 칩 주위에 캐비티가 구비된 단순한 구조로 이루어져, 저비용으로 제조될 수 있다.
또한 본 발명에 따른 반도체 패키지는 종래와 같이 에폭시를 디스펜싱하는 디스펜서 등 고가의 장비가 필요없이 저가의 장비로 제조가 가능하다.
또한 본 발명에 따른 반도체 패키지의 제조방법은 기판 패널 상에 복수의 칩을 한꺼번에 실장하고, 복수의 수용홈을 갖는 커버 패널로 각각의 수용홈에 칩이 위치하도록 기판 패널을 덮음으로써, 복수의 반도체 패키지가 결합된 형태의 반도체 패키지 조립체를 쉽게 형성할 수 있고, 반도체 패키지 조립체를 절단함으로써 반도체 패키지 조립체로부터 복수의 반도체 패키지를 얻을 수 있다. 따라서 종래 기술에 비해 반도체 패키지의 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있다.
도 1은 종래의 반도체 패키지를 나타낸 단면도이다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 3은 본 발명의 제 1 실시예에 따른 반도체 패키지를 제조하는 방법을 단계별로 나타낸 것이다.
도 4는 본 발명의 제 1 실시예에 따른 반도체 패키지를 제조하는데 이용되는 커버 패널의 변형예를 나타낸 것이다.
도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 6은 본 발명의 제 2 실시예에 따른 반도체 패키지를 제조하는데 이용되는 반도체 패키지 조립체를 나타낸 것이다.
도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 8은 본 발명의 제 4 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 9 및 도 10은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 측면도이다.
도 11 내지 도 13은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도이다.
이하, 본 발명에 따른 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치를 도면을 참조하여 상세히 설명한다.
도 2는 본 발명의 제 1 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 2에 나타낸 것과 같이, 본 발명의 제 1 실시예에 따른 반도체 패키지(100)는 기판(110)과, 기판(110)에 실장되는 칩(112)과, 기판(110)에 결합되어 칩(112)을 덮는 커버(116)를 포함한다. 기판(110)과 커버(116)의 사이에는 칩(112)이 수용되는 캐비티(120)가 마련되고, 캐비티(120)에는 공기가 채워진다.
칩(112)은 기판(110)에 실장되어 와이어(114) 등을 통해 기판(110)에 마련되는 회로와 전기적으로 연결된다. 칩(112)으로는 CMOS 등 이미지 센서용 칩이나, LED 칩과 같은 발광소자 칩, 또는 다양한 다른 반도체 칩이 될 수 있다.
커버(116)는 칩(112) 주위를 둘러싸는 캐비티(120)를 구획 형성하도록 접착제(122)에 의해 기판(110)에 결합된다. 접착제(122)로는 에폭시 등 다양한 접착 물질이 이용될 수 있다. 커버(116)는 펜스(117)와, 펜스(117)의 상단에 배치되는 루프 윈도우(118)를 포함한다. 펜스(117)는 상하단부가 개방된 링 구조로 이루어지며, 그 하단이 접착제(122)에 의해 기판(110)에 접합되어 칩(112) 둘레를 둘러싼다. 루프 윈도우(118)는 칩(112)의 상단을 덮도록 펜스(117) 상단에 연결된다. 펜스(117)와 루프 윈도우(118)는 일체형으로 제조될 수 있다.
커버(116)는 전체 또는 루프 윈도우(118)를 포함한 일부가 투명 재질로 형성될 수 있다. 칩(112)으로 CMOS 등 이미지 센서용 칩이 이용되는 경우, 적어도 루프 윈도우(118)를 투명 재질로 하면 외부의 빛을 커버(116) 내측의 칩(112)으로 유입시킬 수 있다. 또한 칩(112)으로 LED 칩과 같은 발광소자 칩을 이용하는 경우에도, 적어도 루프 윈도우(118)를 투명 재질로 함으로써 칩(112)에서 발생하는 빛을 커버(116) 외부로 발산시킬 수 있다. 투명 특성을 갖는 커버(116)는 Clear Mold Compound(CMC) 등 투명 고분자화합물, 또는 다양한 투명 소재로 제조될 수 있다.
이하에서는 상술한 것과 같은 본 발명의 제 1 실시예에 따른 반도체 패키지(100)를 제조하는 방법에 대하여 설명한다.
먼저, 도 3의 (a)에 나타낸 것과 같이, 칩 조립체(130)와, 칩 조립체(130)를 덮을 수 있는 커버 패널(134)을 준비한다. 칩 조립체(130)는 기판 패널(132) 상에 복수의 칩(112)이 상호 이격되도록 실장된 것이다. 기판 패널(132)은 일정 크기로 절단되어 반도체 패키지(100)의 기판(110)을 형성하는 것으로, 복수의 칩(112)과 각각 전기적으로 연결되는 복수의 회로가 상호 이격되도록 마련된다. 복수의 칩(112)은 기판 패널(132)의 복수의 회로 각각에 전기적으로 연결되도록 기판 패널(132) 위에 실장된다. 커버 패널(134)은 격자형 격벽(135)과, 격자형 격벽(135)의 상단에 배치되는 루프(136)를 포함한다. 격벽(135)의 내측에는 복수의 수용홈(137)이 마련된다. 즉, 격벽(135)은 루프(136)의 하측에서 복수의 수용홈(137)을 구획 형성한다. 커버 패널(134)은 적어도 루프(136)의 수용홈(137) 상측 부분이 투명 재질로 형성될 수 있다. 커버 패널(134)의 격벽(135)과 루프(136)는 일체형으로 제조될 수 있다. 투명 특성을 갖는 커버 패널(134)은 Clear Mold Compound(CMC) 등 투명 고분자화합물, 또는 다양한 투명 소재로 제조될 수 있다.
다음으로, 도 3의 (b)에 나타낸 것과 같이, 커버 패널(134)의 격벽(135) 하단에 접착제(122)를 도포한다. 접착제(122)는 기판 패널(132)과 커버 패널(134)을 상호 접착시키기 위한 것으로, 도시된 것과 같이 커버 패널(134)이 아닌 커버 패널(134)과 접하게 될 기판 패널(132)의 상면 일부 또는, 기판 패널(132)과 커버 패널(134) 양쪽 모두에 도포될 수 있다. 접착제(122)로는 에폭시 등 기판 패널(132)과 커버 패널(134)을 상호 접착시킬 수 있는 다양한 접착 물질이 이용될 수 있다.
다음으로, 도 3의 (c)에 나타낸 것과 같이, 커버 패널(134)을 칩 조립체(130)의 기판 패널(132) 위에 접합한다. 이때, 칩 조립체(130)와 커버 패널(134)은 이들 사이에 개재되는 접착제(122)에 의해 상호 접착되며, 칩 조립체(130)와 커버 패널(134)로 구성되는 반도체 패키지 조립체(140)가 만들어진다.
다음으로, 도 3의 (d)에 나타낸 것과 같이, 반도체 패키지 조립체(140)를 칩(112)이 포함되도록 절단한다. 반도체 패키지 조립체(140)를 절단함으로써 기판(110)과, 칩(112)과, 커버(116)를 포함하는 반도체 패키지(100)를 얻을 수 있다. 즉, 반도체 패키지 조립체(140)의 기판 패널(132)은 그 위에 칩(112)이 실장된 복수의 기판(110)으로 나누어지고, 커버 패널(134)은 기판(110)의 상면을 덮는 복수의 커버(116)로 나누어진다. 커버 패널(134)의 수용홈(137)은 반도체 패키지(100)의 캐비티(120)를 형성하게 된다.
상술한 것과 같이, 본 발명에 따른 반도체 패키지의 제조방법은 기판 패널(132) 상에 복수의 칩(112)을 한꺼번에 실장하고, 복수의 수용홈(137)을 갖는 커버 패널(134)로 각각의 수용홈(137)에 칩(112)이 위치하도록 기판 패널(132)을 덮음으로써, 복수의 반도체 패키지(100)가 결합된 형태의 반도체 패키지 조립체(140)를 쉽게 형성할 수 있고, 반도체 패키지 조립체(140)를 절단함으로써 반도체 패키지 조립체(140)로부터 복수 반도체 패키지(100)를 얻을 수 있다. 따라서 종래 기술에 비해 반도체 패키지의 제조 공정수를 줄이고, 생산성을 높이며, 제조 단가를 줄일 수 있다.
한편, 반도체 패키지(100)를 만드는 과정에서 반도체 패키지 조립체(140) 제조에 이용되는 커버 패널은 다양한 구조의 것이 이용될 수 있다.
예컨대, 도 4에 나타낸 것과 같은 커버 패널(150)이 이용될 수 있다.
도 4에 나타낸 커버 패널(150)은 복수의 수용홈(137) 각각의 둘레를 따라 그루브(152)가 마련된 것이다. 이러한 커버 패널(150)을 앞서 설명한 것과 같이 접착제(122)를 이용하여 칩 조립체(130)에 접합하여 반도체 패키지 조립체를 만들고, 반도체 패키지 조립체를 커버 패널(150)의 그루브(152)를 따라 절단함으로써 복수의 반도체 패키지를 획득할 수 있다. 커버 패널(150)에 그루브(152)를 형성하면, 커버 패널(150)을 칩 조립체(130)에 접합 후, 열팽창에 의한 커버 패널(150)의 휨(Warpage) 등의 변형을 막을 수 있다.
한편, 도 5는 본 발명의 제 2 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 5에 나타낸 반도체 패키지(160)는 기판(162)과, 기판(162)에 실장되는 칩(112)과, 기판(162)에 결합되어 칩(112)을 덮는 커버(116)를 포함한다. 기판(162)과 커버(116)의 사이에는 칩(112)이 수용되는 캐비티(120)가 마련된다. 여기에서, 칩(112)과, 커버(116) 및 접착제(122)는 상술한 것과 같다.
기판(162)에는 커버(116)의 펜스(117) 하단이 안착되는 펜스 안착부(163)가 마련된다. 펜스 안착부(163)는 기판(162)의 상면으로부터 파인 형태로 마련된다. 커버(116)를 그 펜스(117) 하단이 펜스 안착부(163)에 놓이도록 기판(162) 위에 놓고, 커버(116)의 펜스(117) 하단과 기판(162)의 펜스 안착부(163) 사이에 접착제(122)가 개재되도록 기판(162)과 커버(116)를 접합함으로써, 기판(162)과 커버(116) 사이의 밀봉 특성을 향상시킬 수 있다.
도 6은 본 발명의 제 2 실시예에 따른 반도체 패키지를 제조하는데 이용되는 반도체 패키지 조립체를 나타낸 것이다.
도 6에 나타낸 반도체 패키지 조립체(170)는 칩 조립체(172)와, 커버 패널(134)을 포함한다. 커버 패널(134)은 상술한 것과 같다. 칩 조립체(172)는 기판 패널(174)과, 기판 패널(174)에 실장되는 복수의 칩(112)을 포함한다. 기판 패널(174)에는 격벽 안착부(175)가 마련된다. 격벽 안착부(175)는 기판 패널(174)의 상면으로부터 파인 형태로 마련된다. 격벽 안착부(175)에는 커버 패널(134)의 격벽(135) 하단이 안착된다. 반도체 패키지 조립체(170)를 조립할 때, 커버 패널(134)을 그 격벽(135) 하단이 격벽 안착부(175)에 놓이도록 칩 조립체(172) 위에 놓고, 커버 패널(134)의 격벽(135) 하단과 기판 패널(174)의 격벽 안착부(175) 사이에 접착제(122)가 개재되도록 칩 조립체(172)와 커버 패널(134)을 접합한다. 그리고 반도체 패키지 조립체(170)를 절단함으로써, 앞서 설명한 것과 같은 반도체 패키지(160)를 쉽게 제조할 수 있다.
도 7은 본 발명의 제 3 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 7에 나타낸 반도체 패키지(180)는 기판(110)과, 기판(110)에 실장되는 칩(112)과, 기판(110)에 결합되어 칩(112)을 덮는 커버(184)를 포함한다. 기판(110)의 상면에는 결합돌기(182)가 상측으로 돌출 구비되고, 커버(184)의 펜스(117) 하단에는 결합돌기(182)가 삽입되는 결합홈(185)이 마련된다. 결합돌기(182)가 결합홈(185)에 삽입되도록 기판(110)과 커버(184)를 결합하고, 기판(110)과 커버(184) 사이에 접착제(122)가 개재되도록 기판(110)과 커버(184)를 접착함으로써, 기판(110)과 커버(184) 사이의 밀봉 특성을 향상시킬 수 있다. 접착성을 높이기 위해 도시된 것과 같이 결합돌기(182)의 외면에도 접착제(122)가 도포되는 것이 좋다.
도 8은 본 발명의 제 4 실시예에 따른 반도체 패키지를 나타낸 단면도이다.
도 8에 나타낸 반도체 패키지(190)는 기판(110)과, 기판(110)에 실장되는 칩(112)과, 기판(110)에 결합되어 칩(112)을 덮는 커버(192)를 포함한다. 커버(192)의 펜스(117) 하단에는 요철부(193)가 구비된다. 커버(192)의 요철부(193)에 접착제(122)를 도포함으로써 접착제(122)의 도포 면적을 증가시키는 효과를 얻을 수 있고, 이를 통해 접착제(122)에 의한 기판(110)과 커버(192) 사이의 접착력을 높일 수 있다. 접착제(122)의 도포 면적을 증가시키는 요철부는 기판(110)에도 마련될 수 있다.
한편, 도 9 및 도 10은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 측면도이고, 도 11 내지 도 13은 본 발명의 일실시예에 따른 반도체 패키지 조립장치를 이용하여 반도체 패키지를 제조하는 방법을 설명하기 위한 평면도이다.
도 9 내지 도 13을 참조하면, 본 발명의 일실시예에 따른 반도체 패키지 조립장치(200)는 기판 패널 고정 지그(210)와, 커버 패널 장착 지그(215)와, 커버 패널 가압지그(220)를 포함한다.
기판 패널 고정 지그(210)는 칩 조립체(130)의 기판 패널(132)이 놓이는 안착면(211)을 갖는다. 안착면(211)에는 조립돌기(212)가 상측으로 돌출 구비된다. 조립돌기(212)는 기판 패널(132)에 마련되는 삽입홈(133)에 삽입된다. 조립돌기(212)를 이용하면 기판 패널(132)을 정해진 위치에 쉽고 정확하게 위치시킬 수 있다. 기판 패널 고정 지그(210)의 안착면(211) 양쪽 끝단 쪽에는 기판 패널 지지부(213)가 각각 마련된다. 기판 패널 지지부(213)는 안착면(211)의 놓이는 기판 패널(132)의 양단부와 접함으로써, 기판 패널(132)을 안착면(211) 위에서 움직이지 않도록 지지할 수 있다.
커버 패널 장착 지그(215)는 커버 패널(134)을 기판 패널(132)의 상면으로 가이드하기 위한 복수의 커버 패널 가이드부(216)와, 사용자 조작을 위한 손잡이(217)를 갖는다. 복수의 커버 패널 가이드부(216)는 커버 패널(134)의 가장자리에 접할 수 있도록 상호 이격되어 배치되고, 손잡이(217)는 복수의 커버 패널 가이드부(216)와 연결된다. 작업자는 손잡이(217)를 잡고 복수의 커버 패널 가이드부(216)를 기판 패널 고정 지그(210)에 놓인 기판 패널(132) 상의 정해진 위치에 배치할 수 있다. 커버 패널(134)을 기판 패널(132) 위에 결합할 때, 커버 패널 장착 지그(215)의 커버 패널 가이드부(216)가 커버 패널(134)의 가장자리에 접함으로써 커버 패널(134)을 기판 패널(132) 상면의 정해진 위치로 가이드할 수 있다. 따라서 커버 패널 장착 지그(215)를 이용하면 작업자가 커버 패널(134)을 기판 패널(132) 상의 정해진 위치에 결합하는 작업을 쉽고 정확하게 수행할 수 있다.
커버 패널 가압지그(220)는 커버 패널(134)을 기판 패널(132)의 상면으로 가압할 수 있도록 커버 패널(134)의 상면에 접하는 가압부재(221)와, 사용자 조작을 위해 가압부재(221)와 연결되는 손잡이(222)를 포함한다. 가압부재(221)는 커버 패널(134)의 상면에 면접촉하여 커버 패널(134)을 전체적으로 고르게 기판 패널(132) 쪽으로 가압할 수 있다. 작업자는 커버 패널 가압지그(220)의 가압부재(221)를 커버 패널(134) 위에 올려놓고 손잡이(222)를 잡고 가압부재(221)를 누름으로써, 커버 패널(134)을 기판 패널(132) 위에 압착시킬 수 있다. 따라서 기판 패널(132)과 커버 패널(134) 사이의 접합부가 전체적으로 고르게 눌리면서 기판 패널(132)과 커버 패널(134)을 안정적으로 접합할 수 있다.
이하에서는, 도면을 참조하여 본 발명에 다른 반도체 패키지 조립장치(200)를 이용하여 반도체 패키지 제조에 이용되는 반도체 패키지 조립체(140)를 제조하는 방법에 대하여 설명한다.
먼저, 도 9 및 12를 참조하면, 기판 패널(132) 상에 복수의 칩(112)이 실장된 칩 조립체(130)를 기판 패널 고정 지그(210)에 올려놓고, 칩 조립체(130) 위에 커버 패널(134)을 결합한다. 이 과정에서, 칩 조립체(130)의 삽입홈(133)에 기판 패널 고정 지그(210)의 조립돌기(212)가 삽입되도록 칩 조립체(130)를 기판 패널 고정 지그(210)의 안착면(211)에 올려놓는다. 칩 조립체(130)의 기판 패널(132)은 그 양쪽 단부가 기판 패널 고정 지그(210)의 기판 패널 지지부(213)에 접하여 안착면(211) 위에 안정적으로 놓인 상태를 유지할 수 있다. 칩 조립체(130)를 기판 패널 고정 지그(210) 위에 올려놓은 후, 커버 패널 장착 지그(215)를 칩 조립체(130)의 기판 패널(132) 위에 올려놓는다. 그리고 기판 패널(132)과 커버 패널(134) 중 적어도 어느 한쪽에 접착제(122)를 도포하고 커버 패널(134)을 기판 패널(132) 위에 결합한다. 이때, 커버 패널 장착 지그(215)의 복수의 커버 패널 가이드부(216)가 커버 패널(134)의 가장자리에 접하여 커버 패널(134)을 기판 패널(132) 상의 정해진 위치로 안정적으로 가이드할 수 있다.
다음으로, 도 13에 나타낸 것과 같이, 커버 패널 가압지그(220)를 그 가압부재(221)가 커버 패널(134) 상면에 접하도록 커버 패널(134) 위에 배치한다. 그리고 가압부재(221)로 커버 패널(134)을 기판 패널(132) 쪽으로 가압한다. 이때, 기판 패널(132)과 커버 패널(134) 사이의 접합부가 전체적으로 고르게 눌리면서 기판 패널(132)과 커버 패널(134)이 접착제(122)에 의해 견고하게 접합될 수 있다.
이렇게 칩 조립체(130)와 커버 패널(134)의 접합 후, 커버 패널 가압지그(220)와 커버 패널 장착 지그(215)를 분리하고, 칩 조립체(130)와 커버 패널(134)이 접합된 반도체 패키지 조립체(140)를 기판 패널 고정 지그(210)에서 분리할 수 있다. 그리고 반도체 패키지 조립장치(200)에서 분리된 반도체 패키지 조립체(140)를 절단함으로써 복수의 반도체 패키지를 만들 수 있다.
상술한 것과 같이, 본 발명에 따른 반도체 패키지 조립장치(200)를 이용하면 칩 조립체(130)와 커버 패널(134)을 정확하고 손쉽게 접합하여 반도체 패키지 조립체(140)를 만들 수 있고, 결과적으로 반도체 패키지의 제조 시간과 비용을 줄일 수 있다.
이상 본 발명에 대해 바람직한 예를 들어 설명하였으나 본 발명의 범위가 앞에서 설명되고 도시되는 형태로 한정되는 것은 아니다.
예를 들어, 반도체 패키지 조립장치(200)를 구성하는 기판 패널 고정 지그(210)와, 커버 패널 장착 지그(215)와, 커버 패널 가압지그(220) 각각의 구조는 도시된 구조로 한정되지 않고 다양하게 변경될 수 있다. 그리고 반도체 패키지 조립장치는 구동부에 의해 자동으로 작동하는 구조를 취할 수 있다.
이상, 본 발명을 본 발명의 원리를 예시하기 위한 바람직한 실시예와 관련하여 도시하고 설명하였으나, 본 발명은 그와 같이 도시되고 설명된 그대로의 구성 및 작용으로 한정되는 것이 아니다. 오히려 첨부된 청구범위의 사상 및 범위를 일탈함이 없이 본 발명에 대한 다수의 변경 및 수정이 가능함을 당업자들은 잘 이해할 수 있을 것이다.
100, 160, 180, 190 : 반도체 패키지 110, 162 : 기판
112 : 칩 114 : 와이어
116, 184, 192 : 커버 117 : 펜스
118 : 루프 윈도우 120 : 캐비티
122 : 접착제 130, 172 : 칩 조립체
132, 174 : 기판 패널 134, 150 : 커버 패널
135 : 격벽 136 : 루프
137 : 수용홈 140, 170 : 반도체 패키지 조립체
152 : 그루브 163 : 펜스 안착부
175 : 격벽 안착부 182 : 결합돌기
185 : 결합홈 193 : 요철부
200 : 반도체 패키지 조립장치 210 : 기판 패널 고정 지그
211 : 안착면 212 : 조립돌기
213 : 기판 패널 지지부 215 : 커버 패널 장착 지그
216 : 커버 패널 가이드부 217, 222 : 손잡이
220 : 커버 패널 가압지그 221 : 가압부재

Claims (12)

  1. 기판;
    상기 기판에 전기적으로 연결되도록 실장되는 칩;
    상기 칩 주위를 둘러싸는 캐비티를 구획 형성하도록 상기 기판에 결합되고, 하단이 상기 기판에 접합되어 상기 칩 둘레를 둘러싸는 펜스 및 상기 펜스의 상단에 배치되어 상기 칩의 상부를 덮는 루프 윈도우를 갖는 커버; 및
    상기 기판과 상기 커버의 펜스 하단에 개재되어 상기 기판과 상기 커버를 접합하는 접착제;를 포함하는 것을 특징으로 하는 반도체 패키지.
  2. 제 1 항에 있어서,
    상기 기판에는 상기 커버의 펜스 하단이 안착되도록 상면으로부터 파인 형태의 펜스 안착부가 마련되는 것을 특징으로 하는 반도체 패키지.
  3. 제 1 항에 있어서,
    상기 기판의 상면에는 결합돌기가 상측으로 돌출 구비되고, 상기 커버의 펜스 하단에는 상기 결합돌기가 삽입되는 결합홈이 마련되는 것을 특징으로 하는 반도체 패키지.
  4. 제 1 항에 있어서,
    상기 기판의 상면과 상기 커버의 펜스 하면 중 적어도 어느 하나에는 상기 접착제가 도포되는 요철부가 구비되는 것을 특징으로 하는 반도체 패키지.
  5. 제 1 항에 있어서,
    상기 커버는 상기 펜스 및 상기 루프 윈도우가 일체형으로 이루어지는 것을 특징으로 하는 반도체 패키지.
  6. 제 1 항에 있어서,
    상기 커버는 적어도 상기 루프 윈도우가 투명 재질로 형성되는 것을 특징으로 하는 반도체 패키지.
  7. (a) 기판 패널 상에 복수의 칩이 상호 이격되도록 실장된 칩 조립체를 준비하는 단계;
    (b) 루프와, 상기 루프의 하측에 상기 복수의 칩에 대응하는 복수의 수용홈을 구획 형성하도록 배치된 격자형 격벽을 갖는 커버 패널을 준비하는 단계;

    (c) 상기 칩 조립체의 기판 패널과 상기 커버 패널의 격벽 중 적어도 어느 하나에 접착제를 도포하는 단계;
    (d) 상기 커버 패널의 복수의 수용홈 각각에 상기 칩 조립체의 복수의 칩이 각각 수용되도록 상기 칩 조립체와 상기 커버 패널을 상기 접착제를 이용하여 접합하여 반도체 패키지 조립체를 형성하는 단계; 및
    (e) 상기 (d) 단계에서 형성된 상기 반도체 패키지 조립체를 상기 복수의 칩 중 적어도 하나의 칩을 각각 포함하는 반도체 패키지들로 절단하는 단계;를 포함하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  8. 제 7 항에 있어서,
    상기 기판 패널의 상면과 상기 커버 패널의 격벽의 하면 중 적어도 어느 하나에는 요철부가 구비되고,
    상기 (c) 단계에서 상기 접착제가 상기 요철부에 묻도록 상기 칩 조립체와 상기 커버 패널을 접합하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  9. 제 7 항에 있어서,
    상기 커버 패널은 상기 복수의 수용홈 각각의 둘레를 따라 그루브가 마련되고,
    상기 (e) 단계에서 상기 반도체 패키지 조립체를 상기 그루브를 따라 절단하는 것을 특징으로 하는 반도체 패키지의 제조방법.
  10. 제 7 항에 있어서,
    상기 칩 조립체의 기판 패널에는 상기 커버 패널의 격벽의 하단이 안착되도록 상면으로부터 파인 형태의 격벽 안착부가 마련되고,
    상기 (d) 단계에서 상기 기판 패널의 격벽 안착부와 상기 커버 패널의 격벽 하단 사이에 상기 접착제가 개재되도록 상기 칩 조립체와 상기 커버 패널을 접합하는 것을 특징으로 하는 반도체 패키지.
  11. 복수의 칩이 상호 이격되도록 실장된 기판 패널이 놓이는 기판 패널 고정 지그;
    상기 복수의 칩에 대응하는 복수의 수용홈이 형성된 커버 패널의 가장자리가 접하도록 상기 기판 패널의 상측에 배치되어 상기 커버 패널을 상기 복수의 칩을 덮도록 상기 기판 패널의 상면으로 가이드하는 커버 패널 가이드부를 갖는 커버 패널 장착 지그; 및
    상기 기판 패널과 상기 커버 패널을 이들 사이에 개재되는 접착제로 접착시키기 위해 상기 커버 패널의 상면에 접하여 상기 커버 패널을 상기 기판 패널의 상면으로 가압할 수 있는 가압부재를 갖는 커버 패널 가압지그;를 포함하는 것을 특징으로 하는 반도체 패키지 조립장치.
  12. 제 11 항에 있어서,
    상기 기판 패널 고정 지그는 상기 기판 패널이 고정될 수 있도록 상기 기판 패널에 마련되는 삽입홈에 삽입되는 조립돌기를 갖는 것을 특징으로 하는 반도체 패키지 조립장치.
KR1020160175944A 2016-12-21 2016-12-21 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치 KR101872994B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160175944A KR101872994B1 (ko) 2016-12-21 2016-12-21 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160175944A KR101872994B1 (ko) 2016-12-21 2016-12-21 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치

Publications (2)

Publication Number Publication Date
KR20180072411A true KR20180072411A (ko) 2018-06-29
KR101872994B1 KR101872994B1 (ko) 2018-08-02

Family

ID=62781209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160175944A KR101872994B1 (ko) 2016-12-21 2016-12-21 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치

Country Status (1)

Country Link
KR (1) KR101872994B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300932A (zh) * 2021-12-01 2022-04-08 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN115831776A (zh) * 2022-12-15 2023-03-21 湖南越摩先进半导体有限公司 芯片封装方法及封装结构
CN116206986A (zh) * 2022-12-15 2023-06-02 湖南越摩先进半导体有限公司 芯片封装方法及封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111875A (ja) * 1997-10-01 1999-04-23 Fujitsu Ten Ltd 仮固定治具及びキャップ接着装置
KR20010097540A (ko) * 2000-04-24 2001-11-08 구자홍 유기 전계발광 디스플레이 패널 및 그 제조방법
JP2003125295A (ja) * 2001-10-15 2003-04-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100731801B1 (ko) 2005-09-02 2007-06-25 테라셈 주식회사 이미지센서용 반도체패키지 및 그 제조방법
JP2012054516A (ja) * 2010-09-03 2012-03-15 Fujifilm Corp 固体撮像装置の製造方法
KR101362398B1 (ko) * 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11111875A (ja) * 1997-10-01 1999-04-23 Fujitsu Ten Ltd 仮固定治具及びキャップ接着装置
KR20010097540A (ko) * 2000-04-24 2001-11-08 구자홍 유기 전계발광 디스플레이 패널 및 그 제조방법
JP2003125295A (ja) * 2001-10-15 2003-04-25 Sanyo Electric Co Ltd 半導体装置およびその製造方法
KR100731801B1 (ko) 2005-09-02 2007-06-25 테라셈 주식회사 이미지센서용 반도체패키지 및 그 제조방법
JP2012054516A (ja) * 2010-09-03 2012-03-15 Fujifilm Corp 固体撮像装置の製造方法
KR101362398B1 (ko) * 2012-07-10 2014-02-13 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114300932A (zh) * 2021-12-01 2022-04-08 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN114300932B (zh) * 2021-12-01 2024-04-26 上海炬佑智能科技有限公司 芯片封装结构、形成方法及电子设备
CN115831776A (zh) * 2022-12-15 2023-03-21 湖南越摩先进半导体有限公司 芯片封装方法及封装结构
CN116206986A (zh) * 2022-12-15 2023-06-02 湖南越摩先进半导体有限公司 芯片封装方法及封装结构
CN116206986B (zh) * 2022-12-15 2024-01-30 湖南越摩先进半导体有限公司 芯片封装方法及封装结构

Also Published As

Publication number Publication date
KR101872994B1 (ko) 2018-08-02

Similar Documents

Publication Publication Date Title
KR100904152B1 (ko) 히트싱크 지지부를 갖는 리드프레임, 그것을 사용한 발광다이오드 패키지 제조방법 및 그것에 의해 제조된 발광다이오드 패키지
JP5128047B2 (ja) 光デバイス及び光デバイスの生産方法
EP2284913B1 (en) Manufacturing method of light emitting diode
KR100190981B1 (ko) 편면수지 봉지형 반도체장치의 제조방법 및 이에 사용되는 캐리어 프레임
KR100591375B1 (ko) 고체 촬상 장치 및 그 제조방법
JP5851720B2 (ja) Ｌｅｄパッケージ
KR101872994B1 (ko) 반도체 패키지와 그 제조방법 및 반도체 패키지 조립장치
US7378748B2 (en) Solid-state imaging device and method for manufacturing the same
TWI531089B (zh) 發光二極體封裝結構及其製造方法
US20090290054A1 (en) Solid-state imaging device
US20070126916A1 (en) Image sensor chip packaging method
US8569080B2 (en) Method for packaging light emitting diode
US9691697B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20050247990A1 (en) Image sensor packages and method of assembling the same
KR100700883B1 (ko) 발광 소자 패키지 및 그의 제조 방법
KR20080079745A (ko) 리드프레임과 열방출판의 이중 방열구조를 갖는 발광다이오드 패키지 베이스 및 그 제조방법
JP2002314100A (ja) 樹脂封止型半導体装置の製造方法
US10424522B2 (en) Case, semiconductor device and manufacturing method of case
KR100765714B1 (ko) 리드프레임, 그를 이용한 발광 소자 패키지 및 그의 제조방법
US9171786B1 (en) Integrated circuit with recess for die attachment
JP2011171765A (ja) 光デバイス及び光デバイスの組立方法
US20210391226A1 (en) Semiconductor device packages having cap with integrated electrical leads
JP2011091399A (ja) チップリードフレームおよび光電エネルギー変換モジュール
KR101926721B1 (ko) 반도체 패키지 및 그 제조방법
JP2006310889A (ja) チップ型半導体レーザ装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right