CN116705816B - 芯片封装结构和芯片封装结构的制备方法 - Google Patents
芯片封装结构和芯片封装结构的制备方法 Download PDFInfo
- Publication number
- CN116705816B CN116705816B CN202310939987.2A CN202310939987A CN116705816B CN 116705816 B CN116705816 B CN 116705816B CN 202310939987 A CN202310939987 A CN 202310939987A CN 116705816 B CN116705816 B CN 116705816B
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- conductive
- pad
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 16
- 238000002360 preparation method Methods 0.000 title description 10
- 239000010410 layer Substances 0.000 claims abstract description 282
- 230000003287 optical effect Effects 0.000 claims abstract description 132
- 239000002346 layers by function Substances 0.000 claims abstract description 81
- 239000000758 substrate Substances 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 45
- 230000008569 process Effects 0.000 claims abstract description 31
- 229910000679 solder Inorganic materials 0.000 claims abstract description 25
- 239000011241 protective layer Substances 0.000 claims description 26
- 238000005520 cutting process Methods 0.000 claims description 18
- 238000003466 welding Methods 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000000463 material Substances 0.000 claims description 10
- 229920002120 photoresistant polymer Polymers 0.000 claims description 10
- 239000004020 conductor Substances 0.000 claims description 5
- 238000004080 punching Methods 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 238000011049 filling Methods 0.000 claims description 2
- 230000003071 parasitic effect Effects 0.000 abstract description 10
- 238000013021 overheating Methods 0.000 abstract description 7
- 238000005530 etching Methods 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 239000002131 composite material Substances 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229920000642 polymer Polymers 0.000 description 7
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 6
- 230000003139 buffering effect Effects 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 239000012790 adhesive layer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 230000006698 induction Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000002633 protecting effect Effects 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000007517 polishing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 239000000523 sample Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004528 spin coating Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229920005787 opaque polymer Polymers 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明的实施例提供了一种芯片封装结构和芯片封装结构的制备方法，涉及芯片封装技术领域，芯片封装结构包括衬底、承载层、光学芯片、功能层、布线层和焊球，相较于现有技术，本发明通过设置功能层，并在功能层上开设图形焊盘开口来实现预定位，能够精准地实现导电通孔的开孔工艺，避免开孔工艺时产生偏移，保证开孔位置精确和产品性能。同时，通过设置功能层，能够在导电通孔和布线层的边缘形成一层绝缘层，进而能够避免存在寄生电感而产生的漏电现象，并避免布线层之间短路、过热等现象，且通过功能层的布置能够增强光学芯片结构强度，从而能够减缓翘曲程度。
Description
技术领域
本发明涉及芯片封装技术领域，具体而言，涉及一种芯片封装结构和芯片封装结构的制备方法。
背景技术
随着半导体技术的发展，传感器的感应芯片种类和结构不断更新，发展出例如电荷耦合元件(CCD：charge couple device)、CMOS芯片、触点式感应器件（CIS：contactimage sensor)等感应芯片。一般在实际应用中，感应芯片需要进行封装以组成传感器件进行使用，现有技术中通常将晶圆贴装玻璃衬底上，再然后利用硅穿孔技术直接从芯片背面进行穿孔连接芯片正面焊盘。
然而，常规技术中芯片背面开孔工艺容易存在偏移现象，这会导致芯片焊盘周围线路层以及芯片焊盘内部晶体管（P/N结）损坏，从而导致其产品性能损坏。并且TSV金属柱与线路层边缘无绝缘层，如果信号传输在100GHz-300GHZ的超高频信号的传输路径中，存在电流在布线层之间形成电感效应，从而存在寄生电感产生漏电现象导致布线层之间短路、过热等现象。此外，常规的TSV技术需要再开孔位置进行芯片减薄，这无疑在切割后容易导致结构强度答复下降，容易存在翘曲问题，导致金属柱内壁分层以及线路层分层的现象，影响芯片性能。
发明内容
本发明的目的包括，例如，提供了一种芯片封装结构和芯片封装结构的制备方法，其能够避免开孔工艺时产生偏移，保证开孔位置精确和产品性能，同时能够避免存在寄生电感产生漏电现象导致布线层之间短路、过热等现象，且能够减缓翘曲程度。
本发明的实施例可以这样实现：
第一方面，本发明提供一种芯片封装结构，包括：
衬底；
承载层，所述承载层设置在所述衬底的一侧，并形成有感光腔；
光学芯片，所述光学芯片设置在所述承载层远离所述衬底的一侧，且所述光学芯片的中心区域覆盖在所述感光腔上，所述光学芯片的边缘区域设置有减薄凹槽，所述减薄凹槽内的所述光学芯片的表面还设置有导电通孔，所述光学芯片与所述承载层接合的一侧还设置有焊垫，所述导电通孔贯通至所述焊垫；
功能层，所述功能层设置在所述光学芯片远离所述衬底的一侧，且所述功能层上设置有图形焊盘开口，且所述图形焊盘开口位于所述减薄凹槽内，并露出所述光学芯片的表面，所述导电通孔位于所述图形焊盘开口内；
布线层，所述布线层设置在所述功能层远离所述衬底的一侧，且所述布线层延伸至所述图形焊盘开口处，并通过所述导电通孔与所述焊垫电连接；
焊球，设置在布线层远离所述衬底的一侧，并与所述布线层电连接；
其中，所述光学芯片的中心区域设置有感应器件，所述感应器件与所述感光腔对应，所述图形焊盘开口的孔径大于所述导电通孔的孔径，用于定位形成所述导电通孔。
在可选的实施方式中，所述芯片封装结构还包括介质层，所述介质层设置在所述功能层远离所述衬底的一侧，并包覆在所述布线层外。
在可选的实施方式中，所述减薄凹槽延伸至所述光学芯片的边缘侧壁，以使得所述光学芯片的中部凸起形成凸台部。
在可选的实施方式中，所述减薄凹槽内设置有保护层，所述保护层围设在所述凸台部周缘，并位于所述介质层远离所述衬底的一侧，且所述保护层的边缘侧壁与所述光学芯片的边缘侧壁相平齐。
在可选的实施方式中，所述凸台部的边缘侧壁呈台阶状，并设置有至少一个台阶结构，所述功能层和所述布线层依次分布在所述凸台部的边缘侧壁。
在可选的实施方式中， 所述导电通孔的内壁上形成有结合层，所述结合层延伸至所述图形焊盘开口，所述布线层部分延伸至所述导电通孔内，且所述结合层的一端与所述焊垫连接，另一端与所述布线层连接。
在可选的实施方式中，所述布线层填充所述导电通孔，并与所述结合层接合，且所述布线层覆盖所述焊垫。
在可选的实施方式中，所述布线层设置在所述结合层的表面，并与所述焊垫连接，且所述功能层部分延伸进入所述导电通孔。
在可选的实施方式中，所述焊垫与所述感光腔相间隔，并与所述承载层远离所述衬底的一侧相接合。
在可选的实施方式中，所述图形焊盘开口与所述焊垫相对应，且所述图形焊盘开口的孔径小于或等于所述焊垫的直径。
在可选的实施方式中，所述减薄凹槽与所述光学芯片的边缘侧壁相间隔，所述导电通孔内填充有导电材料，并形成导电柱，所述导电柱的一端与所述焊垫连接，另一端延伸至所述图形焊盘开口，并与所述功能层相平齐，所述布线层覆盖在所述图形焊盘开口上，并与所述导电柱连接。
在可选的实施方式中，所述导电柱的直径小于所述图形焊盘开口的直径，以使所述导电柱与所述功能层之间形成间隙。
在可选的实施方式中，所述减薄凹槽与所述光学芯片的边缘侧壁相间隔，所述导电通孔的内壁上形成有结合层，所述结合层延伸至所述图形焊盘开口，所述布线层部分延伸至所述导电通孔内，且所述结合层的一端与所述焊垫连接，另一端与所述布线层连接。
在可选的实施方式中，所述导电通孔内还填充形成有缓冲柱，所述缓冲柱的一端与所述焊垫接触，另一端凸出于所述布线层设置。
第二方面，本发明提供一种芯片封装结构的制备方法，用于制备如前述实施方式所述的芯片封装结构，所述制备方法包括：
提供一衬底；
在所述衬底上设置承载层，并在所述承载层上挖槽形成感光腔；
将具有多个光学芯片的光学晶圆贴装在所述承载层远离所述衬底的一侧，所述光学芯片的中心区域覆盖在所述感光腔上，所述光学芯片与所述承载层接合的一侧还设置有焊垫；
在所述光学芯片的边缘区域开槽形成减薄凹槽；
在所述光学芯片远离所述衬底的一侧表面形成功能层；
在所述功能层上开槽形成图形焊盘开口，并露出所述光学芯片的表面，所述图形焊盘开口与所述焊垫位置对应；
在所述图形焊盘开口内的所述光学芯片的表面开槽形成导电通孔；
在所述功能层原理所述衬底的一侧表面形成布线层，所述布线层延伸至所述图形焊盘开口，并通过所述导电通孔与所述焊垫电连接；
在所述布线层远离所述衬底的一侧形成焊球，所述焊球与所述布线层电连接；
其中，所述光学芯片的中心区域设置有感应器件，所述感应器件与所述感光腔对应，所述图形焊盘开口的孔径大于所述导电通孔的孔径，用于定位形成所述导电通孔。
在可选的实施方式中，在所述布线层远离所述衬底的一侧形成焊球的步骤之前，所述制备方法还包括：
在所述功能层远离所述衬底的一侧形成介质层。
在可选的实施方式中，在所述光学芯片的边缘区域开槽形成减薄凹槽的步骤之前，所述制备方法还包括：
在所述衬底远离所述光学芯片的一侧贴装载具；
在所述光学芯片远离所述衬底的一侧表面形成牺牲层，并在所述牺牲层上开槽形成切割定位口；
以所述切割定位口为切割线切割所述光学芯片、所述承载层和所述衬底，形成切割槽口；
在所述切割槽口内填充缓冲材料，并形成缓冲层，所述缓冲层位于所述焊垫外侧；
研磨去除所述牺牲层。
在可选的实施方式中，在所述布线层远离所述衬底的一侧形成焊球的步骤之前，所述制备方法还包括：
在所述介质层上开槽形成曝光开口，所述曝光开口与所述缓冲层对应，并露出所述缓冲层。
在可选的实施方式中，在所述布线层远离所述衬底的一侧形成焊球的步骤之后，所述制备方法还包括：
通过所述曝光开口曝光显影以去除所述缓冲层；
剥离所述载具。
本发明实施例的有益效果包括，例如：
本发明实施例提供的芯片封装结构及其制备方法，通过在衬底上形成承载层，再在承载层上贴装光学芯片，光学芯片与承载层接合的一侧设置有焊垫，且光学芯片的边缘通过设置减薄凹槽进行减薄，然后在光学芯片的表面设置功能层，功能层上开有图形焊盘开口，以图形焊盘开口为定位点，在光学芯片上开槽形成导电通孔，图形焊盘开口的孔径大于导电通孔的孔径，图形焊盘开口用于定位形成导电通孔，然后再在功能层上形成布线层，布线层延伸至图形焊盘开口处，并通过导电通孔与焊垫电连接，最后形成焊球，焊球与布线层电连接。相较于现有技术，本发明通过设置功能层，并在功能层上开设图形焊盘开口来实现预定位，能够精准地实现导电通孔的开孔工艺，避免开孔工艺时产生偏移，保证开孔位置精确和产品性能。同时，通过设置功能层，能够在导电通孔和布线层的边缘形成一层绝缘层，进而能够避免存在寄生电感而产生的漏电现象，并避免布线层之间短路、过热等现象，且通过功能层的布置能够增强光学芯片结构强度，从而能够减缓翘曲程度。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明第一实施例提供的芯片封装结构的示意图；
图2为图1中Ⅱ的局部放大示意图；
图3至图16为本发明第一实施例提供的芯片封装结构的制备方法的工艺流程图；
图17为本发明第二实施例提供的芯片封装结构的示意图；
图18为本发明第三实施例提供的芯片封装结构的示意图；
图19为本发明第四实施例提供的芯片封装结构的示意图。
图标：100-芯片封装结构；110-衬底；120-承载层；121-感光腔；130-光学芯片；131-焊垫；133-感应器件；135-凸台部；137-台阶结构；140-功能层；141-图形焊盘开口；150-布线层；160-焊球；170-减薄凹槽；171-导电通孔；173-结合层；175-导电柱；177-缓冲柱；180-介质层；190-保护层；200-载具；210-牺牲层；211-切割定位口；213-缓冲层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，若出现术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的，现有的感应芯片封装结构，其通常需要将晶圆贴装在玻璃衬底上，然后利用硅穿孔技术直接从芯片背面进行穿孔连接芯片正面的焊盘，这种工艺结构通常存在以下问题：
1、直接在芯片背面开孔工艺容易存在偏移现象，从而导致芯片焊盘周围线路层以及芯片焊盘内部晶体管（P/N结）损坏，从而导致其产品性能损坏。
2、现有技术TSV金属柱与线路层边缘无绝缘层，容易产生漏电流以及电压现象。从而产生寄生效应以及电容效应，导致传输效率下降以及硅侧壁裂纹等现象。
3、为了降低开孔难度，现有技术中还出现了局部减薄技术，即减薄芯片后进行开孔，而芯片减薄后，结构强度降低，容易存在翘曲问题。
4、传统结构布线层与焊垫接触位置结合力较小，但由于布线层与焊垫边缘电性连接，导致电性能较差。同时布线层位于芯片通孔位置，其芯片厚度进行减薄工艺后，在进行切割分离工艺时，其布线层存在拉扯，导致其通孔表面位置上的布线层断裂分层等异常问题。
为了解决上述问题，本发明提供了一种新型的芯片封装结构和芯片封装结构的制备方法，需要说明的是，在不冲突的情况下，本发明的实施例中的特征可以相互结合。
第一实施例
参见图1和图2，本实施例提供了一种芯片封装结构100，其能够避免开孔工艺时产生偏移，保证开孔位置精确和产品性能，同时能够避免存在寄生电感产生漏电现象导致布线层150之间短路、过热等现象，且能够减缓翘曲程度。
本实施例提供的芯片封装结构100，包括衬底110、承载层120、光学芯片130、功能层140、布线层150和焊球160，承载层120设置在衬底110的一侧，并形成有感光腔121；光学芯片130设置在承载层120远离衬底110的一侧，且光学芯片130的中心区域覆盖在感光腔121上，光学芯片130的边缘区域设置有减薄凹槽170，减薄凹槽170内的光学芯片130的表面还设置有导电通孔171，光学芯片130与承载层120接合的一侧还设置有焊垫131，导电通孔171贯通至焊垫131；功能层140设置在光学芯片130远离衬底110的一侧，且功能层140上设置有图形焊盘开口141，且图形焊盘开口141位于减薄凹槽170内，并露出光学芯片130的表面，导电通孔171位于图形焊盘开口141内；布线层150设置在功能层140远离衬底110的一侧，且布线层150延伸至图形焊盘开口141处，并通过导电通孔171与焊垫131电连接；焊球160设置在布线层150远离衬底110的一侧，并与布线层150电连接；其中，光学芯片130的中心区域设置有感应器件133，感应器件133与感光腔121对应，图形焊盘开口141的孔径大于导电通孔171的孔径，用于定位形成导电通孔171。
在本实施例中，衬底110可以是透明基底，其具有透光性，例如可以是玻璃、硅基衬底和透明高分子复合材料，此时感应器件可以是图像传感器。当然，此处衬底110也可以采用不透光材料，例如金属材料，此时感应器件可以是传感芯片，例如可以是感应芯片、陀螺仪以及电容感应芯片等。
需要说明的是，本实施例中通过设置减薄凹槽170，能够对光学芯片130的边缘区域进行减薄，通过减薄光学芯片130，能够减少蚀刻芯片开槽形成导电通孔171的难度，提升蚀刻工艺效率，并且在通过IR扫描方式确立图形焊盘开口141时提升IR激光穿透光学芯片130的透视率，从而准确地进行曝光显影以形成图形焊盘开口141。
值得注意的是，本实施例通过在衬底110上形成承载层120，再在承载层120上贴装光学芯片130，光学芯片130与承载层120接合的一侧设置有焊垫131，且光学芯片130的边缘通过设置减薄凹槽170进行减薄，然后在光学芯片130的表面设置功能层140，功能层140上开有图形焊盘开口141，以图形焊盘开口141为定位点，在光学芯片130上开槽形成导电通孔171，图形焊盘开口141的孔径大于导电通孔171的孔径，图形焊盘开口141用于定位形成导电通孔171，然后再在功能层140上形成布线层150，布线层150延伸至图形焊盘开口141处，并通过导电通孔171与焊垫131电连接，最后形成焊球160，焊球160与布线层150电连接。本实施例通过设置功能层140，并在功能层140上开设图形焊盘开口141来实现预定位，能够精准地实现导电通孔171的开孔工艺，避免开孔工艺时产生偏移，保证开孔位置精确和产品性能。同时，通过设置功能层140，能够在导电通孔171和布线层150的边缘形成一层绝缘层，进而能够避免存在寄生电感而产生的漏电现象，并避免布线层150之间短路、过热等现象，且通过功能层140的布置能够增强光学芯片130结构强度，从而能够减缓翘曲程度。
在本实施例中，焊垫131与感光腔121相间隔，并与承载层120远离衬底110的一侧相接合，从而避免焊垫131落入感光腔121。
需要说明的是，本实施例中光学芯片130具有相对的正面和背面，其正面贴合在承载层120上，背面设置有功能层140，功能层140覆盖在光学芯片130的背面，并且可以通过IR红外激光探测头进行光学芯片130的正面的焊垫131扫描，确定焊垫131位置后可以形成图像，然后再次获取预设的功能层140的掩膜图像，两次图像进行精准配对后进行等离子蚀刻或激光开槽形成图形焊盘开口141，从而便于后续在图形焊盘开口141中开槽形成导电通孔171，保证导电通孔171与焊垫131对应，避免蚀刻时硅穿孔偏移问题。
进一步地，传统技术中仅仅利用IR扫描难以实现对焊垫131的精准定位，主要由于：1、传统芯片焊盘底部周围晶体管或金属层较薄；2、芯片焊盘贴装底部胶层存在空洞；3、芯片材质导致IR透过性太强，因而在IR扫描后其图像容易出现层次不清和模糊的问题，而本申请中结合掩膜图像，能够精准定位图形焊盘开口141。
在本实施例中，图形焊盘开口141与焊垫131相对应，且图形焊盘开口141的孔径小于或等于焊垫131的直径。具体地，功能层140为光学芯片130的焊垫131的图形层，即图形焊盘开口141的位置与焊垫131的位置对应，其中功能层140的材料可以是氮化硅、氮氧化硅、聚酰亚胺、苯并环丁烯等，将光学芯片130的焊垫131的图形层转移到光学功能层140上，避免蚀刻时硅穿孔偏移问题，便于蚀刻开孔时其导电通孔171的孔径小于焊垫131的直径，从而避免了传统蚀刻工艺蚀刻尺寸过大，将焊垫131周围布线层150蚀刻咬断的现象，保证了导电通孔171开孔的精确性。
需要说明的是，此处导电通孔171的内壁上形成有结合层173，结合层173延伸至图形焊盘开口141，布线层150部分延伸至导电通孔171内，且结合层173的一端与焊垫131连接，另一端与布线层150连接。具体地，结合层173可以环氧树脂、聚酰亚胺等有机材料，也可以是氧化硅、氮化硅等无机绝缘材料，其能够配合功能层140作为绝缘层，以避免布线层150与TSV电镀铜柱之间发生漏电现象。并且，本实施例中TSV表面焊盘结构能够减小与布线层150的接触面积，从而减少寄生效应和电容效应，提升器件性能。
在本实施例中，布线层150完全填充导电通孔，并与结合层173连接，且布线层150覆盖焊垫131，从而能够直接与焊垫131的表面接触，且接触面积较大，提升了电连接性能。
进一步地，在本实施例中，芯片封装结构100还包括介质层180，介质层180设置在功能层140远离衬底110的一侧，并包覆在布线层150外。具体地，介质层180可以起到缓冲作用，可以有效避免光学芯片130减薄后由于结构强度较小带来的应力缓冲问题，并且可以有效阻挡水汽进入布线层150和功能层140，并提升侧壁结构强度，从而避免布线层150内部应力导致的分层问题，以及避免水汽侵蚀导致的分层问题，对布线层150的侧壁起到良好的保护作用。
在本实施例中，减薄凹槽170延伸至光学芯片130的边缘侧壁，以使得光学芯片130的中部凸起形成凸台部135，且减薄凹槽170内设置有保护层190，保护层190围设在凸台部135周缘，并位于介质层180远离衬底110的一侧，且保护层190的边缘侧壁与光学芯片130的边缘侧壁相平齐。具体地，此处保护层190可以与介质层180一体成型，也可以分别成型，介质层180和保护层190均可以是介质材料，能够起到良好的缓冲、保护作用。其中介质层180和保护层190可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
本实施例还提供了一种芯片封装结构100的制备方法，用于制备前述的芯片封装结构100，该制备方法包括以下步骤：
S1：在衬底110上设置承载层120，并在承载层120上挖槽形成感光腔121。
具体而言，结合参见图3，首先提供一衬底110，该衬底110可以是玻璃、硅基衬底110、透明高分子复合材料等透明材料，适用于光学芯片130贴装，同时该衬底110也可以是不透明高分子复合材料或金属材料等不透明材料，适用于感应芯片贴装。
在衬底110上利用旋涂机旋涂形成一层胶层，以形成承载层120，并在胶层上开槽形成感光腔121，开槽工艺可以是蚀刻也可以是激光开槽。其中承载层120可以是热固性胶层，例如可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
S2：将具有多个光学芯片130的光学晶圆贴装在承载层120远离衬底110的一侧。
其中，结合参见图4，光学晶圆提前完成芯片制程，并且光学芯片130的中心区域覆盖在感光腔121上，光学芯片130与承载层120接合的一侧还设置有焊垫131。在贴装晶圆时，可以利用烘烤工艺实现晶圆固化。
在本实施例中，光学芯片130的背面设置有焊垫131并贴合在承载层120上，并且，光学芯片130的中心区域还设置有感应器件133，感应器件133与感光腔121对应，从而实现感光功能。
S3：在光学芯片130的边缘区域形成缓冲层213。
具体而言，结合参见图5，首先在衬底110远离光学芯片130的一侧贴装载具200，该载具200可以是玻璃、硅基材料或金属材料，贴装时可以通过粘接胶层将衬底110粘接固定在载具200上，并且该粘接胶层在后续制程中可以进行剥离，从而剥离载具200。当然，此处也可以不粘接载具200，直接进行后续制程。
其次，结合参见图6，在光学芯片130远离衬底110的一侧表面形成牺牲层210。具体地，该牺牲层210可以是介质材料，可以通过旋涂、沉积等方式形成，并需要铺满整个晶圆。然后，在牺牲层210上开槽形成切割定位口211。具体地，可以通过激光开槽或蚀刻工艺开槽形成切割定位口211，该切割定位口211可以位于光学晶圆的有效区域外围。
然后，结合参见图7，以切割定位口211为切割线来切割光学芯片130、承载层120和衬底110，从而形成切割槽口，能够实现晶圆的应力释放，再在切割槽口内填充缓冲材料，并形成缓冲层213，该缓冲层213位于焊垫131外侧。其中，缓冲层213可以起到缓冲晶圆结构应力的作用，并消除后续研磨工艺时产生的结构应力。在本实施例中，缓冲层213为光刻胶层，方便后续进行曝光显影去除动作。
最后，参见图8，可以利用研磨工艺，去除牺牲层210，并露出光学芯片130的表面。
S4：在光学芯片130的边缘区域开槽形成减薄凹槽170。
具体而言，参见图9，可以在光学芯片130的边缘区域通过蚀刻或者局部研磨工艺开凹槽，形成减薄凹槽170，减薄凹槽170可以跨过缓冲层213，即将缓冲层213也去除一部分。通过开设减薄凹槽170，能够使得光学芯片130的边缘区域得以减薄，方便后续制备导电通孔171，降低工艺难度。
需要说明的是，本实施例中缓冲层213位于减薄区域，能够有效减缓由于减薄导致结构强度较小所带来的应力缓冲问题。并且能够避免后续布线层150或TSV铜柱受应力带来的分层问题，同时缓冲层213能够提升后续功能层140的结合力。
S5：在光学芯片130远离衬底110的一侧表面形成功能层140。
具体而言，结合参见图10，在光学芯片130的表面通过旋涂或沉积的方式形成功能层140，该功能层140能够覆盖在光学芯片130的表面，并露出缓冲层213上。其中，功能层140可以是光阻材料，能够避免光波从光学芯片130层中穿透，并解决产生的衍射以及散射问题，导致开口出现水波纹现象，从而导致布线层150结合不好等问题。
S6：在功能层140上开槽形成图形焊盘开口141，并露出光学芯片130的表面，图形焊盘开口141与焊垫131位置对应。
具体而言，结合参见图11，在形成功能层140之前，即可以通过IR红外激光探测头进行光学芯片130的正面的焊垫131扫描，确定焊垫131位置后可以形成图像，然后获取焊垫131掩膜图形层后形成图像，两次图像进行精准配对后，可以在功能层140上进行曝光显影工艺形成图形焊盘开口141，并露出光学芯片130的表面。通过扫描方式，能够确保图形焊盘开口141位置与焊垫131位置对应，并且，此处需要保证图形焊盘开口141的孔径小于或等于焊垫131的直径。
S7：在图形焊盘开口141内的光学芯片130的表面开槽形成导电通孔171。
具体而言，结合参见图12，以图形焊盘开口141为定位点，在图形焊盘开口141内激光开槽或等离子蚀刻形成导电通孔171，该导电通孔171延伸至焊垫131，并且导电通孔171的孔径小于图形焊盘开口141的孔径，也小于焊垫131的直径。其中，等离子干法蚀刻可以用02和SF6的混合等离子气体进行蚀刻开孔。
在形成导电通孔171后，可以在导电通孔171中形成结合层173，并且通过结合层173填充图形焊盘开口141，从而形成TSV表面焊盘结构，其中功能层140的高度为H1，可以利用功能层140和结合层作为绝缘层，以避免布线层150与TSV电镀铜柱之间发生漏电现象。并且，本实施例中TSV表面焊盘结构能够减小与布线层150的接触面积，从而减少寄生效应和电容效应，提升器件性能。在步骤S6-步骤S8过程中，需要保持功能层140露出缓冲层213。
S8：在功能层140远离衬底110的一侧表面形成布线层150，布线层150延伸至图形焊盘开口141，并通过导电通孔171与焊垫131电连接。
具体地，结合参见图13，可以再次采用电镀或溅射工艺，在功能层140的表面按照预设图案形成布线层150，完成布线结构，布线层150可以是铜层，并延伸至图形焊盘开口141和导电通孔171中，从而通过结合层173与焊垫131实现电连接。
S9：在布线层150远离衬底110的一侧形成焊球160，焊球160与布线层150电连接。
具体地，参见图14，可以首先形成一层介质层180，再在减薄凹槽170中填充形成保护层190，其中介质层180和保护层190也可以一体成型，也可以分别成型，介质层180和保护层190均可以是介质材料，能够起到良好的缓冲、保护作用。其中介质层180和保护层190可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
参见图15，在形成介质层180和保护层190后，可以在介质层180或保护层190上开槽形成曝光开口，该曝光开口与缓冲层213对应，从而露出缓冲层213。然后再次在介质层180的表面开槽并设置金属层，该金属层与布线层150连接，再在金属层上植球完成焊球160的制备。
最后，参见图16，在形成焊球160后，可以通过曝光开口以曝光显影工艺去除缓冲层213，使得多个光学芯片130能够相互分离，最后可以剥离载具200，从而得到单颗产品。其中，在曝光显影解键合过程中，利用接近式曝光或接触式曝光方式针对光刻胶层进行胶联反应，从而将光刻胶层改性，然后再次利用显影液将光刻胶层去除，达到分隔多个光学芯片130的作用。
需要说明的是，本实施例中通过曝光显影的方式去除光刻胶层得到多个光学芯片130，避免了常规技术中切割的方式，从而能够从根本上避免切割时造成布线层150拉扯的问题，保证了布线层150结构的完整性和整体结构的稳定性。
综上所述，本实施例提供了一种芯片封装结构100和芯片封装结构100的制备方法，通过在衬底110上形成承载层120，再在承载层120上贴装光学芯片130，光学芯片130与承载层120接合的一侧设置有焊垫131，且光学芯片130的边缘通过设置减薄凹槽170进行减薄，然后在光学芯片130的表面设置功能层140，功能层140上开有图形焊盘开口141，以图形焊盘开口141为定位点，在光学芯片130上开槽形成导电通孔171，图形焊盘开口141的孔径大于导电通孔171的孔径，图形焊盘开口141用于定位形成导电通孔171，然后再在功能层140上形成布线层150，布线层150延伸至图形焊盘开口141处，并通过导电通孔171与焊垫131电连接，最后形成焊球160，焊球160与布线层150电连接。相较于现有技术，本发明通过设置功能层140，并在功能层140上开设图形焊盘开口141来实现预定位，能够精准地实现导电通孔171的开孔工艺，避免开孔工艺时产生偏移，保证开孔位置精确和产品性能。同时，通过设置功能层140，能够在导电通孔171和布线层150的边缘形成一层绝缘层，进而能够避免存在寄生电感而产生的漏电现象，并避免布线层150之间短路、过热等现象，且通过功能层140的布置能够增强光学芯片130结构强度，从而能够减缓翘曲程度。
第二实施例
参见图17，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
本实施例中，减薄凹槽170延伸至光学芯片130的边缘侧壁，以使得光学芯片130的中部凸起形成凸台部135，且减薄凹槽170内设置有保护层190，保护层190围设在凸台部135周缘，并位于介质层180远离衬底110的一侧，且保护层190的边缘侧壁与光学芯片130的边缘侧壁相平齐。具体地，此处保护层190可以与介质层180一体成型，也可以分别成型，介质层180和保护层190均可以是介质材料，能够起到良好的缓冲、保护作用。其中介质层180和保护层190可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
在本实施例中，布线层150设置在结合层173的表面，并与焊垫131连接，且功能层140部分延伸进入导电通孔171。即布线层150并未完全填充导电通孔171，而是利用功能层140进行填充，这种设置方式能够降低制作难度，同时保证电连接性能。
在本实施例中，凸台部135的边缘侧壁呈台阶状，并设置有至少一个台阶结构137，功能层140和布线层150依次分布在凸台部135的边缘侧壁。具体地，此处减薄凹槽170的侧壁呈台阶状，凸台部135能够形成多层台阶，凸台部135的边缘侧壁优选设置有一个台阶结构137，即凸台部135的顶端、侧壁的台阶结构137以及减薄凹槽170的底壁形成三层台阶，利用多层台阶形成过渡侧壁平台，方便布线层150走线，从而提升侧壁布线层150的焊接强度和结构强度。并且，此处采用多层台阶结构137，能够降低开槽结构的工艺难度，即形成减薄凹槽170时，可以先刻蚀至台阶结构137，然后再在该台阶结构137上继续刻蚀到位，分为两次刻蚀成型，保证了成型的精确度。
需要说明的是，本实施例中通过设置台阶结构137，还能够将台阶结137作为连接极点，提升布线层150的布线空间和布线层次。
第三实施例
参见图18，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，减薄凹槽170与光学芯片130的边缘侧壁相间隔，导电通孔171内填充有导电材料，并形成导电柱175，导电柱175的一端与焊垫131连接，另一端延伸至图形焊盘开口141，并与功能层140相平齐，布线层150覆盖在图形焊盘开口141上，并与导电柱175连接。具体地，导电材料可以完全填充导电通孔171，导电材料可以是铜，从而形成铜柱，以提升布线层150与焊垫131之间的电连接特性。
在本实施例中，导电柱175的顶端可以填充图形焊盘开口141，导电柱175的宽度也可以小于图形焊盘开口141的孔径，从而使得导电柱175与功能层140之间相间隔。
需要说明的是，本实施例中通过设置减薄凹槽170，能够有效减薄光学芯片130，使得导电柱175无需填充整个光学芯片130的内部，减少材料带来的热膨胀系数而引起的分层问题。并且，此处减薄凹槽170与光学芯片130的边缘侧壁间隔，使得减薄凹槽170的两侧壁相对设置且均得以保留，避免导电柱175周围无侧壁保护带来的布线层150拉扯分层的问题。
第四实施例
参见图19，本实施例提供了一种芯片封装结构100，其基本结构和原理及产生的技术效果和第一实施例相同，为简要描述，本实施例部分未提及之处，可参考第一实施例中相应内容。
在本实施例中，减薄凹槽170与光学芯片130的边缘侧壁相间隔，导电通孔171的内壁上形成有结合层173，结合层173延伸至图形焊盘开口141，布线层150部分延伸至导电通孔171内，且结合层173的一端与焊垫131连接，另一端与布线层150连接，导电通孔171内还填充形成有缓冲柱177，缓冲柱177的一端与焊垫131接触，另一端凸出于布线层150设置。具体地，缓冲柱177完全填充导电通孔171，并凸出形成拱形结构。
具体地，本实施例中缓冲柱177可以是环氧树脂、聚酰亚胺、苯并环丁烯等高分子复合材料。
在本实施例中，缓冲柱177填充导电通孔171，并覆盖图形焊盘开口141，能够减少中心区域应力拉扯导致的分层问题，同时缓冲柱177形成拱形结构，可以有效减小减薄凹槽170内的应力问题。优选地，缓冲柱177形成的拱形结构能够延展至减薄凹槽170的底壁边缘，并接合至减薄凹槽170的侧壁，以进一步减小结构应力。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (19)
1.一种芯片封装结构，其特征在于，包括：
衬底；
承载层，所述承载层设置在所述衬底的一侧，并形成有感光腔；
光学芯片，所述光学芯片设置在所述承载层远离所述衬底的一侧，且所述光学芯片的中心区域覆盖在所述感光腔上，所述光学芯片的边缘区域设置有减薄凹槽，所述减薄凹槽内的所述光学芯片的表面还设置有导电通孔，所述光学芯片与所述承载层接合的一侧还设置有焊垫，所述导电通孔贯通至所述焊垫；
功能层，所述功能层设置在所述光学芯片远离所述衬底的一侧，且所述功能层上设置有图形焊盘开口，且所述图形焊盘开口位于所述减薄凹槽内，并露出所述光学芯片的表面，所述导电通孔位于所述图形焊盘开口内；
布线层，所述布线层设置在所述功能层远离所述衬底的一侧，且所述布线层延伸至所述图形焊盘开口处，并通过所述导电通孔与所述焊垫电连接；
焊球，设置在布线层远离所述衬底的一侧，并与所述布线层电连接；
其中，所述光学芯片的中心区域设置有感应器件，所述感应器件与所述感光腔对应，所述功能层采用光阻材料，所述图形焊盘开口的孔径大于所述导电通孔的孔径，且所述图形焊盘开口用于作为定位点，以在所述光学芯片上开槽形成所述导电通孔，能够精准地实现所述导电通孔的开孔工艺。
2.根据权利要求1所述的芯片封装结构，其特征在于，所述芯片封装结构还包括介质层，所述介质层设置在所述功能层远离所述衬底的一侧，并包覆在所述布线层外。
3.根据权利要求2所述的芯片封装结构，其特征在于，所述减薄凹槽延伸至所述光学芯片的边缘侧壁，以使得所述光学芯片的中部凸起形成凸台部。
4.根据权利要求3所述的芯片封装结构，其特征在于，所述减薄凹槽内设置有保护层，所述保护层围设在所述凸台部周缘，并位于所述介质层远离所述衬底的一侧，且所述保护层的边缘侧壁与所述光学芯片的边缘侧壁相平齐。
5.根据权利要求3所述的芯片封装结构，其特征在于，所述凸台部的边缘侧壁呈台阶状，并设置有至少一个台阶结构，所述功能层和所述布线层依次分布在所述凸台部的边缘侧壁。
6.根据权利要求3所述的芯片封装结构，其特征在于，所述导电通孔的内壁上形成有结合层，所述结合层延伸至所述图形焊盘开口，所述布线层部分延伸至所述导电通孔内，且所述结合层的一端与所述焊垫连接，另一端与所述布线层连接。
7.根据权利要求6所述的芯片封装结构，其特征在于，所述布线层填充所述导电通孔，并与所述结合层接合，且所述布线层覆盖所述焊垫。
8.根据权利要求6所述的芯片封装结构，其特征在于，所述布线层设置在所述结合层的表面，并与所述焊垫连接，且所述功能层部分延伸进入所述导电通孔。
9.根据权利要求3所述的芯片封装结构，其特征在于，所述焊垫与所述感光腔相间隔，并与所述承载层远离所述衬底的一侧相接合。
10.根据权利要求1所述的芯片封装结构，其特征在于，所述图形焊盘开口与所述焊垫相对应，且所述图形焊盘开口的孔径小于或等于所述焊垫的直径。
11.根据权利要求1所述的芯片封装结构，其特征在于，所述减薄凹槽与所述光学芯片的边缘侧壁相间隔，所述导电通孔内填充有导电材料，并形成导电柱，所述导电柱的一端与所述焊垫连接，另一端延伸至所述图形焊盘开口，并与所述功能层相平齐，所述布线层覆盖在所述图形焊盘开口上，并与所述导电柱连接。
12.根据权利要求11所述的芯片封装结构，其特征在于，所述导电柱的直径小于所述图形焊盘开口的直径，以使所述导电柱与所述功能层之间形成间隙。
13.根据权利要求1所述的芯片封装结构，其特征在于，所述减薄凹槽与所述光学芯片的边缘侧壁相间隔，所述导电通孔的内壁上形成有结合层，所述结合层延伸至所述图形焊盘开口，所述布线层部分延伸至所述导电通孔内，且所述结合层的一端与所述焊垫连接，另一端与所述布线层连接。
14.根据权利要求13所述的芯片封装结构，其特征在于，所述导电通孔内还填充形成有缓冲柱，所述缓冲柱的一端与所述焊垫接触，另一端凸出于所述布线层设置。
15.一种芯片封装结构的制备方法，用于制备如权利要求1所述的芯片封装结构，其特征在于，所述制备方法包括：
提供一衬底；
在所述衬底上设置承载层，并在所述承载层上挖槽形成感光腔；
将具有多个光学芯片的光学晶圆贴装在所述承载层远离所述衬底的一侧，所述光学芯片的中心区域覆盖在所述感光腔上，所述光学芯片与所述承载层接合的一侧还设置有焊垫；
在所述光学芯片的边缘区域开槽形成减薄凹槽；
在所述光学芯片远离所述衬底的一侧表面形成功能层；
在所述功能层上开槽形成图形焊盘开口，并露出所述光学芯片的表面，所述图形焊盘开口与所述焊垫位置对应；
在所述图形焊盘开口内的所述光学芯片的表面开槽形成导电通孔；
在所述功能层远离所述衬底的一侧表面形成布线层，所述布线层延伸至所述图形焊盘开口，并通过所述导电通孔与所述焊垫电连接；
在所述布线层远离所述衬底的一侧形成焊球，所述焊球与所述布线层电连接；
其中，所述光学芯片的中心区域设置有感应器件，所述感应器件与所述感光腔对应，所述图形焊盘开口的孔径大于所述导电通孔的孔径，用于定位形成所述导电通孔。
16.根据权利要求15所述的芯片封装结构的制备方法，其特征在于，在所述布线层远离所述衬底的一侧形成焊球的步骤之前，所述制备方法还包括：
在所述功能层远离所述衬底的一侧形成介质层。
17.根据权利要求16所述的芯片封装结构的制备方法，其特征在于，在所述光学芯片的边缘区域开槽形成减薄凹槽的步骤之前，所述制备方法还包括：
在所述衬底远离所述光学芯片的一侧贴装载具；
在所述光学芯片远离所述衬底的一侧表面形成牺牲层；
在所述牺牲层上开槽形成切割定位口；
以所述切割定位口为切割线切割所述光学芯片、所述承载层和所述衬底，形成切割槽口；
在所述切割槽口内填充缓冲材料，并形成缓冲层，所述缓冲层位于所述焊垫外侧；
研磨去除所述牺牲层。
18.根据权利要求17所述的芯片封装结构的制备方法，其特征在于，在所述布线层远离所述衬底的一侧形成焊球的步骤之前，所述制备方法还包括：
在所述介质层上开槽形成曝光开口，所述曝光开口与所述缓冲层对应，并露出所述缓冲层。
19.根据权利要求18所述的芯片封装结构的制备方法，其特征在于，在所述布线层远离所述衬底的一侧形成焊球的步骤之后，所述制备方法还包括：
通过所述曝光开口曝光显影以去除所述缓冲层；
剥离所述载具。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310939987.2A CN116705816B (zh) | 2023-07-28 | 2023-07-28 | 芯片封装结构和芯片封装结构的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202310939987.2A CN116705816B (zh) | 2023-07-28 | 2023-07-28 | 芯片封装结构和芯片封装结构的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116705816A CN116705816A (zh) | 2023-09-05 |
| CN116705816B true CN116705816B (zh) | 2023-10-20 |
Family
ID=87829564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310939987.2A Active CN116705816B (zh) | 2023-07-28 | 2023-07-28 | 芯片封装结构和芯片封装结构的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116705816B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241673A (ja) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | 半導体装置、電子機器および半導体装置の製造方法 |
| CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
| CN107331629A (zh) * | 2017-08-15 | 2017-11-07 | 苏州科阳光电科技有限公司 | 一种生物识别芯片的晶圆级制备方法及生物识别芯片 |
| CN110649055A (zh) * | 2019-09-27 | 2020-01-03 | 华天科技（昆山）电子有限公司 | 改善cis芯片炫光问题的晶圆级封装方法以及封装结构 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101872033B (zh) * | 2009-04-24 | 2014-04-30 | 鸿富锦精密工业（深圳）有限公司 | 遮光片阵列、遮光片阵列制造方法及镜头模组阵列 |
| US9935148B2 (en) * | 2015-07-13 | 2018-04-03 | Xintec Inc. | Method for forming chip package having chip connected to sensing device with redistribution layer in insulator layer |
-
2023
- 2023-07-28 CN CN202310939987.2A patent/CN116705816B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004241673A (ja) * | 2003-02-07 | 2004-08-26 | Seiko Epson Corp | 半導体装置、電子機器および半導体装置の製造方法 |
| CN103021983A (zh) * | 2012-11-22 | 2013-04-03 | 北京工业大学 | 一种晶圆级芯片尺寸封装及其制造方法 |
| CN107331629A (zh) * | 2017-08-15 | 2017-11-07 | 苏州科阳光电科技有限公司 | 一种生物识别芯片的晶圆级制备方法及生物识别芯片 |
| CN110649055A (zh) * | 2019-09-27 | 2020-01-03 | 华天科技（昆山）电子有限公司 | 改善cis芯片炫光问题的晶圆级封装方法以及封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116705816A (zh) | 2023-09-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6110889B2 (ja) | チップパッケージおよびその製造方法 | |
| KR100434974B1 (ko) | 반도체 장치 및 그 제조방법 | |
| TWI362105B (en) | Image sensor package and fabrication method thereof | |
| TWI505428B (zh) | 晶片封裝體及其形成方法 | |
| US7633159B2 (en) | Semiconductor device assemblies and packages with edge contacts and sacrificial substrates and other intermediate structures used or formed in fabricating the assemblies or packages | |
| KR101173698B1 (ko) | 반도체 칩의 제조 방법, 반도체 칩, 반도체 장치의 제조방법 및 반도체 장치 | |
| US8952519B2 (en) | Chip package and fabrication method thereof | |
| KR101420934B1 (ko) | Ｃｍｏｓ 이미지 센서를 위한 와이어 본드 인터포저 패키지 및 그 제조 방법 | |
| TW201133727A (en) | Chip package and fabrication method thereof | |
| WO2005022631A1 (ja) | 半導体パッケージおよびその製造方法 | |
| JP2009181981A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP5423572B2 (ja) | 配線基板、圧電発振器、ジャイロセンサー、配線基板の製造方法 | |
| JP6146976B2 (ja) | 撮像装置、該撮像装置を備える内視鏡 | |
| TW200834769A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US20150054109A1 (en) | Wafer level packaging structure for image sensors and wafer level packaging method for image sensors | |
| JP2006093367A (ja) | 半導体装置の製造方法 | |
| TWI500132B (zh) | 半導體裝置之製法、基材穿孔製程及其結構 | |
| US20090102005A1 (en) | Wafer level package and mask for fabricating the same | |
| US11641002B2 (en) | Optical transmission/reception circuit | |
| TW201715718A (zh) | 影像傳感晶片封裝結構及封裝方法 | |
| KR20160090972A (ko) | 이미지 센서 패키지 및 제조 방법 | |
| CN107369695B (zh) | 晶片封装体与其制造方法 | |
| CN116705816B (zh) | 芯片封装结构和芯片封装结构的制备方法 | |
| US20190356390A1 (en) | Optical transmission/reception circuit | |
| US10651374B2 (en) | Semiconductor device, and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |