CN102484945A - 印刷电路板及其制造方法 - Google Patents

印刷电路板及其制造方法 Download PDF

Info

Publication number
CN102484945A
CN102484945A CN2010800384247A CN201080038424A CN102484945A CN 102484945 A CN102484945 A CN 102484945A CN 2010800384247 A CN2010800384247 A CN 2010800384247A CN 201080038424 A CN201080038424 A CN 201080038424A CN 102484945 A CN102484945 A CN 102484945A
Authority
CN
China
Prior art keywords
mentioned
conductor portion
via conductors
hole
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2010800384247A
Other languages
English (en)
Other versions
CN102484945B (zh
Inventor
石田敦
富永亮二郎
酒井健二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Publication of CN102484945A publication Critical patent/CN102484945A/zh
Application granted granted Critical
Publication of CN102484945B publication Critical patent/CN102484945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0038—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material combined with laser drilling through a metal layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明提供印刷电路板及其制造方法。该印刷电路板(1000)包括：基板(100a)，其具有第1面以及位于与上述第1面相反的一侧的第2面，具有两个以上形成在第1贯通孔(11g)内的第1通孔导体(11h)；第1导体部(11c)，其形成于基板(100a)的第1面；第2导体部(11f)，其形成于基板(100a)的第2面的、与第1导体部(11c)相对的位置。第1导体部(11c)和第2导体部(11f)利用两个以上第1通孔导体(11h)相连接。而且，第1通孔导体(11h)是电源用或者接地用的通孔导体。

Description

印刷电路板及其制造方法
技术领域
本发明涉及印刷电路板及其制造方法。
背景技术
在专利文献1中公开有一种具有宽度不同的通孔(throughhole)的印刷电路板。大径通孔例如可用于电源或者接地，小径通孔例如可用于传送信号。
专利文献1：日本国专利申请公开2007-88202号公报
在专利文献1所述的印刷电路板中，难以同时向宽度不同的通孔中均匀地填充树脂或者导体。例如若在对于大径通孔来说较为理想的条件下进行填充，则小径通孔有可能被不完全地填充。
因此，一般考虑使电源用或者接地用的通孔直径与信号用的通孔直径相同。但是，若谋求极度的小径化，则可预想自身电感会上升。若自身电感变大，则通常阻抗会变大。而且，若电源用通孔的阻抗变大，则IC向晶体管供给电源有可能变慢。近年来，倾向于搭载在印刷电路板上的IC的驱动频率升高、晶体管从连通(ON)到下一次连通为止的时间变短，因此，若向晶体管供给电源不足，则晶体管有可能发生误工作。另外，在接地用的通孔的阻抗变大的情况下，电源电压的变动也变大，因此，会妨碍晶体管的断开(OFF)动作，晶体管有可能发生误工作。
发明内容
本发明的目的在于提供能够抑制由具有宽度大致相同的通孔引起的电特性降低的印刷电路板及其制造方法。
本发明的第1技术方案的印刷电路板包括：基板，其具有第1面以及位于与上述第1面相反的一侧的第2面，具有两个以上形成在第1贯通孔内的第1通孔导体；第1导体部，其形成于上述基板的上述第1面；第2导体部，其形成于上述基板的上述第2面的、与上述第1导体部相对的位置；上述第1导体部和上述第2导体部利用上述两个以上第1通孔导体相连接，上述第1通孔导体是电源用或者接地用的通孔导体。
本发明的第2技术方案的印刷电路板的制造方法包括以下步骤：准备具有第1面以及位于与上述第1面相反的一侧的第2面的基板；形成自上述第1面和上述第2面中的一个面朝向另一个面贯通的两个以上第1贯通孔；在上述第1贯通孔内形成电源用或者接地用的第1通孔导体；在上述基板的上述第1面和上述第2面形成利用上述第1通孔导体相连接的第1导体部和第2导体部；其中，上述第1导体部和上述第2导体部利用两个以上上述第1通孔导体相连接。
附图说明
图1是表示本发明的实施方式的印刷电路板的图。
图2A是表示第1通孔连接部的一例子的立体图。
图2B是图2A的俯视图。
图3A是表示第1通孔连接部的另一例子的立体图。
图3B是图3A的俯视图。
图4A是表示第2通孔连接部的一例子的立体图。
图4B是图4A的俯视图。
图5是表示第1通孔导体的配置与加强材料的取向方向之间的关系的图。
图6是表示第1导体部和第2导体部中的导通导体的连接部分位置的图。
图7是表示与阻抗相关的模拟结果的曲线图。
图8是用于说明准备两面镀铜膜叠层板的工序的图。
图9是用于说明形成第1贯通孔和第2贯通孔的工序的图。
图10是用于说明形成非电解镀膜的工序的图。
图11是用于说明形成电解镀膜的工序的图。
图12是用于说明将基板两面的导体膜形成图案的工序的图。
图13是用于说明在芯基板的两面形成绝缘层的工序的图。
图14是用于说明形成非电解镀膜的工序的图。
图15是用于说明形成电解镀膜的工序的图。
图16是用于说明对非电解镀膜进行蚀刻的工序的图。
图17是用于说明形成阻焊层的工序的图。
图18A是表示笔直形状的第1通孔导体的一例子的立体图。
图18B是表示笔直形状的第1通孔导体的另一例子的立体图。
图19是表示笔直形状的第2通孔导体的一例子的立体图。
图20是例示具有比第1开口、第2开口浅的孔的印刷电路板的图。
图21是例示加强材料嵌入到第1通孔导体和第2通孔导体内部的印刷电路板的图。
具体实施方式
下面，参照附图详细说明本发明的实施方式。另外，图中的箭头Z1、Z2分别是指与电路板的主面(表背面)的法线方向(或者芯基板的厚度方向)相当的电路板的层叠方向。另一方面，箭头X1、X2和箭头Y1、Y2分别是指与层叠方向正交的方向(与电路板的主面平行的方向)。电路板的主面是X-Y平面。另外，电路板的侧面是X-Z平面或者Y-Z平面。
在本实施方式中，将朝向相反的层叠方向的两个主面称作第1面(箭头Z1侧的面)和第2面(箭头Z2侧的面)。在层叠方向上，将接近芯的一侧称作下层(或者内层侧)，将远离芯的一侧称作上层(或者外层侧)。将包含起到电路等的布线的功能的导体图案的层称作布线层。将形成在通孔内的导体称作通孔导体。将形成在导通孔(via hole)中并将上层的布线层和下层的布线层相互电连接的导体称作导通导体。另外，孔或者柱体(突起)的“宽度”只要没有特别的指定，在圆的情况下就是指直径的意思，在圆之外的情况下是指
Figure BDA0000139071030000041
的意思。在孔或者柱体呈锥形的情况下，能够比较对应部位的值、平均值或者最大值等来判定两个以上孔或者柱体的“宽度”一致或者不一致。
本实施方式的电路板1000是印刷电路板。如图1所示，电路板1000包括芯基板100、绝缘层201、202、例如由铜构成的布线层203、204、阻焊层205、206、及由焊锡构成的外部连接端子207、208。
芯基板100具有基板100a、例如由铜构成的布线层101、102、第1通孔连接部11和第2通孔连接部12。布线层101形成于基板100a的第1面，布线层102形成于基板100a的第2面。第1通孔连接部11可用于电源或者接地。另外，第2通孔连接部12可用于传送信号。
基板100a具有第1面(箭头Z1侧的面)以及位于与第1面相反的一侧的第2面(箭头Z2侧的面)。基板100a例如由环氧树脂构成。环氧树脂优选例如通过树脂浸渗处理而含有玻璃纤维(例如玻璃布或者玻璃无纺布)、芳香族聚酰胺纤维(例如芳香族聚酰胺无纺布)等加强材料。基板100a的材料是任意的。加强材料是热膨胀系数小于主材料(本实施方式中是环氧树脂)的材料。
第1通孔连接部11由第1导体部(第1盖镀层)11c、第2导体部(第2盖镀层)11f、及第1通孔导体11h构成。第2通孔连接部12由第3导体部(第3盖镀层)12c、第4导体部(第4盖镀层)12f、及第2通孔导体12h构成。
在基板100a中形成有自第1面朝向第2面贯穿的第1贯通孔11g和第2贯通孔12g。第1贯通孔11g、第2贯通孔12g由自第1面朝向第2面地呈锥形的第1开口11a、12a、及自第2面朝向第1面地呈锥形的第2开口11d、12d构成。由此，在基板100a的厚度的一半量的位置形成有颈缩部11i、12i(最小径面)。第1开口11a、12a和第2开口11d、12d具有以颈缩部11i、12i为边界的大致对称的形状。但是并不限定于此，第1贯通孔11g、第2贯通孔12g也可以具有以颈缩部11i、12i为边界的非对称的形状。另外，第1贯通孔11g和第2贯通孔12g的开口形状例如为圆形。但是，开口形状是任意的，例如也可以是四边形、六边形或者八边形等多边形状。
在第1开口11a、12a中填充有导体11b、12b，在第2开口11d、12d中填充有导体11e、12e。由此，在第1贯通孔11g中形成第1通孔导体11h，在第2贯通孔12g中形成第2通孔导体12h。第1通孔导体11h和第2通孔导体12h优选由镀铜构成。
在基板100a的第1面形成有第1导体部11c，在基板100a的第2面形成有第2导体部11f。第2导体部11f设置在隔着基板100a而与第1导体部11c相对的位置。在基板100a的第1面形成有第3导体部12c，在基板100a的第2面形成有第4导体部12f。第4导体部12f设置在隔着基板100a而与第3导体部12c相对的位置。
如图2A及图2B(图2A中的俯视图)所示，第1通孔连接部11由第1导体部11c和第2导体部11f、及4根鼓状的第1通孔导体11h构成。第1导体部11c和第2导体部11f利用4根第1通孔导体11h互相连接。通过集束多个第1通孔导体11h并连接于共用的第1导体部11c、第2导体部11f，能够降低阻抗(参照图7)。另外，由于第1导体部11c和第2导体部11f通过多个第1通孔导体11h相连接，因此，即使第1通孔导体11h中的1个断线，第1导体部11c和第2导体部11f也不会完全绝缘。结果，能够抑制第1导体部11c与第2导体部11f之间的电连接不良。
在本实施方式中，4根第1通孔导体11h配置成四边形。相邻的第1通孔导体11h的间距d12大致相同。因而，4根第1通孔导体11h配置成正方形，成为点对称的配置。通过将第1通孔导体11h配置成正多边形，能够减小第1导体部11c、第2导体部11f的宽度。第1贯通孔11g(第1通孔导体11h)的最大宽度d11例如为90μm，其最小宽度(颈缩部11i的宽度)例如为60μm。相邻的第1通孔导体11h的间距d12例如为225μm。第1导体部11c和第2导体部11f的宽度d13例如为508μm。另外，对于第1通孔导体11h的配置，距第1导体部11c、第2导体部11f的端的距离d14例如为50μm。但是，这些尺寸是任意的。
另外，第1通孔导体11h的配置并不限定于四边形，而是任意的。例如，如图3A及图3B(图3A中的俯视图)所示，也可以将3根第1通孔导体11h配置成三角形。在这种情况下，第1贯通孔11g(第1通孔导体11h)的宽度d11例如为90μm，其最小宽度(颈缩部11i的宽度)例如为60μm。相邻的第1通孔导体11h的间距d12例如为225μm。第1导体部11c和第2导体部11f的宽度d13例如为449.8μm。对于第1通孔导体11h的配置，距第1导体部11c、第2导体部11f的端的距离d14例如为50μm，两个第1通孔导体11h与1个第1通孔导体11h的间距d15例如为194.85μm。
如图4A及图4B(图4A中的俯视图)所示，第2通孔连接部12由第3导体部12c和第4导体部12f、及1个鼓状的第2通孔导体12h构成。第3导体部12c和第4导体部12f利用1个第2通孔导体12h互相连接。
优选基板100a的加强材料在采用例如图5所示的第1通孔导体11h的配置时在正交的两个方向(分别为X、Y方向的斜45°)上取向。此时，在对第1通孔导体11h中的、间隔最小的第1通孔导体11h的对P1(一对第1通孔导体)俯视时，连结第1通孔导体11h的中心C1的假想中心线L11、L12与加强材料的取向方向大致平行。由此，利用自第1通孔导体11h渗出到加强材料的导体，对P1的第1通孔导体11h相互间易于电连接。而且，在对P1的第1通孔导体11h相互间电连接的情况下，一般认为能够将这些第1通孔导体11h看作1个通孔导体。结果，能够抑制互感，推测为环路电感降低。另外，也可以通过打入Ar等而有意地在基板100a的规定部分产生缺陷来使第1通孔导体11h的导体渗出到基板100a。
第1贯通孔11g的宽度d11(图2B)和第2贯通孔12g的宽度d21(图4B)大致相同。由此，例如在通过刷毛镀进行电解镀等的情况下，镀液向第1贯通孔11g、第2贯通孔12g内的循环效率上升，条件设定容易。另外，通过向第1贯通孔11g、第2贯通孔12g内的填充性上升，第1导体部11c表面、第2导体部11f表面、第3导体部12c表面和第4导体部12f表面的平坦性提高。宽度d11、宽度d21例如为最大/最小＝90μm/60μm。
第1导体部11c和第2导体部11f具有彼此相同的宽度d13。另外，第3导体部12c和第4导体部12f具有彼此相同的宽度d23。
绝缘层201形成于芯基板100的第1面，绝缘层202形成于芯基板100的第2面。绝缘层201、202起到层间绝缘层的功能。绝缘层201、202例如由固化的预浸料构成。作为预浸料，使用例如在玻璃纤维或者芳香族聚酰胺纤维等的基材中浸渗环氧树脂、聚酯树脂、双马来酰亚胺三嗪树脂(BT树脂)、酰亚胺树脂(聚酰亚胺)、酚醛树脂、或者烯丙基接枝聚苯醚树脂(A-PPE树脂)等树脂而成的材料。但是，也可以替代预浸料而使用液状或者膜状的热固性树脂、热塑性树脂、它们的混合物、以及RCF(背胶铜箔：Resin Coated copper Foil)。
在绝缘层201中形成有导通孔201a，在绝缘层202中形成有导通孔202a。通过向导通孔201a、202a中填充导体，形成导通导体203a、204a。在绝缘层201上形成有布线层203，在绝缘层202上形成有布线层204。导通导体203a连接于第1导体部11c、第3导体部12c，导通导体204a连接于第2导体部11f、第4导体部12f。由此，布线层203和布线层101(第1导体部11c)利用导通导体203a相连接。另外，布线层204和布线层102(第2导体部11f)利用导通导体204a相连接。
如图6所示，导通导体203a、204a的连接部分V1优选为第1通孔导体11h的非连接部分。采用这样的构造，与在第1通孔导体11h的正上方形成有导通导体203a、204a的情况相比，由于在离开通孔导体11h的连接部位的部位形成导通导体203a、204a，因此，因基板100a的热膨胀等而产生的Z方向的拉伸应力难以被传递到导通导体203a、204a。结果，导通导体203a、204a的连接可靠性提高。第1导体部11c和第2导体部11f的宽度d13优选为导通导体的导体部V2的宽度d3的5倍～10倍。在该范围内，能够获得良好的电特性。
在本实施方式中，导通导体203a、204a分别是填充导通孔。但是并不限定于此。例如导通导体203a、204a也可以是在导通孔201a、202a的壁面(侧面和底面)形成有导体的保形导通孔。
布线层203和阻焊层205形成于绝缘层201的第1面，布线层204和阻焊层206形成于绝缘层202的第2面。阻焊层205、206分别例如由采用丙烯酸-环氧树脂的感光性树脂、将环氧树脂作为主体的热固性树脂、或者紫外线固化型的树脂等构成。
在阻焊层205中形成有用于使布线层203的一部分暴露出的开口205a。另外，在阻焊层206中形成有用于使布线层204的一部分暴露出的开口206a。在开口205a中形成有外部连接端子207，在开口206a中形成有外部连接端子208。外部连接端子207、208例如可用于与其他电路板、电子部件等的电连接。电路板1000通过例如在其单面或者两面安装于其他的电路板，能够用作移动电话等的电路板。在电路板1000上，根据需要搭载有IC等电子部件。
接着，说明电路板1000的特性。发明人针对电路板1000和比较例分别进行了模拟。模拟针对试样#1～试样#7执行。
试样#1～试样#4是具有笔直形状的1根通孔导体。另外，试样#1～试样#4是向贯通孔内填充树脂而成的通孔导体。
试样#1为芯厚度400μm、通孔直径250μm、导体部的直径400μm、通孔间距550μm，L(线)/S(space：间隔)＝75μm/75μm。试样#2为芯厚度400μm、通孔直径180μm、导体部的直径330μm、通孔间距480μm、L/S＝75μm/75μm。试样#3为芯厚度400μm、通孔直径150μm、导体部的直径300μm、通孔间距450μm、L/S＝75μm/75μm。试样#4为芯厚度400μm、通孔直径120μm、导体部的直径270μm、通孔间距420μm，L/S＝75μm/75μm。
试样#5是向贯通孔内填充导体(镀铜)而成的1根鼓状通孔导体。试样#5为芯厚度400μm、通孔直径(最大/最小)＝90μm/60μm、导体部的直径140μm、通孔间距290μm、L/S＝75μm/75μm。
试样#6是电路板1000的第1通孔连接部11、即4根鼓状通孔导体(配置是图2A所示的正四边形)。试样#6为芯厚度400μm、通孔直径(最大/最小)＝90μm/60μm、导体部的直径508μm、导体部的间距658μm、L/S＝75μm/75μm。
在试样#7中，将具有笔直形状的4根通孔导体与试样#6同样地配置。该通孔导体是向贯通孔内填充导体(镀铜)而成的。该试样#7为芯厚度400μm、通孔直径＝90μm、导体部的直径508μm、导体部的间距658μm、L/S＝75μm/75μm。
图7表示模拟的结果。图中，曲线L1、曲线L2、曲线L3、曲线L4、曲线L5、曲线L6、曲线L7分别表示试样#1、试样#2、试样#3、试样#4、试样#5、试样#6、试样#7的阻抗。如曲线图所示，试样#1～试样#7的阻抗的关系为#7≈#6≈#1＜#2＜#3＜#4＜#5。即，对于本实施方式的试样#6和试样#7，能够获得与通孔直径250μm的试样#1大致同等的阻抗。由此，一般认为通过集束多个第1通孔导体11h并连接于共用的第1导体部11c、第2导体部11f，能够降低阻抗。可推断其原因在于，导体部之间的阻抗受到连接这些导体部的通孔导体的合计截面积(以下称作导体部间截面积)的影响，在利用多个通孔导体将导体部之间连接起来的情况下，与利用1个通孔导体连接导体部的情况相比，导体部间截面积增加。
电路板1000的布线层101、102例如利用盖孔(tenting)法来制造。但其只是一个例子，电路板1000的制造方法并不限定于盖孔法。
作业人员首先如图8所示那样准备两面镀铜膜叠层板1001。两面镀铜膜叠层板1001由基板100a和铜箔101a、102a构成。在基板100a的第1面形成有铜箔101a，在基板100a的第2面形成有铜箔102a。两面镀铜膜叠层板1001例如优选在其4角具有对准标记。
接着，作业人员将对准标记作为基准，向两面镀铜膜叠层板1001的第1面、第2面照射例如CO2激光、UV激光。例如作业人员照射中心部的能量高于周边部的能量的激光。或者，也可以照射多个脉冲的激光。在这种情况下，优选使激光的直径从第1脉冲向最终脉冲地逐渐减小。另外，最终脉冲的激光也可以使用中心部的能量密度高于周边部的能量密度的激光。激光照射的次数是任意的。激光照射既可以一个单面一个单面地进行，也可以两面同时进行。
由此，如图9所示，贯穿铜箔101a、102a地形成第1贯通孔11g和第2贯通孔12g。第1贯通孔11g和第1贯通孔12g的配置优选为，在对第1通孔导体11h的对P1俯视时，连结第1通孔导体11h的中心C1的假想中心线L11、L12与加强材料的取向方向大致平行(参照图5)。第1贯通孔11g、第2贯通孔12g由自第1面朝向第2面地呈锥形的第1开口11a、12a、及自第2面朝向第1面地呈锥形的第2开口11d、12d构成。使第1贯通孔11g的宽度d11(图2B)和第2贯通孔12g的宽度d21(图4B)大致相同。接着进行表面去污。之后，根据需要，也可以通过等离子体处理、电晕处理等对第1贯通孔11g和第2贯通孔12g的壁面等进行表面改性。
接着，作业人员如图10所示那样在例如形成了Pd等催化剂之后，通过非电解镀在包含第1贯通孔11g和第2贯通孔12g的壁面的基板表面例如形成非电解镀膜1002。非电解镀膜1002例如由铜构成。但是并不限定于此，作为非电解镀膜1002的材料，也可以采用镍、钛、铬等。除非电解镀膜之外，也可以使用溅射膜、CVD膜。在溅射膜、CVD膜的情况下，不需要催化剂。
接着，作业人员如图11所示那样例如将非电解镀膜1002作为晶种层，通过电解镀形成电解镀膜1003。电解镀膜1003例如由铜构成。但是并不限定于此，作为电解镀膜1003的材料，也可以采用镍、焊锡等。
接着，作业人员例如图12所示那样利用光刻技术将基板100a两面的导体膜形成图案。由此，形成具有布线层101、102、及第1通孔连接部11和第2通孔连接部12的芯基板100。在本实施方式中，第1通孔导体11h、第2通孔导体12h利用镀法填充到第1贯通孔11g、第2贯通孔12g中(参照图11)。第1导体部11c和第2导体部11f形成在相对的位置。另外，第3导体部12c和第4导体部12f也形成在相对的位置。
之后，根据需要，例如通过蚀刻使布线层101、102的表面粗糙化。由此，确保与设置在上层的绝缘层201、202的密合性。
接着，作业人员如图13所示那样在芯基板100的第1面形成绝缘层201，在芯基板100的第2面形成绝缘层202。然后，例如利用激光在绝缘层201中形成导通孔201a，在绝缘层202中形成导通孔202a。之后，根据需要，例如通过蚀刻使绝缘层201、202的表面粗糙化。
接着，作业人员例如图14所示那样通过铜的非电解镀形成非电解镀膜1004。然后，通过形成干膜并将其形成图案，例如图15所示那样在非电解镀膜1004上形成抗镀层1005。然后，例如通过对铜进行电解镀，在抗镀层1005的开口部形成电解镀膜1006。
接着，作业人员例如图16所示那样利用含有胺、溶剂、强碱和水的抗蚀剂剥离液除去抗镀层1005。然后，对非电解镀膜1004进行蚀刻(快速蚀刻)。由此，形成布线层203、204和导通导体203a、204a。导通导体203a连接于第1导体部11c、第3导体部12c，导通导体204a连接于第2导体部11f、第4导体部12f。根据需要，优选将导通导体203a、204a的连接部分V1形成为第1通孔导体11h的非连接部分(参照图6)。
之后，作业人员例如图17所示那样例如通过涂敷或者层压形成阻焊层205、206，例如利用光刻技术在阻焊层205、206中形成开口205a、206a。接着，在开口205a、206a上印刷焊锡膏或者搭载焊锡球之后进行回流焊，在开口205a、206a中形成外部连接端子207、208(焊锡凸块)。由此，完成电路板1000(图1)。
在本实施方式中，利用镀法向第1贯通孔11g、第2贯通孔12g中填充导体(例如铜)，从而形成第1通孔导体11h、第2通孔导体12h。因此，不需要树脂填充、研磨工序。结果，能够谋求简化工艺、削减成本。
另外，电路板1000是在芯表背面具有布线层203、204的两面印刷电路板，但能够制造的电路板并不限定于此。例如也能够将本发明的制造方法应用于仅在芯表背面中的一个面具有布线层的单面印刷电路板等的制造。
以上，对本发明的实施方式的印刷电路板及其制造方法进行了说明，但本发明并不限定于上述实施方式。例如也可以如下那样变形来实施。
第1通孔导体11h的形状并不限定于图2A、图3A所例示的鼓状，例如也可以如图18A、图18B所示那样是笔直的。另外，第2通孔导体12h的形状也并不限定于图4A所例示的鼓状，例如也可以如图19所示那样是笔直的。并且，在连接导体部的通孔导体存在多个的情况下，也可以是鼓状和笔直的混合。
另外，在上述实施方式中，通过向第1贯通孔11g、第2贯通孔12g中填充导体来形成通孔导体11h、12h，但也可以不填充导体而在第1贯通孔11g、第2贯通孔12g的内壁上形成膜状的通孔导体11h、12h。另外，在这种情况下，在第1贯通孔11g、第2贯通孔12g内(通孔导体11h、12h的内侧)填充有树脂等。
如图20所示，也可以在第1导体部11c、第2导体部11f下形成比第1开口11a、第2开口11d浅的孔100b，填充由铜等构成的导体100c。在这样的构造中，由于第1导体部11c、第2导体部11f的厚度实质上增加，因此电特性提高。另外，较浅的孔100b例如能够利用激光形成。另外，导体100c例如能够通过镀法形成。
如图21所示，也可以使基板100a的加强材料100d嵌入到第1通孔导体11h和第2通孔导体12h的内部。通过这样设置，能够缓和第1通孔导体11h和第2通孔导体12h的Z方向的拉伸应力。
在上述实施方式中，各层的材质、尺寸、层数等能够任意地变更。
上述实施方式的工序能够在不脱离本发明主旨的范围内任意地变更顺序。另外，根据用途等，也可以省略不必要的工序。例如第1导体部11c、第2导体部11f等的导体图案既可以利用半添加法形成，也可以利用减去法形成，或者也可以利用其他的方法形成。
以上，说明了本发明的实施方式，但应理解为鉴于设计上的方便、其他的原因所需的各种修正、组合包含在与“权利要求栏”所述的发明、“具体实施方式”所述的具体例子相对应的发明范围中。
附图标记说明
11、第1通孔连接部；11a、12a、第1开口；11b、12b、导体；11c、第1导体部；11d、12d、第2开口；11e、12e、导体；11f、第2导体部；11g、第1贯通孔；11h、第1通孔导体；11i、12i、颈缩部；12、第2通孔连接部；12c、第3导体部；12f、第4导体部；12g、第2贯通孔；12h、第2通孔导体；100、芯基板；100a、基板；100b、孔；100c、导体；100d、加强材料；101、102、203、204、布线层；201、202、绝缘层；201a、202a、导通孔；203a、204a、导通导体；205、206、阻焊层；205a、206a；开口；207、208、外部连接端子；1000、电路板(印刷电路板)；1001、两面镀铜膜叠层板；1002、非电解镀膜；1003、电解镀膜；1004、非电解镀膜；1005、抗镀层；1006、电解镀膜。

Claims (16)

1.一种印刷电路板，其特征在于，
该印刷电路板包括：
基板，其具有第1面以及位于与上述第1面相反的一侧的第2面，具有两个以上形成在第1贯通孔内的第1通孔导体；
第1导体部，其形成于上述基板的上述第1面；
第2导体部，其形成于上述基板的上述第2面的、与上述第1导体部相对的位置；
上述第1导体部和上述第2导体部利用上述两个以上第1通孔导体相连接；
上述第1通孔导体是电源用或者接地用的通孔导体。
2.根据权利要求1所述的印刷电路板，其特征在于，
在上述基板中也形成有第2贯通孔；
该印刷电路板包括：
第3导体部，其形成于上述基板的上述第1面；
第4导体部，其形成于上述基板的上述第2面的、与上述第3导体部相对的位置；
1个第2通孔导体，其形成在上述第2贯通孔内，将上述第3导体部和上述第4导体部连接起来；
上述第2通孔导体是信号用的通孔导体。
3.根据权利要求2所述的印刷电路板，其特征在于，
上述第1贯通孔的宽度和上述第2贯通孔的宽度大致相同。
4.根据权利要求2所述的印刷电路板，其特征在于，
上述基板由树脂和加强材料构成；
在上述第1通孔导体和上述第2通孔导体中的至少一个通孔导体的内部嵌入有上述加强材料。
5.根据权利要求2所述的印刷电路板，其特征在于，
上述第1通孔导体和上述第2通孔导体由镀铜构成。
6.根据权利要求1～5中任一项所述的印刷电路板，其特征在于，
上述第1贯通孔由自上述第1面朝向上述第2面地呈锥形的第1开口、及自上述第2面朝向上述第1面地呈锥形的第2开口构成。
7.根据权利要求1～5中任一项所述的印刷电路板，其特征在于，
上述基板由树脂和加强材料构成；
上述加强材料在规定的方向上取向；
在对上述两个以上第1通孔导体中的、间隔最小的一对上述第1通孔导体俯视时，连结上述一对第1通孔导体的中心的假想中心线与上述加强材料的取向方向大致并行。
8.根据权利要求1～5中任一项所述的印刷电路板，其特征在于，
相邻的上述第1通孔导体的间距大致相同。
9.根据权利要求1～5中任一项所述的印刷电路板，其特征在于，
在上述第1导体部和上述第2导体部中的至少一个导体部上连接有导通导体，上述第1导体部和上述第2导体部中的至少一个导体部的连接有该导通导体的部分是未连接有上述第1通孔导体的部分。
10.根据权利要求9所述的印刷电路板，其特征在于，
上述第1导体部的宽度和上述第2导体部的宽度是上述导通导体的导体部的宽度的5倍～10倍。
11.一种印刷电路板的制造方法，其包括以下步骤：
准备具有第1面以及位于与上述第1面相反的一侧的第2面的基板；
形成两个以上自上述第1面和上述第2面中的一个面朝向另一个面贯通的第1贯通孔；
在上述第1贯通孔内形成电源用或者接地用的第1通孔导体；
在上述基板的上述第1面和上述第2面形成利用上述第1通孔导体相连接的第1导体部和第2导体部，其特征在于，
上述第1导体部和上述第2导体部利用两个以上上述第1通孔导体相连接。
12.根据权利要求11所述的印刷电路板的制造方法，其特征在于，
该制造方法还包括以下步骤：
形成两个以上自上述第1面和上述第2面中的一个面朝向另一个面贯通的第2贯通孔；
在上述第2贯通孔内形成信号用的第2通孔导体；
在上述基板的上述第1面和上述第2面形成利用1个上述第2通孔导体相连接的第3导体部和第4导体部。
13.根据权利要求12所述的印刷电路板的制造方法，其特征在于，
上述第1贯通孔的宽度和上述第2贯通孔的宽度大致相同。
14.根据权利要求11～13中任一项所述的印刷电路板的制造方法，其特征在于，
上述第1贯通孔由自上述第1面朝向上述第2面地呈锥形的第1开口、及自上述第2面朝向上述第1面地呈锥形的第2开口构成。
15.根据权利要求11～13中任一项所述的印刷电路板的制造方法，其特征在于，
上述第1通孔导体是利用镀法向上述第1贯通孔中填充导体而形成的。
16.根据权利要求11～13中任一项所述的印刷电路板的制造方法，其特征在于，
在上述第1导体部和上述第2导体部中的至少一个导体部上连接有导通导体，上述第1导体部和上述第2导体部中的至少一个导体部的连接有该导通导体的部分是未连接有上述第1通孔导体的部分。
CN201080038424.7A 2009-08-31 2010-08-26 印刷电路板及其制造方法 Active CN102484945B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US23846809P 2009-08-31 2009-08-31
US61/238,468 2009-08-31
US12/857,838 US20110048775A1 (en) 2009-08-31 2010-08-17 Printed wiring board and method for manufacturing the same
US12/857,838 2010-08-17
PCT/JP2010/064528 WO2011024921A1 (ja) 2009-08-31 2010-08-26 プリント配線板及びその製造方法

Publications (2)

Publication Number Publication Date
CN102484945A true CN102484945A (zh) 2012-05-30
CN102484945B CN102484945B (zh) 2015-05-27

Family

ID=43623153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080038424.7A Active CN102484945B (zh) 2009-08-31 2010-08-26 印刷电路板及其制造方法

Country Status (5)

Country Link
US (1) US20110048775A1 (zh)
JP (1) JPWO2011024921A1 (zh)
CN (1) CN102484945B (zh)
TW (1) TW201132251A (zh)
WO (1) WO2011024921A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103369827A (zh) * 2013-07-18 2013-10-23 上海华勤通讯技术有限公司 印制电路板
CN104854966A (zh) * 2012-12-11 2015-08-19 日本特殊陶业株式会社 布线基板及其制造方法
CN113272950A (zh) * 2018-12-25 2021-08-17 京瓷株式会社 电子部件安装用基板以及电子装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8729405B2 (en) 2010-03-31 2014-05-20 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2012069926A (ja) * 2010-08-21 2012-04-05 Ibiden Co Ltd プリント配線板及びプリント配線板の製造方法
JP5549632B2 (ja) * 2011-03-31 2014-07-16 ブラザー工業株式会社 回路基板
JPWO2013008592A1 (ja) * 2011-07-08 2015-02-23 株式会社村田製作所 配線基板
EP2866532A4 (en) * 2012-09-07 2016-03-09 Fujikura Ltd CONNECTION TABLE
JP5846185B2 (ja) 2013-11-21 2016-01-20 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
US20150230342A1 (en) * 2014-02-07 2015-08-13 Apple Inc. Novel structure achieving fine through hole pitch for integrated circuit substrates
KR102365103B1 (ko) 2014-12-12 2022-02-21 삼성전자주식회사 반도체 패키지
EP3780916A4 (en) * 2018-04-12 2021-04-14 Fuji Corporation METHOD FOR MANUFACTURING A PRINTED SUBSTRATE AND DEVICE FOR MANUFACTURING A PRINTED SUBSTRATE
JP6869209B2 (ja) * 2018-07-20 2021-05-12 日本特殊陶業株式会社 配線基板
DE102018127631A1 (de) * 2018-11-06 2020-05-07 Bundesdruckerei Gmbh Durchkontaktierung in einer beidseitig bedruckten Trägerfolie mit mehrstufiger Bohrung
JP6992797B2 (ja) * 2019-12-26 2022-01-13 大日本印刷株式会社 貫通電極基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167084A1 (en) * 2000-11-15 2002-11-14 Conexant Systems, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US20060021794A1 (en) * 2004-07-27 2006-02-02 Cheng David C H Process of fabricating conductive column and circuit board with conductive column
WO2008129704A1 (ja) * 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP2009135492A (ja) * 2007-11-30 2009-06-18 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0357583A (ja) * 1989-07-24 1991-03-12 Canon Inc プリント基板加工方法
JP3363651B2 (ja) * 1994-04-21 2003-01-08 キヤノン株式会社 プリント配線板およびその設計方法
JP3290041B2 (ja) * 1995-02-17 2002-06-10 インターナショナル・ビジネス・マシーンズ・コーポレーション 多層プリント基板、多層プリント基板の製造方法
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6303881B1 (en) * 1998-03-20 2001-10-16 Viasystems, Inc. Via connector and method of making same
US6191477B1 (en) * 1999-02-17 2001-02-20 Conexant Systems, Inc. Leadless chip carrier design and structure
JP3522165B2 (ja) * 1999-08-31 2004-04-26 京セラ株式会社 配線基板とその製造方法
TW434821B (en) * 2000-02-03 2001-05-16 United Microelectronics Corp Allocation structure of via plug to connect different metal layers
US6477054B1 (en) * 2000-08-10 2002-11-05 Tektronix, Inc. Low temperature co-fired ceramic substrate structure having a capacitor and thermally conductive via
US6710433B2 (en) * 2000-11-15 2004-03-23 Skyworks Solutions, Inc. Leadless chip carrier with embedded inductor
US6730860B2 (en) * 2001-09-13 2004-05-04 Intel Corporation Electronic assembly and a method of constructing an electronic assembly
JP2003273520A (ja) * 2002-03-14 2003-09-26 Tdk Corp 積層モジュール
KR100584965B1 (ko) * 2003-02-24 2006-05-29 삼성전기주식회사 패키지 기판 및 그 제조 방법
TW200742515A (en) * 2006-01-27 2007-11-01 Ibiden Co Ltd Printed-circuit board, and method for manufacturing the same
JP2009060151A (ja) * 2008-12-18 2009-03-19 Ibiden Co Ltd 積層配線板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020167084A1 (en) * 2000-11-15 2002-11-14 Conexant Systems, Inc. Structure and method for fabrication of a leadless chip carrier with embedded antenna
US20060021794A1 (en) * 2004-07-27 2006-02-02 Cheng David C H Process of fabricating conductive column and circuit board with conductive column
WO2008129704A1 (ja) * 2007-04-18 2008-10-30 Ibiden Co., Ltd. 多層プリント配線板及びその製造方法
JP2009135492A (ja) * 2007-11-30 2009-06-18 Ibiden Co Ltd 多層プリント配線板及び多層プリント配線板の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104854966A (zh) * 2012-12-11 2015-08-19 日本特殊陶业株式会社 布线基板及其制造方法
CN103369827A (zh) * 2013-07-18 2013-10-23 上海华勤通讯技术有限公司 印制电路板
CN113272950A (zh) * 2018-12-25 2021-08-17 京瓷株式会社 电子部件安装用基板以及电子装置

Also Published As

Publication number Publication date
CN102484945B (zh) 2015-05-27
WO2011024921A1 (ja) 2011-03-03
JPWO2011024921A1 (ja) 2013-01-31
TW201132251A (en) 2011-09-16
US20110048775A1 (en) 2011-03-03

Similar Documents

Publication Publication Date Title
CN102484945A (zh) 印刷电路板及其制造方法
CN103167727B (zh) 电路板及其制造方法
KR101472633B1 (ko) 하이브리드 적층기판, 그 제조방법 및 패키지 기판
KR100987619B1 (ko) 다층 프린트 배선판
KR101575172B1 (ko) 칩과 기판 사이에서의 신규한 종결 및 결합
CN102918939B (zh) 电路板及其制造方法
KR102333084B1 (ko) 임베디드 인쇄회로기판 및 그 제조 방법
JP3672169B2 (ja) コンデンサ、コア基板本体の製造方法、及び、コンデンサ内蔵コア基板の製造方法
KR20080033069A (ko) 전자 부품 내장 기판 및 그 제조 방법
CN103460820A (zh) 布线板及其制造方法
TW200845862A (en) Method of manufacturing multilayer wiring board
KR101204233B1 (ko) 전자부품 내장형 인쇄회로기판 및 그 제조방법
KR20070070224A (ko) 다층 프린트 배선판
KR20100065635A (ko) 집적회로 패키지 내장 인쇄회로기판 및 그 제조방법
CN102573338A (zh) 多层布线基板的制造方法
KR20150064976A (ko) 인쇄회로기판 및 그 제조방법
CN103167733B (zh) 印刷线路板及其制造方法
US20090166077A1 (en) Wiring board and method of manufacturing the same
US20070227763A1 (en) Coreless thin substrate with embedded circuits in dielectric layers and method for manufacturing the same
US20160316557A1 (en) Printed circuit board, manufacturing method thereof and electronic component module
US8365400B2 (en) Manufacturing process for a circuit board
CN102598886A (zh) 电路板及其制造方法
JP4219541B2 (ja) 配線基板及び配線基板の製造方法
JP4339781B2 (ja) 配線基板
KR20110113980A (ko) 필름을 포함한 다층 인쇄회로기판 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant